Teknik Digital Counter

download Teknik Digital Counter

of 15

  • date post

    13-Dec-2014
  • Category

    Documents

  • view

    536
  • download

    13

Embed Size (px)

description

Berisi tentang pengertian rangkaian counterpada teknik digital, seperti Counter seri dan Counter Paralel beserta perbedaannya

Transcript of Teknik Digital Counter

BAB VIII PENCACAH (COUNTER) 8.1 Pendahuluan Pencacah digital adalah sekumpulan FF yang berubah keadaan keluaran nya dalam merespon pulsa-pulsa yang diberikan pada masukannya. Susunan beberapa FF tersebut menghasilkan bilangan biner ekivalen dari jumlah pulsa total yang diberikan pada saat itu. Pencacah banyak digunakan pada sistem digital, diantaranya sebagai penghitung pulsa, pembagi frekuensi, pewaktu, penunda waktu dan sebagainya. Berdasarkan Clock yang diberikan pada FF, maka Pencacah dikelompokkan menjadi Pencacah tidak serempak (Asynchronous) dan serempak (Synchronous). 8.2 Pencacah Tak Serempak (Asynchronous) / Ripple / Serial Jenis Pencacah ini paling sederhana dan tersusun dari FF yang sejenis (SC, JK, T atau D) yang keluarannya Q (atau Q) dihubungkan dengan masukan Clock FF berikutnya, sehingga semua keluaran FF tidak berubah bersamaan dengan adanya pulsa Clock. Perubahan keadaan keluaran tiap FF terjadi pada setiap sisi naik (atau turun) dari masukan Clocknya. Suatu Pencacah, apabila perubahan hitungan keluarannya naik dari hitungan awalnya (misalnya 0000) dinamakan Pencacah naik / maju ( Up-Counter). Sebaliknya, apabila perubahan hitungan keluarannya turun dari hitungan awalnya (misalnya 1111) dinamakan Pencacah turun / mundur ( Down-Counter). Jumlah masukan pulsa Clock yang menyebabkan Pencacah kembali ke hitungan awalnya dinamakan modulus Pencacah, yaitu jumlah total keadaan keluaran yang berbeda (termasuk nol) dari Pencacah yang dinyatakan : Jumlah Modulus Pencacah = 2N N = Jumlah FF Gambar 8.1 menunjukkan diagram logika Pencacah naik ripple 3 bit dari FF-JK dengan diagram waktu dan tabel hitungannya. Masukan J dan K dibuat berlogika 1, agar keluarannya berubah terus (toggle). Karena N = 3, maka jumlah modulusnya = 23 = 8, jadi ada 8 macam perubahan pada keluaran yaitu naik dari 000 sampai 111. (a) Tabel Kebenaran Pencacah Naik Asinkron 3-bit dari FF-JK 127

128

Clock 0 1 2 3 4 5 6 7 8 9 10VCC

Keluaran QC QB QA 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 0 1 0

Hitungan 0 1 2 3 4 5 6 7 0 1 2

J

SET

Q Q

J K

SET

Q Q

J K

SET

Q Q

Clock

K

CLR

CLR

CLR

Q

A

Q OUTPUT

B

Q

C

(b) Diagram Rangkaian Pencacah Naik Asinkron 3-bit dari FF-JK

Clock Q Q QA B C

1

2

3

4

5

6

7

8

9

10

(c) Bentuk Gelombang Pencacah Naik Asinkron 3-bit dari FF-JK Gambar 8.1 Pencacah Naik Asinkron 3-bit dari FF-JK Sedangkan gambar 8.2 adalah Pencacah turun ripple 3 bit dari FF-JK. Perbedaan gambar 8.2 dengan gambar 8.1 diatas adalah keluaran Pencacah dari keluaran Q. (a) Tabel Kebenaran Pencacah Turun Asinkron 3-bit dari FF-JK Clock Keluaran Hitungan

129

0 1 2 3 4 5 6 7 8 9 10 V

QC 0 1 1 1 1 0 0 0 0 1 1

QB 0 1 1 0 0 1 1 0 0 1 1

QA

0 1 1 1 0 1 0 1 0 1 0

0 7 6 5 4 3 2 1 0 7 6

CC

J

SET

Q Q

J K

SET

Q Q

J K

SET

Q Q

Clock

K

CLR

CLR

CLR

Q

A

Q OUTPUT

B

Q

C

(b) Diagram Rangkaian Pencacah Turun Asinkron 3-bit dari FF-JK

Clock Q Q Q Q QA A B B C

1

2

3

4

5

6

7

8

9

10

(c) Bentuk Gelombang Pencacah Turun Asinkron 3-bit dari FF-JK Gambar 8.2 Pencacah Naik Asinkron 3-bit dari FF-JK Pencacah diatas memerlukan 8 pulsa Clock dalam satu siklus untuk kembali ke keadaan awal dan karena frekuensi keluaran setiap FF adalah setengah frekuensi masukan Clock (atau lebar pulsa keluaran setiap FF adalah dua kali lebar pulsa

130

masukan Clock), maka frekuensi keluaran QC adalah 1/8 frekuensi pulsa Clock, sehingga dinamakan juga sebagai Pencacah pembagi 8. 8.2.1 Pencacah Dengan Jumlah Modulus < 2N Jumlah maksimummodulus suatu Pencacah dibatasi oleh jumlah FF yang digunakan Pencacah, namun dapat dimodifikasi untuk mendapatkan jumlah modulus kurang dari 2N, dengan melompati bagian urutan hitungan yang tidak dikehendaki. Contohnya urutan hitungan sebagai berikut : 000 001 010 Kembali Gambar 8.3 Urutan Hitungan Pencacah Naik Ripple Mod-6 Pencacah diatas menghitung dari 000 (nol) sampai 101 (lima) lalu kembali ke 000 lagi, hitungan 110 (enam) dan 111 (tujuh) dilompati, sehingga ada 6 keadaan yang berbeda, untuk itu dinamakan Pencacah naik asinkron modulus-6. Untuk memperoleh rangkaian Pencacahnya maka pada saat hitungan ke enam yaitu 110 untuk itu keluaran QC, QB dan QA dihubungkan ke Gate NAND yang menghasilkan keluaran 0 digunakan untuk me-reset (clear) Pencacah tersebut ke 000, seperti ditunjukkan pada gambar 8.4 dibawah.OUTPUT Q VA

011

100

101

Q

B

Q

C

CC

J

SET

Q Q

J K

SET

Q Q

J K

SET

Q Q

A ClockKCLR

BCLR

CCLR

(a) Diagram Rangkaian Pencacah Naik Asinkron Mod-6

131

Clock Q Q Q Keluaran NANDA B C

1

2

3

4

5

6

7

8

9

10

11

12

1 0

(b) Bentuk Gelombang Pencacah Naik Asinkron Mod-6 Gambar 8.4 Pencacah Naik Asinkron Mod-6 Dari gambar 8.4 diatas tampak bahwa bentuk gelombang pada keluaran Q B muncul pulsa sesaat (spike atau glitch) setelah terjadi pulsa Clock ke-6 dan ke-12 yang disebabkan oleh terjadinya hitungan 110 (6) sebelum reset (clear). Keluaran QC mempunyai frekuensi 1/6 dari frekuensi pulsa Clock atau dengan kata lain Pencacah mod-6 membagi frekuensi pulsa masukan Clock dengan 6. Pencacah asinkron diatas dapat dimodifikasi sehingga mempunyai urutan hitungan yang lain, misalnya : 000 001 010 011 100 101 110 Berhenti Gambar 8.5 Urutan Hitungan Pencacah Naik Ripple Mod-6 Berhenti Sendiri OUTPUT Q

Q V

A

B

Q

C

CC

J

SET

Q Q

J K

SET

Q Q

J K

SET

Q Q

A ClockKCLR

BCLR

CCLR

Gambar 8.6 Pencacah Naik Ripple Mod-6 Berhenti Sendiri

132

Agar Pencacah berhenti sendiri (self stopping) maka keadaan menyimpan (memory) dari sebuah FF digunakan untuk menghentikan hitungan, jadi pada hitungan 110 (6) keluaran QC, QB dan QA dihubungkan ke Gate NAND yang keluarannya dihubungkan ke masukan J-K FF pertama (FFA) sehingga hitungan Pencacah berhenti, seperti ditunjukkan pada gambar 8.6 dibawah. 8.3 Penundaan Perambatan (Propagation Delay) Pada Pencacah Ripple Pencacah ripple termasuk Pencacah biner yang sederhana rangkaiannya, karena memerlukan hanya sedikit komponen untuk menghasilkan urutan hitungan yang diinginkan. Kelemahannya adalah waktu operasinya yang relatif lebih lama, karena FF kedua tidak akan merespon masukannya sampai waktu penundaan perambatan t pd dari FF pertama, disebabkan masukan Clocknya berasal dari keluaran FF pertama. Sedangkan FF ketiga tidak akan merespon masukannya sampai waktu penundaan perambatan t pd dari FF kedua, karena masukan Clocknya berasal dari keluaran FF kedua, atau 2 x t pd setelah pulsa Clock diberikan, dan seterusnya. Jadi penundaan perambatan total Pencacah ripple dengan sejumlah N FF tidak dapat berubah keadaan sampai N x t pd setelah pulsa Clock diberikan. Gambar 8.7 mengilustrasikan penundaan perambatan Pencacah naik ripple 3-bit dengan perioda pulsa Clock T = 1000 ndetik dan penundaan perambatan tiap FF t pd = 50 ndetik.

Clock Q Q QA B C 1000 ndet

1

2

3

4

5

6

7

8

9

10

50 ndet 100 ndet

150 ndet

Gambar 8.7 Penundaan Perambatan Pencacah Naik Ripple 3-bit

133

Dari gambar diatas tampak bahwa urutan hitungan beroperasi normal walaupun terjadi penundaan perambatan 150 ndetik, ini menjadi masalah bila perioda pulsa Clock 100 ndetik yang menyebabkan terjadinya kesalahan hitungan, demikian juga apabila penundaan perambatan tiap FF mendekati perioda pulsa Clock. Untuk mengatasinya, maka besarnya perioda pulsa Clock adalah :TClock N x t pd

atau1

f Clock

1 N x t pd

Contohnya Pencacah ripple 3-bit dengan t pd = 50 ndetik memerlukan frekuensi maksimum pulsa Clock adalah f maks = 3 x 50 ndetik = 6,67 MHz Jadi semakin banyak jumlah FF pada Pencacah ripple, maka semakin besar total penundaan perambatan t pd semakin besar dan menyebabkan fmaks semakin kecil. Misalnya Pencacah ripple 5-bit dengan t pd 50ndetik, maka fmaks = 4 MHz. Karena alasan itu maka Pencacah ripple tidak sesuai digunakan pada frekuensi yang sangat tinggi. 8.4 IC Pencacah Ripple IC 7493 adalah Pencacah ripple 4-bit yang didalamnya terdiri dari mod-2 dan mod-8, sehingga bisa digunakan sebagai Pencacah mod-2, mod-8, mod-10 dan mod-12 atau mod-16. Gambar 8.8 menunjukkan diagram logika 7493, yang mempunyai 2 masukan Clock. Masukan CLKA untuk FFA sebagai Pencacah mod-2, sedangkan masukan CLKB untuk FFB, FFC dan FFD sebagai Pencacah mod-8. Dengan menghubungkan keluaran QA ke masukan CLKB atau keluaran QD ke masukan CLKA, maka diperoleh Pencacah mod-16. Semua FF bisa direset (clear) melalui masukan R01 dan R02 yang keduanya aktif tinggi, sehingga 7493 dapat disusun sebagai mod-10 (dengan menghubungkan keluaran QB ke masukan R01dan keluaran QD ke masukan R02) dan mod-12 (dengan menghubungkan keluaran QC ke masukan R01dan keluaran QD ke masukan R02).

134

Q

A

Q

B

Q

C

Q

D

QCLKA

Q

Q

Q

ACLR

BCLR

CCLR

DCLR

CLK R 01 R 02

B

Gambar 8.8 Diagram Logika IC Pencacah Ripple 7493 8.5 Pencacah Serempak (Synchr