Teknik Digital Register

download Teknik Digital Register

of 25

  • date post

    15-Dec-2014
  • Category

    Documents

  • view

    847
  • download

    57

Embed Size (px)

description

Teknik Digital RegisterPengertian register dan aplikasinya pada teknik digital

Transcript of Teknik Digital Register

BAB IX REGISTER 9.1 Pendahuluan Register adalah kumpulan beberapa Flip-Flop yang digunakan untuk menyimpan data biner, tiap Flip-Flop dapat menyimpan data biner 1 bit. Pengisian Register berarti me-set atau me-reset masing-masing FF sehingga sesuai dengan bit data yang disimpan. Semakin panjang data biner yang disimpan oleh register, maka jumlah Flip-Flopnya juga semakin banyak. Register akan menyimpan data baru jika ada data baru diberikan pada masukan dan Clock register diaktifkan. Ada dua cara untuk menyimpan atau mengambil data pada Register, yaitu bit per bit secara berurutan dengan sinkronisasi sebuah pulsa Clock, yang dinamakan serial atau disebut juga Register geser (shift) dan beberapa bit secara serentak yang dinamakan paralel. Sehingga berdasarkan masuk dan keluarnya data pada Register, maka Register terbagi menjadi : 9.2 Register SISO (Serial Input - Serial Output) / Geser (Shift) Data masuk ke dalam dan ke luar dari Register secara serial (bit per bit).

Masukan Data

D

SET

Q

D

SET

Q

D

SET

Q

D

SET

Q

Keluaran Data

CLR

Q

CLR

Q

CLR

Q

CLR

Q

Clock

Gambar 9.1 Register SISO (Serial Input - Serial Output) Untuk mengetahui proses penyimpanan dan pengambilan data pada Register SISO maka semua FF harus di reset dahulu lalu data pertama masuk dari 142

143

masukan D-FFA, dengan memberikan satu pulsa Clock, maka data pertama tersebut akan muncul pada keluaran Q-FFA, sedangkan keluaran FF lainnya tetap. Data kedua diberikan lagi pada masukan D-FFA, lalu dengan pemberian pulsa Clock kedua menyebabkan data di masukan D-FFA muncul di keluaran Q- FFA, sedangkan data dari keluaran Q FFA (sebagai data masukan FFB) muncul pada keluaran Q FFB. Data ketiga diberikan lagi pada masukan D-FFA, lalu dengan pemberian pulsa Clock ketiga menyebabkan data di masukan D-FFA muncul di keluaran Q-FFA, sedangkan data dari keluaran Q-FFA muncul pada keluaran Q-FFB dan data dari keluaran Q FFB muncul pada keluaran Q-FFC. Data keempat diberikan lagi pada masukan D-FFA, lalu dengan pemberian pulsa Clock keempat menyebabkan data di masukan D-FFA muncul di keluaran Q-FFA, sedangkan data dari keluaran Q-FFA muncul pada keluaran Q-FFB dan data dari keluaran Q-FFB muncul pada keluaran Q FFC serta data dari keluaran Q FFC muncul pada keluaran Q-FFD. Jadi untuk register SISO dengan empat FF membutuhkan empat FF. Untuk lebih jelasnya mengetahui cara kerja dari Register SISO perhatikanlah tabel 9.1. Tabel 9.1 Register SISO 4 Bit Clock 0 1 2 3 4 Masukan Data 1 0 1 1 0 Keluaran FF QA 0 1 0 1 1 QB 0 0 1 0 1 QC 0 0 0 1 0 QD 0 0 0 0 1 Keluaran Data 0 0 0 0 1

Contoh IC Register SISO adalah 7491, Register geser 8 bit yang menggunakan FF-RS Master Slave dengan dua masukan A dan B. Jika masukan data serial dihubungkan ke masukan A, maka masukan B dibuat tinggi atau sebaliknya, sedangkan keluaran data pada keluaran QH.

144

Output Q 14H

Input Q 13H

Input B 11 GND 10 Clock 9 NC 8

A 12

7491

1 NC

2 NC

3 NC

4 NC V

5CC

6 NC

7 NC

(a) Diagram PinA BS RSET

Q Q

S R

SET

Q Q

S R

SET

Q Q

S R

SET

Q Q

S R

SET

Q Q

S R

SET

Q Q

S R

SET

Q Q

S R

SET

Q Q

Q Q

H H

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

Clock

(b) Diagram Fungsional (c) Tabel Fungsi Masukan pada tn A H L X B H X L Keluaran pada tn+8 QH H L L QH L H H

Gambar 9.2 Register SISO 8-Bit 7491 Dari lembaran data ditunjukkan bahwa nilai minimum dari frekuensi Clock maksimum fMAX adalah 10 MHz, sehingga perioda Clocknya adalah :T= 1 = 0,1 detik 10 X 10 6 Hz

Untuk itu IC 7491 terbebani penuh setelah 8 pulsa Clock dan waktu maksimum yang diperlukan adalah 8 T = 0,8 detik. Apabila IC 7491 menyimpan data awal biner 21310 (dalam bilangan desimal) dengan masukan bit MSB pada FF sebelah kiri, lalu masukan data serial 8310 diberikan ke masukan data, maka Register akan menyimpan data 15810 setelah 5 pulsa Clock terjadi.

145

9.3 Register SIPO (Serial Input - Paralel Output) Data masuk kedalam Register secara serial dan keluar dari Register secara paralel (serempak). Proses penyimpanan dan pengambilan data pada Register SIPO yaitu semua FF harus di reset dahulu lalu data pertama masuk dari masukan D-FFA, dengan memberikan satu pulsa Clock, maka data tersebut akan muncul pada keluaran Q0, sedangkan keluaran Q1 datanya sama dengan data pada keluaran Q0 sebelumnya, keluaran Q2 datanya sama dengan data pada keluaran Q1 sebelumnya dan keluaran Q3 datanya sama dengan data pada keluaran Q2 sebelumnya. Data kedua diberikan lagi pada masukan D-FFA, lalu dengan pemberian pulsa Clock kedua menyebabkan data di masukan D-FFA muncul di keluaran Q0, sedangkan data dari keluaran Q0 sebelumnya sebagai data masukan FFB muncul pada keluaran Q1, sedangkan keluaran Q2 datanya sama dengan data pada keluaran Q1 sebelumnya dan keluaran Q3 datanya sama dengan data pada keluaran Q2 sebelumnya. Data ketiga diberikan lagi pada masukan D-FFA, lalu dengan pemberian pulsa Clock ketiga menyebabkan data di masukan D-FFA muncul di keluaran Q0, sedangkan data dari keluaran Q0 sebelumnya sebagai data masukan D-FFB muncul pada keluaran Q1 dan data dari keluaran Q1 sebelumnya sebagai data masukan D-FFB muncul pada keluaran Q2, sedangkan keluaran Q3 datanya sama dengan data pada keluaran Q2 sebelumnya. Data keempat diberikan lagi pada masukan D-FFA, lalu dengan pemberian pulsa Clock keempat menyebabkan data di masukan D-FFA muncul di keluaran Q0, sedangkan data dari keluaran Q0 sebelumnya sebagai data masukan D-FFB muncul pada keluaran Q1 dan data dari keluaran Q1 sebelumnya sebagai data masukan D-FFC sebelumnya sebagai data masukan D-FFC muncul pada keluaran Q2 serta data dari keluaran Q2 sebelumnya sebagai data masukan DFFB muncul pada keluaran Q3. Transfer data paralel lebih cepat daripada serial, jadi untuk register SIPO dengan empat FF membutuhkan satu pulsa Clock untuk mengeluarkan 4 data pada 4 keluaran paralel, sedangkan waktu untuk memasukkan data pada semua FF memerlukan 4 pulsa Clock.

146

Keluaran DataD D D D

0

1

2

3

Masukan Data

D

SET

Q

D

SET

Q

D

SET

Q

D

SET

Q

CLR

Q

CLR

Q

CLR

Q

CLR

Q

Clock

Gambar 9.3 Register SIPO (Serial Input - Paralel Output) Untuk lebih jelasnya dalam mengetahui cara kerja dari Register SISO perhatikanlah tabel 9.2 dibawah ini. Tabel 9.2 Register SIPO 4 Bit Clock 0 1 2 3 4 Masukan Data 1 0 1 1 0 Keluaran Data Q0 0 1 0 1 1 Q1 0 0 1 0 1 Q2 0 0 0 1 0 Q3 0 0 0 0 1

Contoh IC Register SIPO adalah 74164, Register 8 bit yang menggunakan FF-D dengan dua masukan A dan B. Jika masukan data serial dihubungkan ke masukan A, maka masukan B dibuat tinggi atau sebaliknya, dengan 8 keluaran (Q A sampai QH). Keluaran data serial juga dapat diperoleh pada keluaran QH.Output VCC

Q 13

H

Q 12

G

Q 11

F

Q 10

E

Clear 9

Clock 8

14

74164

1 A Input Serial

2 B Q

3A

4 QB

5 Q OutputC

6 QD

7 GND

147

(a) Diagram PinQA

Q

B

Q

C

Q

D

Q

E

Q

F

Q

G

Q

H

A B Clock Clear

D

SET

Q Q

D

SET

Q Q

D

SET

Q Q

D

SET

Q Q

D

SET

Q Q

D

SET

Q Q

D

SET

Q Q

D

SET

Q Q

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

(b) Diagram Fungsional (c) Tabel Fungsi Masukan Clear L H H H H Clock X L A X X H L X B X X H X L QA L QA0 H L L Keluaran QB L QB0 QAn QAn QAn ..... QH L QH0 QGn QGn QGn

Gambar 9.4 Register SIPO 8-Bit 74164 Dari lembaran data ditunjukkan bahwa nilai minimum dari frekuensi Clock maksimum fMAX adalah 10 MHz, sehingga IC tersebut tidak bisa bekerja pada frekuensi lebih besar dari 10 MHz. Untuk itu IC 74164 memerlukan waktu 1/(10 X 106) = 0,1 detik untuk keluaran, sedangkan untuk masukan adalah 8 X 0,1 detik = 0,8 detik. 9.4 Regsiter PISO (Paralel Input - Serial Output) Data masuk ke dalam Register secara paralel (serempak) dan ke luar Register secara serial (bit per bit). Proses penyimpanan data pada Register PISO adalah melalui 2 masukan asinkron yaitu Clear / Reset untuk data 0 dan Set untuk data 1 pada masing-masing FF, sehingga data tersebut akan muncul pada tiap-tiap keluaran Q-FF, dengan memberikan satu pulsa Clock, maka data bergeser dari keluaran QA sebagai data masukan FFB muncul pada keluaran QB (sedangkan data di keluaran QA menjadi 0), data dari keluaran QB sebagai data masukan FFC muncul

148

pada keluaran QC, data dari keluaran QC sebagai data masukan FFD muncul pada keluaran QD yang digunakan sebagai keluaran data.

Masukan Data 1

D

SET

Q Q

D

SET

Q Q

D

SET

Q Q

D

SET

Q Q

Keluaran Data

CLR

CLR

CLR

CLR

Clock

Masukan Data 0

Gambar 9.5 PISO (Paralel Input - Serial Output) Pemberian pulsa Clock kedua menyebabkan data bergeser dari keluaran Q A sebagai data masukan FFB muncul pada keluaran QB (data di keluaran QA menjadi 0)