Teknik Digital - Flip Flop

download Teknik Digital - Flip Flop

of 25

  • date post

    27-Oct-2015
  • Category

    Documents

  • view

    216
  • download

    15

Embed Size (px)

description

Penjelasan Flip flop matakuliah teknik digital untuk mahasiswa teknik.

Transcript of Teknik Digital - Flip Flop

  • Flip-flop

  • Flip-flop(1)Gerbang adalah elemen pembuatan keputusan. Tetapi elemen-elemen pembuat keputusan saja tidak cukup.Sebuah komputer juga membutuhkan elemen-elemen memori, yaitu piranti-piranti yang dapat menyimpan biner.Flip-flop merupakan elemen memori.Flip-flop adalah piranti yang memiliki dua keadaan stabil.Piranti ini akan tetap bertahan pada salah satu dari dua keadaan itu sampai adanya pemicu yang membuatnya berganti keadaan. Salah satu contoh flip flop adalah RS Latch.Penahan TransistorSetiap kolektor menggerakkan basis yang berseberangan melalui sebuah resistor 100k ohm.Pada rangkaian spt ini, satu di antara transistor2 itu mengalami kejenuhan dan yang lain dalam keadaan terpancung(cut off).Saat transistor kanan jenuh, teg. Kolektor mendekati 0V.Tidak ada masukan penggerak bagi basis transistor kiri.Akibatnya transistor tersebut terpancung dan teg.kolektornya mendekati +5V.Nilai tegangan ini menghasilkan arus basis yang cukup besar pada basis transistor sebelah kanan untuk mempertahankan keadaan jenuhnya.Jadi seluruh rangkaian ditahan (latched) pada keadaan dengan transistor sebelah kiri terpancung(bayangan gelap)dan transistor kanan dalam keadaan jenuh.Titik Q bertegangan kurang lebih 0V dalam keadaan ini.

  • Flip-flop(1)Untuk mengendalikan bit yang tersimpan di dalam penahan kita dapat menambahkan masukan seperti yang terlihat pada gambar.Masukan kendali dapat berupa logika rendah(0V) atau tinggi(+5V).Masukan Set (S) yang tinggi akan menyebabkan transistor menjadi jenuh.Begitu keadaan tersebut tercapai maka seluruh rangkaian akan bertahan pada keadaan itu dan Q=1.Sekali keadaan ini terpasang set, keluaran rangkaian akan tetap bertahan pada 1 bahkan ketika masukan S telah kembali ke 0V.Masukan Reset(R) yang tinggi akan mendorong transistor kanan ke dalam kejenuhan.Bilamana hal ini terjadi maka rangkaian akan bertahan pada keadaan tersebut dan Q=0.Keluaran tetap bertahan pada keadaan 0, sekalipun masukan R telah kembali ke 0V.Pada gambar diatas, keluaran Q menggambarkan nilai bit yang disimpan.Keluaran yang bersifat komplemen Q dapat dipasang pada kolektor transistor sebelah kiri.Masukan R dan S yang tinggi keduanya disebut keadaan pacu/lomba/race condition.Keadaan ini dapat menimbulkan operasi yang tidak dapat diramalkan.

  • Flip-flop(1)Dalam keadaan berpacu, masukan-masukan kendali dalam keadaan tinggi, dengan ini kedua transistor akan menjadi jenuh.Jika R dan S kemballi kepada keadaan rendah, kedua transistor akan berusaha meninggalkan keadaan jenuh.Transistor yang lebih cepat akan menahan rangkaian.Jika Transistor kiri yang lebih cepat maka keluaran Q akan rendah.Bila transistor kanan yang lebih cepat maka keluaran Q akan tinggi.

  • Flip-flop(2)2.Penahan NORSebuah penahan dapat dibangun dari dua gerbang NOR yang disusun seperti gambar 7-2.a.Rangkaian tersebut mempunyai ekivalensi De Morgan gambar 7-2.b.Dari Timing Diagram terlihat bahwa keluaran Q menjadi tinggi ketika S berubah menjadi tinggi.Ketika S menjadi rendah, Q akan tetap bertahan pada keadaan tinggi.Q akan menjadi rendah saat R menjadi tinggi, dan keadaan akan tetap bertahan saat R kembali menjadi rendah.Saat R dan S rendah, rangkaian tetap menyimpan keadaan semula.Kondisi R dan S sama tinggi harus dihindarkan

  • Flip-flop(3)3.Penahan NANDSebuah penahan NAND disusun seperti gambar 7-3.a.Rangkaian tersebut mempunyai ekivalensi De Morgan gambar 7-3.b.Bila R rendah dan S tinggi, Q akan di set menjadi tinggi, dan sebaliknya bila R tinggi dan S rendah, Q akan direset menjadi rendah.Keadaan R dan S tinggi , Q sama dengan kondisi semula. Kondisi R dan S rendah harus dihindari karena akan menimbulkan kondisi pacu.Dalam kondisi normal R dan S harus tinggi untuk menghindari keadaan pacu.Dan ketika beroperasi hanya salah satunya saja yang boleh dalam kondisi rendah.

  • Flip-flop(4)4.Peredam Pelantingan SaklarRegister-register memerlukan sinyal-sinyal yang bersih supaya dapat beroperasi secara wajar.Bila register digerakkan oleh sinyal tak mantap secara langsung dari pin 1 dan pin 5, dengan adanya efek kontak maka operasi register akan tidak menentu.Penahan-penahan RS sering dipakai sebagai peredam pelantingan saklar(switch debouncer). Bila posisi saklar dilontarkan dari keadaan terbuka menjadi tertutup,maka bagian-bagian kontak dari saklar akan terpelanting kemudian selama beberapa milidetik saklar beralih antara keadaan putus-sambung sebelum akhirnya menempati posisi tertutup secara mantap.Efek tersebut adalah efek kontak mendadak(contact bounce).Efek tersebut dapat dihilangkan dengan menggunakan penahan RS dalam sambungan langsung dengan saklar. Pada gambar di atas, pin1 mendapat masukan rendah, pin5 mendapat masukan tinggi.Sehingga CLR tinggi dan CLR rendah.Jika saklar dipindah ke posisi clear, pin1 menjadi tinggi.Pada pin5 terjadi efek kontak, pin 5 secara bergantian berada pada kondisi rendah dan tinggi selama beberapa milidetik sebelum menjadi stabil rendah.Saat pertama kali pin5 rendah maka CLR menjadi tinggi dan CLR menjadi rendah. Proses pelantingan selanjutnya tidak berpengaruh terhadap kondisi CLR dan CLR, karena adanya penahan.

  • Flip-flop(4)Pendetakan Tingkat LogikaKomputer menggunakan ribuan flip flop. Untuk mengkoordinasi aktivitas seluruh sistem, sinyal gelombang persegi yang disebut detak atau clock dikirim ke setiap flip-flop.Sinyal ini mencegah flip-flop tersebut dari perubahan yang terjadi sebelum waktu yang tepat.Sepasang gerbang NAND menggerakkan sebuah penahan NAND.Sinyal S dan R mengatur operasi gerbang.Dalam kondisi normal R dan S harus tinggi.Inversi ganda dalam rangkaian dapat dihilangkan sehingga seolah-olah rangkaian terdiri dari gerbang AND yang menggerakkan gerbang OR.S dan clock yang tinggi akan mendorong keluaran Q menuju ke tingkat yang lebih tinggi.

  • Flip-flop(5)Pendetakan PositifPada gambar sebelumnya terlihat bahwa detak mengendalikan kedua gerbang NAND, dimana sinyal rendah dari CLK akan mencegah R dan S mengendalikan penahan.Saat sinyal detak tinggi , maka keluaran akan tergantung pada R dan S.Hal ini disebut pendetakan positif atau positive clocking.Dengan memasang inverter antara CLK dan gerbang akan didapatkan negative clocking.Kedua pendetakan itu disebut pendetakan tingkat logika atau level clocking, karena flip flop menanggapi tingkat logika dari sinyal detak.Bagaimana dengan keadaan pacu?Keadaan pacu hanya akan terjadi saat R,S dan CLK sama-sama tinggi.Penggunaan sinyal CLK untuk menggerakkan sejumlah flip flop memungkinkan sinkronisasi operasi dari bagian-bagian yang berbeda dari komputerCLKRSQ 000NC 001NC 010NC 01 1NC 100NC 1011 1100 111RC

  • Flip-flop(6)Oleh karena flip flop RS mudah terkena RC, maka desain dapat dimodifikasi seperti gambar 7-6.Dengan sebuah inverter, masukan D memberikan masukan S kepada gerbang NAND dan komplemen D memberikan masukan R pada gerbang NAND.Inverter akan menjamin S dan R selalu berlawanan.Pada Penahan D dengan sinyal pendetak,CLK yang rendah akan membuat masukan tak aktif dan menahan keadaan pada Penahan D.Penahan D bersifat transparent artinya keluaran selalu mengikuti nilai masukan D saat sinyal detak tinggi. Penahan DDQCLK D Q00 0 X NC11 1 0 0 1 1 1

  • Flip-flop(7)Flip flop D dengan picuan tepiGerbang-gerbang masukan yang diaktifkan selama waktu singkat ini akan mencuplik nilai masukan D selama waktu tersebut.Dan nilai D itu kemudian mendorong keluaran Q menjadi Set atau Reset.Operasi demikian disebut pemicuan tepi atau edge triggering karena flip flop hanya bereaksi saat clock berubah keadaan.Pada gambar di atas, pemicuan terjadi saat tepi positif(awal pulsa naik) dari sinyal clock disebut pemicuan tepi-positif.Gambar disamping menunjukkan sebuah rangkaian RC pada bagian masukan dari sebuah flip flop D.Rangkaian tersebut dirancang sehingga konstanta waktu RC jauh lebih kecil daripada lebar pulsa sinyal clock.Karena itu, kapasitor dapat mengisi muatan sepenuhnya sewaktu CLK bertransisi naik.Pengisian muatan secara eksponensial ini menghasilkan paku atau spike tegangan positif yang tajam pada tahanan.Disisi lain, tepi ekor pulsa detak ketika bertransisi turun akan memberikan sentakan tegangan negatif.Tegangan positif yang tajam mengaktifkan gerbang-gerbang masukan untuk waktu yang singkat,sedangkan paku tegangan negatif tidak menimbulkan perubahan apapun.

  • Flip-flop(7)Tanda panah keatas dan kebawah menunjukkan tepi-tepi naik dan tepi-tepi turun dari sinyal detak.Pada tabel diatas, Perubahan tidak terjadi jika sinyal detak dalam logika rendah atau tinggi atau berada pada tepi transisi negatif.Perubahan terjadi saat sinyal detak berada pada tepi transisi positif.Dengan kata lain data D disimpan hanya selama tepi transisi positif dari sinyal detak.CLK D Q 0 X NC 1 X 0 X 1 0 0 1 1

  • Flip-flop(8)Preset dan ClearDalam pengoperasian sebuah komputer, diperlukan sinyal Clear dan Preset(=Set).Gambar diatas menunjukkan cara memasukkan kedua fungsi tersebut.Preset yang rendah akan menyebabkan keluaran Q bernilai 1; dan CLEAR yang rendah akan mereset Q ke 0.Preset disebut juga direct set, Clear disebut juga direct reset.Kata direct artinya langsung, tanpa kendali sinyal detak.Misalnya,sinyal clear dapat berasal dari tombol-tekan ,jadi lepas dari keadaan detak yang sedang bekerja.Keluaran akan langsung reset bilamana operator menekan tombol clear.Masukan-masukan preset dan clear memiliki prioritas utama.

  • Flip-flop(7)Tabel di atas adalah tabel kebenaran untuk flip flop D dengan Preset dan ClearPRESETCLEARCLK D Q 0 0 X X RC 0 1 X X 1 1 0 X X 0 1 1 0 X NC 1 1 1 X NC 1 1 X NC 1 1 0 0 1 1 1 1

  • Flip-flop(9)Pada flip flop D rangkaian terpadu, rangkaian RC tidak digunakan lagi karena su