ASSALAMUALAIKUM WARRAHMATULLAHI

WABBARAKATUH

Pengertian Flip-FlopPENGERTIAN

Flip – flop merupakan rangkaian

multivibrator yang mempunyai dua

keadaan stabil dan berlawanan. Flip

– flop dapat menyimpan data

sementara (latch) dimana bagian

outputnya akan merespon input

dengan cara mengunci atau

mengingat nilai input yang

diberikan.

Sejarah Flip-Flop• Flip-flop elektronik pertama

ditemukan pada tahun 1918oleh William Eccless dan F. W.Jordan. Awalnya dinamai SirkuiPemicu Eccles-Jordan dan berisidua elemen aktif. Seperti versisirkuit dan transistornya yangsering dijumpai pada komputerwalaupun setelah penemuan darisirkuit integrasi, melalui flip flopyang dibuat dari gerbang logikayang kita kenal sekarang

Ciri-ciri Rangkaian Flip-Flop

Outpunya tergantung bukan hanya

pada input yang ada sekarang namun

juga pada input yang telah lalu.

Mempunyai fungsi pengingat

(memory).

Memiliki 2 output.

Memiliki sifat Bistable

Berfungsi sebagai memory.

Menyimpan bilangan binner.

Mesinkronkan atau menghubungkanrangkaian Aritmatika.

Fungsi Flip-Flop

Pemicu kerja Flip flop

Set dimana kondisi keluaran Q=1

Reset dimana kondisi keluaran Q=0

preset memberikan reset awal

Clearmemberikan set awal

Tetap dimana kondisi keluaran tetap Q=0 maupun Q=1

Toggle dimana kondisi keluaranberkebalikan

Jenis Flip Flop

Flip-Flop SR (Set-Reset)

Flip-Flop JK

Flip-Flop D (Delay)

Flip-Flop T (Toggle)

1. Flip Flop SR

Flip-flop SR (Set-Reset) merupakan dasar dari flip-flop jenis lain.

Flip-flop ini mempunyai 2 masukan: satu disebutdengan S (SET) dan yang lain disebut R (RESET)

Flip-flop SR ini merupakan memory yang melakukan penyimpanan data dengan caramemberi sinyal pada input Set dan Reset yang dimiliki

Flipflop RS dapat dibentuk dari dua gerbang NOR (Not Or) atau dua gerbang NAND (Not And).

Flip Flop SR (Nor & nand) Jika merupakan keadaan

output sekarang dan keadaanoutput sebelumnya, makapersamaan output flip-flop SR yang dibangun denganmenggunakan gerbang NOR danNAND adalah

Simbol dari FF-SR

Gerbang NAND

Rangkaian dari

FF-SR Gerbang

NAND

Tinjauan dalam keadaan SET

• Berikut ini adalah tinjauan terhadap flip flop yang dibangun dengan gerbang NOR. Penyimpanandata 1 dilakukan dengan cara memberikan sinyalhigh (1) pada S dan sinyal low (0) pada R (S=1 danR=0). Dengan pemberian sinyal tersebutmenyebabkan output flip-flop bernilai high

• dan komplemennya bernilai low (, dan keadaanini dinamakan set yang berarti flip-flop menyimpan data 1

Keadaan set untuk

Keadaan set untuk

Tinjauan dalam keadaan reset

• Untuk menyimpan data 0 atau menghapusdata 1 yang telah tersimpan pada outputnya, input S diberi nilai low (0) dan input R diberinilai high (1). Pada keadaan stabil, pemberiannilai S dan R tersebut akan menyebabkanoutput flip flop low (0) dan komplemennyahigh (1). Keadaan ini dinamakan reset yang menunjukan isi flip flop adalah 0

Keadaan reset untuk

Keadaan reset untuk

Tinjauan keadaan tetap

• Keadaan lain dari output flip flop adalah jikainput S dan R keduanya diberi nilai low (0). Pemberian keadaan tersebut pada input inputflip flop akan memberikan keadaan output flip flop tidak berubah atau tetap

Keadaan tetap

Keadaan terlarang

Tabel kebenaran

INPUT OUTPUT

S R KEADAAN

1 0 0 1 0 Set

()1 0 1 1 0

0 1 1 0 1 Reset

()0 1 0 0 1

0 0 0 0 1 Tetap

()0 0 1 0 0

1 1 0 ? ? Terlarang

()1` 1 1 ? ?

Tabel kebenaran sederhana

INPUT OUTPUT

S R

0 0 tetap

0 1 0

1 0 1

1 1 ?

INPUT OUTPUT

S R

0 0 ?

0 1 1

1 0 0

1 1 tetap

Tabel kebenaran untuk penyusunan petakarnaugh dan persamaan output FF SR

INPUT OUTPUT

S R

(comple

ment)

1 0 0 1 0

1 0 1 1 0

0 1 1 0 1

0 1 0 0 1

0 0 0 0 1

0 0 1 1 0

1 1 0 X X

1 1 1 X X

Flip flop SR canggih (detak)

• Selain itu, terdapat flip flop SR jenis yang lebihrumit, oleh karenanya disebut flip flop SR canggih(sophichstictated SR flip flop). Kerumitan padaflip flop ini disebabkan karena adanya tambahanfungsi seperti input clock untuk singkronisasi ataupengaktifan, sehingga elemen penyimpanan inidinamakan juga clocked set reset flip flop, atauflip flop SR yang dilengkapi dengan clock. selaininput clock, input flip flop ini dilengkapi jugadengan input preset dan clear

Rangkaian

• terlihat bahwa flip flop jenis ini memilikifasilitas input clock sebagai input pengaktifan atausinkronisasi. Clock adalah pulsa ataudenyut listrik periodic yang berfungsimengaktifkan elemen/ rangkaian logika

Pulsa clock

Hal yang paling penting dari informasiclock ini adalah selainpulsa pulsa itumemiliki periode danlebar pulsa, juga setiapulsa memiliki 2 jeniskeadaan pulsapengaktifannya yaitu :

• Keadaan pertamaadalah positive-edge-triggered.

• Keadaan keduaadalah negative-edge-triggered

Diagram waktu

preset danclear diaktifkan

preset danclear tidak aktif

Flip flop JK

• Flip-flop JK mempunyai masukan J dan K. flip-flop inidipicu oleh suatu pinggiran pulsa clock positif ataunegatif.Flip-flop JK merupakan rangkaian dasar untukmenyusun sebuah pencacah. Flip flop JK dibangun darirangkaian dasar flip-flop-SR dengan menambahkan duagerbang AND pada masukan R dan S serta dilengkapidengan rangkaian diferensiator pembentuk denyutpulsa clock seperti yang ditunjukkan pada gambarberikut:

• Pada flip-flop JK ini, masukan J dan K disebutmasukan pengendali karena kedua masukan ini yang menentukan keadaan yang harus dipilih oleh flip-flop pada saat pulsa clock tiba

Flip flop JK

• J-K flip-flop atau Jump-Kill Flip-flop merupakanpenyempurna flip-flop dasar RS, yang mana. flip-flop ini mengatasi kelemahan flip-flop RS yang tidak mengizinkan pemberian masukanR=S=1, dengan meng-AND-kan masukan dariluar dengan keluaran seperti yang dilakukanoleh flip-flop T. Penyempurnaan yang dilakukan flip flop JK ini yaitu mengganti mode keluaran (Q) dari mode ambigu menjaditoggle atau beralih

• Untuk melihatpengaruh pemberianJK pada output flip flop, perhatikan tabelJK(1.b) dengan asumsiclock bernilai high, preset dan clear bernilai low

INPUT OUTPUT

J K S KEADAAN

1 0 1 0 0 1 0 Set

(1 0 0 0 1 1 0

0 1 0 1 1 0 1 Reset

(0 1 0 0 0 0 1

0 0 0 0 0 0 1 Tetap

(0 0 0 0 1 1 0

1 1 1 0 0 1 0 Complemen

t

(

1 1 0 1 1 0 1

Flip flop JK

• Perhatikan bahwa pemberian input j=1 dan k=1 menjadikan output flip flop melakukanpembalikan terhadap keadaan output sebelumnya.

Peta karnaugh dan persamaan

• Dari tabel JK(1.b) dengan J, K, dan sebagai inputan dansebagai output, maka dapat disusun peta karnaugh untukmenentukan persamaan output flip flop JK sebagai berikut

• Persamaan

Diagram waktu

Flip flop D

• Flip-flop D dibangun denganmenggunakan flip flop SR dimanainputannya adalah D. sepertiditunjukan gambar D(1.a) .

• Dengan adanya gerbang NOT yang masuk ke input R, maka setiap input yang diumpankan ke D akanmemberikan keadaan yang berbedapada input S dan R. Dengan demikianhanya akan terdapat dua keadaan dari S dan R yakni S=0,R=1 atau S=1,R=0 . Jadi, output flip flop D juga hanya memiliki 2 keadaan yakni keadaan keadaan setatau keadaan reset.

Tabel kebenaran, peta karnaughpersamaan

INPUT OUTPUT

D KEADAAN

0 0 0 1 Reset (

0 1 0 1 Reset (

1 0 1 0 Set (

1 1 1 0 Set (

Diagram waktu

Flip flop T

• Flip flop T mempunyai satu masukanT(toggle) yang akan menyebabkanberubahnya keadaan keluaran padasetiap pulsa masukan. Flip flop T dapatdbuat dengan mengumpan balikan dandari Telah dibahas di muka bahwa flip flop JK yang kedua inputannyadihubungkan menjadi satu maka akandiperoleh flip flop yang memiliki watakmembalik output sebelumnya jikainputnya high, dan outputnya akantetap jika inputnya low. Flip flop yang berfungsi seerti seperti itu dinamakanflip flop T

Tabel kebenaran , peta karnaugh danpersamaan

INPUT OUTPUT

T KEADAAN

0 0 0 1 Tetap ()

0 1 1 0 Tetap ()

1 0 1 0 Membalik ()

1 1 0 1 Membalik ()

Diagram waktu

HATUR NUHUN

WASSALAMUALAIKUM