Gerbang logika

Gerbang logikaFLIP FLOPMOCHAMMAD RIDHWAN Y

1127070049Flip-flopadalah rangkaian digital yang digunakan untuk menyimpan satu bit data secara semi permanensampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang tersimpan tersebut.

RS FLIP-FLOP (Set-Reset Flipflop)RS flip-flop dikenal sebagai flip-flop SR, di mana R dan S masing-masing untuk reset dan mengatur. RS flip-flop ini dapat dibangun dari sepasang NAND atau gerbang logika NOR yang dirangkai saling menyilang. Outputnya ditandai dengan Q.

JK FLIP FLOP (Jump Key FLIP-FLOP)JK flip-flop merupakan rangkaian yang menambah perilaku dari flip flop SR yaitu: (J = Set, K = Reset) dengan menginterpretasikan S = R = 1 sebagai 'flip' atau perintah beralih. Secara khusus, kombinasi J = 1, K = 0 adalah perintah untuk mengatur flip-flop

Pada dasarnya cara kerja dari Clocked RS Flip-flop hampir mirip dengan RS flip-flop hanya saja pada Clocked RS Flip-flop memiliki tiga inputan yaitu dengan inputan tambahan brupa pemicu yang disebut dengan sinyal clock untuk mengubah nilai yang ada.Clocked RS Flip-flop

D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop S-R. Perbedaannya dengan flip-flop S-R terletak pada inputan R, pada D Flip-flop inputan R terlebiH dahulu diberi gerbang NOT, maka setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda pada input S-R,D Flip-flop (Delay Flip-Flop)

T Flip-flop merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah.T Flip-flop (Toggle Flip-Flop)

Master Save D Flip-flop merupakan rangkaian flip-flop yang memiliki 2 latch D dan sebuah inverter. Latch yang satu bernama Master dan yang kedua bernama Slave. Master D hanya akan mendeskripsikan diktat yang outputnya hanya dapt diganti selama ujung negatif jam.Master Save D Flip-flop