J-K Flip Flop, T Flip Flop, D flip flop
-
Upload
prisma-anandito -
Category
Documents
-
view
204 -
download
5
description
Transcript of J-K Flip Flop, T Flip Flop, D flip flop
7/21/2019 J-K Flip Flop, T Flip Flop, D flip flop
http://slidepdf.com/reader/full/j-k-flip-flop-t-flip-flop-d-flip-flop 1/9
JK Flip-flop
JK Flip-flop menggabungkan fungsi dari RS Flip-flop dan T Flip-flop. JK flip-flop seringdiaplikasikan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun
pencacah turun (down counter). Sebelumna kita ketahui !
• Flip flop adalah rangkaian ang memiliki fungsi pengingat
• Flip flop dapat dikelompokkan men"adi sinkron dan asinkron.
• #ntara rangkaian flip-flop satu dan lainna dibedakan berdasarkan cara penimpananna.
• Flip flop sinkron "uga dapat dibagi ke dalam $ bagian aitu Flip flop edge triggered dan
master sla%e.• Sebuah flip flop master sla%e adalah kombinasi dari $ buah penahan ang diatur oleh
sinal clock& untuk penahan pertama disebut master& dan untuk penahan ang keduadisebut sla%e.
Gambar 1 JK flip-flop
J dan K pada rangkaian diatas merupakan masukan pengendali (menentukan apa ang dilakukanoleh flip-flop pada saat suatu pinggiran pulsa positif diberikan). 'isaat nilai J dan K adalah low&maka tidak akan ter"adi perubahan pada keluaranna. Saat J adalah low dan K adalah high makamen"adi reset. Saat J adalah high dan K adalah low& maka men"adi posisi set.
J K Q CLK | Q+
-----------+----
0 0 0 ^ | 0
7/21/2019 J-K Flip Flop, T Flip Flop, D flip flop
http://slidepdf.com/reader/full/j-k-flip-flop-t-flip-flop-d-flip-flop 2/9
0 0 1 ^ | 1
0 1 0 ^ | 0
0 1 1 ^ | 0
1 0 0 ^ | 1
1 0 1 ^ | 1
1 1 0 ^ | 1
1 1 1 ^ | 0
X X Q 0 | Q
X X Q 1 | Q
Gambar 2 et-state table JK flip flop
*ntuk dapat mengurangi outputan& kita dapat menggunakan next state table. +ada table initerdapat , inputan (J&K& dan clock)& hasil keluaran& dan hasil keluaran selan"utna. 'enganmenggunakan tabel ini dan menggunakan K map& kita bisa mendapatkan perhitungankarakteristik dari next state table ini State euation. 'imana state euation men"elaskan sifat /
sifat dari rangkaian seuential pada sebuah flip flop pada saat transisi atau perubahan. State0uation merupakan persamaan 1oolean ang dibentuk oleh fungsi saat ini dan fungsi saatinputan ditambah 2 .1erikut adalah hasil ang didapatkan dari K-map beserta hasil akhir dari persamaanna !
Gambar 3 3asil state euation dari JK flip-flop
T Flip-flop
Rangkaian T Flip-flop dapat dibuat dari modifikasi RS flip-flop& ' flip-flop ataupun JK flip-flop.+ada pen"elasan kali ini& di T flip-flop akan diubahdianggap untuk J dan K na men"adi satu ataukita sebut T. Sehingga inputan hana tergantung dari clock dan T. Sehingga gambar men"adi!
7/21/2019 J-K Flip Flop, T Flip Flop, D flip flop
http://slidepdf.com/reader/full/j-k-flip-flop-t-flip-flop-d-flip-flop 3/9
Gambar 4 T flip-flop
Sifat dari T flip-flop ini adalah membalik outputan ang sebelumna apabila inputan ang masuk adalah tinggi& dan tetap apabila inputan ang masuk adalah rendah. 1erikut adalah next state
table untuk T flip flop !
Gambar 5 et state table dari T flip-flop
'an dengan menggunakan K-mapna& maka didapatkan hasil sebagai berikut !
Gambar 6 3asil akhir dari T flip-flop
7/21/2019 J-K Flip Flop, T Flip Flop, D flip flop
http://slidepdf.com/reader/full/j-k-flip-flop-t-flip-flop-d-flip-flop 4/9
RS Flip-flop
+ada RS Flip-flop& terdapat dua inputan masuk aitu R dan S. #pabila kita ingin menimpansuatu bit tinggi& maka nilai R rendah dan untuk S tinggi& begitupun sebalikna untuk menimpansuatu bit rendah. 1erikut adalah gambar dari RS flip-flop !
Gambar 6 RS flip-flop'an berikut untuk net state table dari RS flip-flop ang nantina akan digunakan untuk K-mapdan hasil akhirna !
Gambar 7 et state table dari RS flip-flop
7/21/2019 J-K Flip Flop, T Flip Flop, D flip flop
http://slidepdf.com/reader/full/j-k-flip-flop-t-flip-flop-d-flip-flop 5/9
Gambar 8 3asil akhir dari perhitungan RS Flip-flop
D Flip-flop
' Flip-flop merupakan rangkaian flip-flop RS ang dikembangkan. +ada ' flip-flop& inputanang tadina R dan S di"adikan satu men"adi ' sa"a. 1erikut adalah bentuk dari ' flip-flop !
Gambar 9 ' flip-flop
1erikut ini adalah tabel ang men"elaskan set dan reset pada ' flip-flop !
7/21/2019 J-K Flip Flop, T Flip Flop, D flip flop
http://slidepdf.com/reader/full/j-k-flip-flop-t-flip-flop-d-flip-flop 6/9
Gambar 10 Tabel ' flip-flop
#tau dapat dituliskan sebagai berikut !
Gambar 11 Tabel ' flip-flop $
'ari tabel tadi& didapatkan state euationna adalah 4(t52) 6 '.
7ontoh !
Tentukan rangkaian
seuential dari gambar
dibawah ini!- Terdapat dua Flip
Flop # dan 1& 8nput
9& dan :utput ;.
7/21/2019 J-K Flip Flop, T Flip Flop, D flip flop
http://slidepdf.com/reader/full/j-k-flip-flop-t-flip-flop-d-flip-flop 7/9
Sifat dari rangkaian sekuensial clock dapat di deskripsikan sebagai state equation atau transition equation
ang menentukan keadaan selan"utna sebagai fungsi dari keadaan sekarang dan input.
1. Pr!amaa" Ka#aa" +ersamaan Keadaan untuk rangkaian diatas adalah sebagai berikut !
A
(t +1
)= A
(t
) X
(t
)+B
(t
) X
(t
)B (t +1 )= ´ A ( t ) X (t )
0kspresi boolean untuk persamaan keadaan dapat diturunkan langsung dari gerbang ang membentukrangkaian kombinasional ang merupakan bagian dari rangkaian sekuensial .
ilai keadaan sekarang dari output sama dengan&
y=[ A (t )+B (t )] x ' (t )
#tau dapat disederhanakan men"adi&
y=( A+B ) X '
Tabel 2. State Table For Circuit
State Table For 7ircuit+resents State 8nput et State :utput
# 1 9 # 1 ;
< < < < < << < 2 < 2 << 2 < < < 2< 2 2 2 2 <2 < < < < 22 < 2 2 < <2 2 < < < 22 2 2 2 < <
2. Tabl Ka#aa"
Tabel keadaan atau biasa disebut dengan tabel transisi. Terdiri dari empat bagian& aitu ! tablekeadaan sekarang& input& keadaan selan"utna& dan output.
- Keadaan sekarang ! keadaan flip flop # dan 1 pada waktu tertentu (t)- 8nput ! memberikan bagian pada nilai untuk masing masing keaadaan ang memungkinkan.- Keaadaan selan"utna! menun"ukkan keadaan pada bagian flip flop pada saat setelah satu siklus
(t52)- 1agian :utput! memberikan nilai pada saat waktu (t)
Menggunakan Persamaan
Boolean yang menentukankondisi keadaan sekarang dan
kondisi input yang akan
membuta keadaan selanjutnya
sama dengan 1.
7/21/2019 J-K Flip Flop, T Flip Flop, D flip flop
http://slidepdf.com/reader/full/j-k-flip-flop-t-flip-flop-d-flip-flop 8/9
• ilai keadaan selan"utna dihitung dari persamaan keadaan.
• ilai output dihitung dari persamaan output
Terkadang table keaadaan dinatakan dengan table dua dimensi. Kondisi input disebutkan dalamkeadaan selan"utna dan bagian output. Seperti table dibawah ini
Tabel $. Two-Dimensional State Table for the Circuit
Two-'imensional State Table for the 7ircuit
+resent State et State :utput
9 6 < 9 6 2 9 6 < 9 6 2# 1 # 1 # 1 ; ;< < < < < 2 < << 2 < < 2 2 2 <2 < < < 2 < 2 <2 2 < < 2 < 2 <
3. Dia$ram Ka#aa"
• 8nformasi ang terdapat dalam tabel keadaan dapat
direpresentasikan secara diagram dalam diagram
keadaan.• Keadaan dipresentasikan sebagai lingkaran
• Transisi antara keadaan ditun"ukkan dengan arah
garis• 'iagram keadaan menentukan informasi ang sama
dengan tabel keadaan dan didapatkan langsung dari
Tabel 2. dan Tabel $.• Tabel keadaan lebih mudah untuk diturunkan dari
diagram logika :R#' dalam persamaankeadaan.
• 'iagram keadaan memberikan gambaran tentangn pandangan transisi keadaan.
Pr!amaa" %"p&' Flip Flop- +engetahuan mengenai "enis dari flip flop dan daftar dari persamaan 1oolean pada rangkaian
kombinasi memberikan informasi ang dibutuhkan untuk menggambar diagram logika dari
rangkaian sekuensial.- +ersamaan :utput ! bagian dari rangkaian kombinasi ang menghasilkan output eternal.- +ersamaan 8nput (persamaan eksitasi) ! bagian dari rangkaian ang menghasilkan input
kepada flip flop.
7ontoh !2. ' 6 9 5 ;
+ersamaan input tersebut menentukan gerbang :R dengan input 9 dan ; ang terhubung
dengan input ' dari sebuah flip flop.$. 'iagram logika dari rangkaian (pada bagian sebelumna) dapat di ekspresikan secara al"abar
dengan dua persamaan input dan satu persamaan output flip flop.