04. Flip Flop

Modul Praktikum Teknik Digital | 21 Laboratorium Teknik Elektro UIN SGD Bandung

04. FLIP – FLOP

4.1. TUJUAN

1. Mengenal, mengerti dan memahami operasi dasar rangkaian Flip-Flop.

2. Mengenal berbagai macam IC Flip-Flop.

4.2. TEORI DASAR

Pemahaman terhadap rangkaian Flip-Flop (FF) ini sangat penting karena FF

merupakan satu sel memori. Keadaan keluaran FF dapat berada dalam keadaan

tinggi atau keadaan rendah, untuk selang waktu yang dikehendaki. Biasanya untuk

mengubah keadaan tersebut diperlukan suatu masukan pemicu. Berikut ini akan

diuraikan secara singkat tentang berbagai tipe FF.

4.2.1. Flip-Flop SR

Flip-Flop SR merupakan rangkaian dasar untuk menyusun berbagai jenis FF yang

lainnya. FF-SR dapat disusun dari dua gerbang NAND atau dua gerbang NOR.

Gambar 4.1. FF SR dari gerbang

NAND

S R Qn+1

0

1

1

0

1

0

1

0

1

0

Qn

Don’t Care

Gambar 4.2. FF SR dari gerbang

NOR

S R Qn+1

0

1

0

1

1

0

0

1

0

1

Qn

Don’t Care


Mengeset FF berarti membuat keluaran Q = 1 dan mereset FF berarti membuat

keluaran Q = 0 dari kondisi stabil/ tak berubah. Mengeset FF dari gerbang NAND

dapat dilakukan dengan membuat S = 0 dan mereset dilakukan dengan membuat R =

0. Sedangkan mengeset FF dari gerbang NOR dapat dilakukan dengan membuat S =

1 dan mereset dengan memberi nilai R = 1.

Gambar 4.3 berikut ini melukiskan bentuk keluaran dari FF SR dengan

menggunakan gerbang NAND.

Gambar 4.3. Sinyal keluaran pada FF SR

4.2.2. Flip-Flop SR Terlonceng

FF jenis ini dapat dirangkai dari FF-SR ditambah dengan dua gerbang AND atau

NAND untuk masukan pemicu yang disebut dengan sinyal clock (ck).

Gambar 4.4. FF terlonceng dari

NAND

Ck S R A B Qn+1

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

1

1

1

1

1

1

0

0

1

1

1

1

1

0

1

0

Qn

Qn

Qn

Qn

Qn

0

1 Don’t Care

Gambar 5.5. FF terlonceng dari

NOR

Ck S R A B Qn+1

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

0

0

0

0

0

1

1

0

0

0

0

0

1

0

1

Qn

Qn

Qn

Qn

Qn

0

1 Don’t Care


Dari tabel kebenaran kedua rangkaian diatas terlihat bahwa untuk sinyal clock yang

tinggi, FF ini bekerja seperti FF-SR dari gerbang NOR, sedangkan untuk sinyal

clock yang rendah, keluaran Q tidak bergantung kepada input R dan S, tetapi tetap

mempertahankan keadaan terakhir sampai datangnya sinyal clock berikutnya.

Sebagai ilustrasi, berikut ini diberikan contoh bentuk sinyal Q.

Gambar 4.6. Hubungan antara Q dengan S,R dan clock.

542.3. Flip-Flop Data

Pada FF-SR ada nilai-nilai masukan yang terlarang. Untuk menghindari adanya nilai

terlarang tersebut, disusun suatu jenis FF lain yang dinamakan FF Data. Rangkaian

ini dapat diperoleh dengan menambahkan satu gerbang NOT pada masukan FF

terlonceng sebagai berikut:

Gambar 4.7. a) Rangkaian FF-Data, b) Tabel Kebenaran, c) Penundaan pulsa


Dari gambar 4.7 tersebut terlihat bahwa untuk sinyal clock yang rendah, keluaran Q

akan tetap "terkunci" atau "tergerendel" pada nilai terakhirnya. Dalam hal ini dapat

dikatakan bahwa pada saat kondisi clock rendah, sinyal masukan D tidak

mempengaruhi keluaran Q. Sedangkan untuk sinyal clock yang tinggi, maka akan

diperoleh keluaran sesuai dengan data D yang masuk saat itu.

4.2.4. Flip-Flop JK

FF JK mempunyai masukan "J" dan "K". FF ini "dipicu" oleh suatu pinggiran pulsa

clock positif atau negatif. FF JK merupakan rangkaian dasar untuk menyusun sebuah

pencacah. FF JK dibangun dari rangkaian dasar FF-SR dengan menambahkan dua

gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian

diferensiator pembentuk denyut pulsa clock seperti yang ditunjukkan pada gambar

4.8.

Gambar 4.8. Rangkaian FF JK

Pada FF JK ini, masukan J dan K disebut masukan pengendali karena kedua

masukan ini yang menentukan keadaan yang harus dipilih oleh FF pada saat pulsa

clock tiba (dapat pinggiran positif atau negatif, tergantung kepada jenis FFnya). FF

ini berbeda dengan FF-D karena pada FF-JK masukan clock adalah masukan yang

dicacah, dan masukan J serta K adalah masukan yang mengendalikan FF itu. Cara

kerja dari FF-JK adalah sebagai berikut :

1. Pada saat J dan K keduanya rendah, gerbang AND tidak memberikan

tanggapan sehingga keluaran Q tetap bertahan pada keadaan terakhirnya.


2. Pada saat J rendah dan K tinggi, maka FF akan diseret hingga diperoleh

keluaran Q = 0 (kecuali jika FF memang sudah dalam keadaan reset atau Q

memang sudah pada keadaan rendah).

3. Pada saat J tinggi dan K rendah, maka masukan ini akan mengeset FF hingga

diperoleh keluaran Q = 1 (kecuali jika FF memang sudah dalam keadaan set

atau Q sudah dalam keadaan tinggi).

4. Pada saat J dak K kedua-duanya tinggi, maka FF berada dalam keadaan

"toggle", artinya keluaran Q akan berpindah pada keadaan lawan jika

pinggiran pulsa clocknya tiba.

4.3. ALAT-ALAT PERCOBAAN

Modul Perangkat Praktikum Rangkaian Digital

IC-TTL 7400, IC-TTL 7402, IC-TTL 7408

IC-TTL 7474 dan 7475 (FF-Data), IC-TTL 7473 dan 7476 (FF-JK)

Kabel-kabel penghubung

4.4. TUGAS PENDAHULUAN

1. Terangkan dengan singkat tentang cara kerja Flip-Flop SR, Flip-flop Data,

Flip-Flop JK dan Flip-flop T.

4.5. PERCOBAAN

A. Percobaan Pertama

1. Pastikan catu daya dalam posisi OFF. Pasangkan IC TTL 7402 (NOR) pada

projectboard.

2. Perhatikan datasheet IC 7402. Pasangkan kabel untuk memberi catu daya

pada IC tersebut.

3. Susun rangkaian seperti pada gambar 4.10. Sinyal-sinyal masukan

dihubungkan dengan saklar-saklar masukan, dan sinyal-sinyal keluaran

dengan peraga LED.

4. Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang

disusun. Jika rangkaian sudah benar, hidupkan catu dayanya.


5. Variasikan nilai masukan A dan B berurutan seperti yang tertera pada tabel,

dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah

disediakan.

6. Minta kepada pembimbing praktikum untuk memeriksa data yang diperoleh.

Jika data sudah benar, matikan catu daya dan melepas rangkaian.

Gambar 4.10. Rangkaian Percobaan 1

R S Q ̅

0

0

1

0

0

1

1

0

0

0

1

1

7. Gambarkan diagram waktu dari hasil yang diperoleh !

B. Percobaan Kedua

1. Pastikan catu daya dalam posisi OFF, pasangkan IC TTL 7402 dan IC TTL

7408 (AND) pada projectboard.

2. Perhatikan datasheet 7402 dan 7408. Pasangkan kabel untuk memberi catu

daya pada masing-masing IC tersebut (catu daya tetap pada posisi OFF).

3. Susun rangkaian seperti pada gambar 4.11. Sinyal-sinyal masukan (clock =

CK, dan data = D) dihubungkan pada saklar-saklar masukan, dan sinyal

keluaran F1 dan F2 pada peraga LED.




5. Variasikan nilai masukan CK dan D berurutan seperti tertera pada tabel, dan

amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah

disediakan.


Jika data sudah benar, matikan catu daya dan lepas rangkaian yang telah

disusun.

Gambar 4.11. Rangkaian Percobaan 2

CK D F1 F2

1

0

0

1

1

1

0

0

1

1

0

0

1

0

0

1

7. Gambarkan diagram waktu dari hasil yang diperoleh !

C. Percobaan Ketiga

Dalam IC TTL 7474 terdapat dua buah FF Data.

1. Pastikan catu daya dalam posisi OFF, pasangkan IC TTL 7474 pada

projectboard.

2. Pasangkan kabel catu daya, pin 7 pada ground, dan pin 14 pada Vcc.

3. Satukan clock untuk kedua FF (1Clk dan 2Clk) kemudian sambungkan clock

tersebut dengan saklar masukan 1. Sebut sinyal ini dengan sinyal Clk.


4. Hubungkan pin-pin clear dengan Vcc agar sinyal clear tidak aktif.

5. Hubungkan pin-pin preset kedua FF, kemudian hubungkan pada saklar

masukan 4. Sinyal ini berada pada posisi 0.

6. Hubungkan sinyal masukan 1D dengan saklar masukan 2, dan sinyal

masukan 2D dengan saklar masukan 3.

7. Hubungkan sinyal-sinyal keluaran 1Q, 1Qn, 2Q, dan 2Qn dengan peraga

LED.


disusun. Jika rangkaian sudah benar, hidupkan catu dayanya, dan pindah

posisi preset pada posisi 1.

9. Variasikan nilai masukan Clk, 1D, dan 2D berurutan seperti tertera pada

tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang

telah disediakan.


Jika data sudah benar, matikan catu daya dan lepas rangkaian yang telah

tersusun.

Gambar 4.12. Konfigurasi pin IC 7474

Clk 1D 2D 1Q 1Qn 2Q 2Qn

0

0

1

1

1

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

0

1

0

1

0

1

11. Gambarkan diagram waktu untuk masing-masing FF!


D. Percobaan Keempat

Dalam IC TTL 7475 terdapat empat buah FF Data.


projectboard.

2. Pasang kabel catu daya, pin 5 pada Vcc dan pin ke 12 pada ground.

3. Hubungkan kedua clock IC 7475 kemudian sambungkan clock tersebut

dengan sinyal masukan 1.

4. Hubungkan masukan 1D, 2D, 3D dan 4D berturut-turut pada saklar masukan.

5. Hubungkan sinyal-sinyal keluaran 1Q, 2P, 3P, dan 4Q pada peraga LED..




7. Variasikan nilai masukan Clk, 1D, 2D, 3D dan 4D seperti tertera pada tabel,


disediakan.


Jika data sudah benar, matikan catu daya dan lepas semua rangkaian yang

tersusun.

Gambar 4.13. Konfigurasi pin

IC TTL 7475

Clk 1D 2D 3D 4D 1Q 2Q 3Q 4Q

0

0

1

1

1

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

0

1

0

1

0

1

1

0

0

1

0

1

0

0

1

1

0

1

0

1

0

1

0

1

9. Gambarkan diagram waktu untuk masing-masing FF!


E. Percobaan Kelima

IC-TTL 7473 mengandung dua buah FF JK.


projectboard.

2. Pasangkan kabel catu daya, pin 4 pada Vcc dan pin 11 pada ground.

3. Gabungkan kedua clock IC tersebut, kemudian hubungkan pada saklar

masukan 1.

4. Hubungkan pin-pin clear kedua FF, kemudian sambungkan pada saklar

masukan paling kanan. Sinyal ini berada pada posisi 0.


5. Gabungkan pin 3 dengan 10. Misalkan sinyal yang masuk melalui pin ini

dinamakan sinyal K.

6. Gabungkan pula pin 14 dan 7. Misalkan sinyal yang masuk melalui pin ini

dinamakan sinyal J.

7. Hubungkan J dan K pada saklar masukan kedua dan ketiga dari kiri.

8. Hubungkan sinyal-sinyal keluaran 1Q, dan 2Q (pin 12 dan 9) pada peraga

LED.


disusun. Jika rangkaian sudah benar, hidupkan catu dayanya, dan geserkan

posisi preset pada Vcc.

10. Variasikan nilai masukan Clk, J, dan K berurutan seperti tertera pada tabel,


disediakan.


Jika data sudah benar, matikan catu daya dan lepas semua rangkaian yang

tersusun.

Gambar 4.14. Konfigurasi pin IC TTL

7473

Clk J K 1Q 2Q

1

0

1

0

1

0

1

0

1

0

1

0

0

0

0

0

0

0

1

1

1

0

0

0

0

0

0

1

1

1

0

0

0

1

1

1

12. Gambarkan diagram waktu untuk masing-masing Flip-Flop !


F. Percobaan Keenam

IC TTL 7476 berisi dua buah FF JK. Berdasarkan pengalaman pada percobaan

diatas, susun rangkaian untuk mendapatkan hubungan antara masukan dan keluaran

seperti yang dinyatakan dalam tabel berikut ini:

Gambar 4.15. Konfigurasi pin IC TTL

7476

Clk J K 1Q 2Q

1

0

1

0

1

0

1

0

1

0

1

0

0

0

0

0

0

0

1

1

1

0

0

0

0

0

0

1

1

1

0

0

0

1

1

1

Gambarkan pula diagram waktu untuk masing-masing FF!


4.6. TUGAS AKHIR

Buatlah analisa dan kesimpulan dari data yang diperoleh dalam percobaan ini.

04. Flip Flop

Documents

Transcript of 04. Flip Flop