5rangkaian logic, multiplekser, flip-flop, counter.pdf

Teknik Mikroprosessor Rangkaian Logik 63

5 Rangkaian Logik Multiplexer, FLIP-FLOP, Counter

Tujuan : Setelah mempelajari Rangkaian Logik ini diharapkan

1. Memahami fungsi masukan, selektor, dan keluaran dari multiplexer.

2. Memahami prinsip kerja multiplexer.

3. Memahami aplikasi multiplexer pada rangkaian logika

4. Memahami macam-macam flip-flop

5. Memahami prinsip kerja flip-flop

6. Memahami aplikasi flip-flop pada rangkaian logika

7. Memahami macam-macam counter

8. Memahami prinsip kerja counter

9. Memahami aplikasi counter pada rangkaian logika

10. Memahami syarat multiplexer, flip-flop, dan counter.

Prasyarat : Untuk mempelajari Pembelajaran 5 diperlukan kegiatan dan kemampuan

seperti di bawah ini ,

1. Telah mengerjakan latihan-latihan pada Pembelajaran 4.

2. Semua latihan pada Pembelajaran 4 dijawab dengan Benar.

5. Rangkaian Logik

Dalam teknik komputer digital ada beberapa rangkaian logik yang harus kita mengerti

sebelumnya, karena rangkaian ini adalah rangkaian utama yang membangun fungsi

dari mikrokomputer itu sendiri. Hal-hal yang akan dibahas di sini hanyalah hal-hal yang

nantinya sangat erat hubungannya dengan teknik mikrokomputer. Rangkaian atau

fungsi yang dimaksud adalah :

Multiplexer, Decoder, Flip-Flop, Shift Register, dan Counter ( Penghitung )

5. 1. Multiplexer

Multiplexer atau sering disebut Data Selector, adalah sakelar elektronik yang dapat

dikontrol oleh input pengontrol S. Salah satu dari input yang ada ( X0 …….. X3 )dapat

sampai ke output tergantung dari keadaan pengontrol S1 dan S2.

X

X

X

X

0

1

2

3

output

input

S1 S0

Y

Tabel Fungsi Multiplexer 4 ke 1

Kontrol Input Output

S1 S0 Y

0 0 X0

0 1 X1

1 0 X2

1 1 X3

Contoh

Variabel sinyal pada input adalah X3 = H X2 = L X1 = L X0 = H dan input pada

pengontrol S1 = H S2 = L

X

X

X

X

0

1

2

3

Output Y = X = L

input

S1 S0

H

L

L

H

L2

LH

Dari kombinasi pengontrol S, maka input variabel X2 dihantarkan menuju Output Y.


5. 2. Decoder

Pada Decoder yang sering juga disebut Demultiplexer, sinyal L atau H pada outputnya

tergantung dari kombinasi inputnya. Decoder di bawah ini disebut juga decoder 3 ke 8

karena mempunyai 3 input X0 sampai X1 dan 8 ( 23 ) output Y0 sampai Y7.

X1

X2

input Y Y Y Y Y Y Y Y

X0

01234678

output

Tabel Fungsi Decoder

X2 X1 X0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

L L L H L L L L L L L

L L H L H L L L L L L

L H L L L H L L L L L

L H H L L L H L L L L

H L L L L L L H L L L

H L H L L L L L H L L

H H L L L L L L L H L

H H H L L L L L L L H

Dapat dilihat pada tabel di atas bahwa tergantung dari kombinasi input, setiap output

dapat berupa logik H.

Contoh

Pada variabel input terdapat sinyal-sinyal X2 = H X1 = L X0 = H maka sesuai

dengan tabel di atas bahwa output H akan berada pada Y5 .

X1

X2

input Y Y Y Y Y Y Y Y

X0

01234567

output

L

H

H HLL

LLLLL

Dalam kenyataannya decoder yang sering digunakan adalah decoder dengan output

inverter, sehingga tabel di atas outputnya harus diinverter ( H menjadi L dan

sebaliknya ). Secara umum decoder mempunyai n input dan 2n output.


5. 3. Rangkaian Flip - Flop

Flip - Flop dasar ( RS- FF ) digambarkan dalam bentuk simbol seperti di bawah ini,

input output

R

S Q

Q

Tabel Fungsi sebuah RS Flip - Flop

S R Q Q

H H Q Q Sesuai sebelumya

L H L H Keadaan Stabil

H L H L Keadaan Stabil

L L X X Keadaan irregular

RS berarti S = Set sedangkan R = Reset. Tergantung dari sinyal input S dan R, sinyal

output pada Q dan Q dapat berupa logika L ataupun logika H dan keadaan disebut

bistabil triger. Tidak seperti fungsi gerbang dan rangkaian kombinasi yang sejauh ini

telah kita pelajari, pada FF ini sinyal output dapat tersimpan sekian lama sehingga

dapat digunakan sebagai elemen penyimpan. Dalam kenyataanya gerbang FF ini

direalisasikan dari 2 gerbang NAND yang disambung secara silang seperti gambar di

bawah ini,

S

R Q

Q

Contoh

Dibawah ini adalah kombinasi dari input R dan S

Dengan kombinasi sinyal S = H R = L FF akan diset seperti di bawah ini,

S

RQ

Q S R Q Q

H L H L

Dengan H pada S --- Q menjadi H

H

L

L

H

H

L


Dengan kombinasi sinyal S = H R = H FF akan menyimpan keadaan,

S

RQ

Q S R Q Q

H H H L

Keadaan yang lama dipertahankan

HL

HH L

H

Dengan kombinasi sinyal S = L R = H FF akan direset seperti di bawah,

S

RQ

Q S R Q Q

L H L H

Dengan H pada R --- Q menjadi L

L

L

H

H

L

H

Dengan kombinasi sinyal S = H R = H FF akan menyimpan keadaan,

S

RQ

Q S R Q Q

H H L H

Keadaan lama akan dipertahankan

H

L

H

H

L

H

5. 4. Dua Penyimpan Flip - Flop ( Master - Slave Flip-Flop )

Jenis FF yang sangat penting adalah Master- Slave Flip-Flop. Secara prinsip FF ini

dibangun dari 2 FF yang disambung secara seri. Jalur pengaturannya dikontrol oleh

Clock melalui gerbang NAND tambahan. Pertama kita berkonsentrasi pada Master FF.

Jika clock input adalah L kedua output pada Kontrol Clock I adalah H ( ingat -


gerbang NAND ). Ini berarti bahwa perubahan keadaan pada input S dan R tidak

mempunyai pengaruh pada master FF. Keadaan FF adalah seperti keadaan

sebelumnya. Disisi lain, jika clock input berlogika H keadaan S dan R menentukan

keadaan dari master FF. Slave mempunyai perilaku sama seperti pada Master, dimana

Kontrol Clock II diinverter dari Clock inputnya artinya bahwa Clock H pada Master FF

menghasilkan Clock L pada Slave FF atau sebaliknya.

S

R

Q

Q

Clock

Kontrol Clock I Kontrol Clock IIBasis FF Master

Basis FF Slave

RS Master Slave Flip-Flop

Level L

Level HH

L

UClock

t1

t3t2t4

t

Perilaku Sebuah Clock Input

Berdasar pada gambar dan perilaku Clock input, fungsi Master-Slave FF dapat

dijelaskan seperti dibalik ini.


Pada Kasus t = t1 :

Level LL

UClock

t1t

S

R

Q

Q

Clock


Basis FF Slave

H

L

L

L

L

H

H

H

H

Kasus t = t1

Jika naiknya tegangan Clock yang sedang menuju level H telah meninggalkan batas

atas toleransi sinyal L output pada clock inverter berubah menjadi L, yang berarti

bahwa kedua output Kontrol Clock II dan juga input Slave FF berlogika H. Input dari

Slave FF tidak dilalukan ( disable ) dan Slave FF tetap bertahan pada keadaanya.

Pada Kasus t = t2 :

Jika tegangan clock telah mencapai batas bawah dari toleransi sinyal H, salah satu

output pada Kontrol Clock I berlogika L dan output yang lain berlogika H. Input pada

Master FF dilalukan ( enable ), yang berarti bahwa output pada Master FF mengambil

keadaan logika yang ditetapkan pada input R-S ( sama persis ) atau inverter dari

keluaran pada Kontrol Clock I. Untuk lebih jelasnya lihat perilaku clock input dan


gambar yang dihasilkan akibat perilaku clock input tersebut.

Level HH

t2t

S

R

Q

Q

Clock


Basis FF Slave

H

L

L

L

L

H

H

L

H

H

L

Kasus t = t2

Pada Kasus t = t3 :

Jika turunya tegangan Clock yang sedang menuju level L telah meninggalkan batas

bawah toleransi sinyal H, input dari Master FF kembali tertutup ( disable ), yang berarti

bahwa outputnya menyimpan keadaan yang ada.

Level H

UClock

t3t


S

R

Q

Q

Clock


Basis FF Slave

H

L

L

L

H

H

H

H

H

L

Kasus t = t3

Pada Kasus t = t4 :

Jika tegangan clock mencapai batas atas toleransi sinyal L , input dari Slave FF

dihantarkan ( enable ) yang berarti bahwa Slave FF mengambil keadaan dari Master

FF. Dengan urutan yang pasti maka pada saat t4 informasi pada input RS sampai ke

output Q.

S

R

Q

Q

Clock


Basis FF Slave

H

L

H

H

H

H

H

H

H

L

L

H

H

L

Kasus t = t4

Dari seluruh penjelasan di atas dapat diambil kesimpulan bahwa, informasi yang ada

pada input R dan S selama interval t1 dan t2 ditransfer ke Flip-Flop, disimpan dan pada

t4 diteruskan ke output.


5. 5. JK - Master - Slave Flip-Flop

JK Master - Slave Flip-Flop dibangun dengan menghubungkan Output RS Master-

Slave FF ke inputnya secara bersilangan yaitu input S disambungkan dengan output Q

dan R disambungkan dengan output Q. Kita tahu bahwa kedua output tersebut selalu

mempunyai level sinyal yang berbeda sehingga pada saat yang bersamaan FF tidak

mungkin di SET dan di RESET sekaligus, dan sifat input ini berbeda dengan input RS-

FF. Karena mempunyai sifat yang berbeda maka digunakan nama yang berbeda yaitu

J untuk SET sedangkan K untuk RESET.

J

K

Q

Q

Clock

JK Master Slave Flip-Flop

Tabel Fungsi

tN tN+1 K J Q Q

L L Q Q tidak berubah

L H H L

H L L H H H Q Q toggle

Pada input J = K = L pada waktu tN

Outputnya tidak berubah sedangkan apabila

input J = H dan K = L serta clock dalam

keadaan pulsa turun ( ↓ ), keadaan output

Q = H dan Q = L atau sebaliknya. Sinyal

pada J = K = H setiap ada pulsa turun ( ↓ )

outputnya akan komplemen ( toggle )

Tergantung dari type Flip-Flop, bahwa FF dapat bekerja dengan pulsa turun atau pulsa

naik artinya bahwa reaksi akan terjadi pada saat pulsa turun ( H → L ) atau reaksi

akan terjadi pada saat pulsa naik ( L → H ) . Seperti pada penjelasan sebelumnya,

maka di bawah ini akan dijelaskan prinsip kerja dari JK Master - Slave Flip-Flop.

Kasus I


Keadaan Awal K J Q Q

H L H L

J

K

Q

Q

L

H H

L

L

H

L

H

T

1 Clock T = H ini berarti bahwa pada keadaan Outputnya Q = H Q = L

tidak mengalami perubahan

J

K

Q

Q

T

L

H H

L

L

H

L

H

1

H

H

H

L

L

L

L

H H

HL

H

L

H


2 Dengan pulsa turun pada T ( ↓ ) Outputnya akan berubah menjadi

Q = L Q = H

J

K

Q

Q

T

L

H L

H

H

L

H

L

H

H

H

H

H

H

H

H H

HL

H

L

L

2

Kasus II

Keadaan Awal K J Q Q

L L H L

J

K

Q

Q

L

L H

L

L

H

L

H

T


1 Clock T = H ini berarti bahwa pada keadaan Outputnya Q = H Q = L

tidak mengalami perubahan

J

K

Q

Q

T

L

L H

L

L

H

L

H

1

H

H

H

H

L

L

L H

H

L

H

2 Dengan pulsa turun pada T ( ↓ ) Outputnya akan berubah menjadi

Q = H Q = L

J

K

Q

Q

T

L

L

L

H

L

H

H

H

H

H

H

L H

LH

L

H

L

2


5rangkaian logic, multiplekser, flip-flop, counter.pdf

Documents

Transcript of 5rangkaian logic, multiplekser, flip-flop, counter.pdf