HYPERT y PCIe

No hay ninguna fuente en el documento actual.

Tecnologías Hypertransport y PCIeEvolución en el desarrollo de los buses.

2014

Raquel Osuna MontesFundamentos Hardware

11/11/2014

Tecnologías Hypertransport y PCIe 2014

Indice

INTRODUCCIÓN……………………………………………………………………3

HISTORIA DE LOS BUS………………………………………………………….3

PCI-EXPRESS……………………………………………………………………….7

HYPERTRANSPORT………………………………………………………………10

CONCLUSIONES…………………………………………………………………..14

BIBLIOGRAFIA………………………………………………………………………14

Página 2


INTRODUCCIÓN

Con la evolución de los microprocesadores y memorias, cada vez con más alto rendimiento, por lo tanto cada vez más potentesy más veloces, se ha hecho necesario crear nuevas tecnologías para los mecanismos que conectan unos dispositivos con otros. A lo largo de la historia se han ido desarrollando nuevas tecnologías de interconexión, para simplificar e integrar el tráfico de alta velocidad.

Un bus es, en esencia, una ruta compartida que conecta diferentes dispositivos, como procesador, memoria, dispositivosEntrada/Salida, permitiéndoles transmitir información entre ellos.

Otro concepto que tiene que quedar claro y que es fundamental para entender el cálculo de la velocidad del bus es el de ancho de banda. El ancho de banda de un bus es la cantidadde información que puede transferir por unidad de tiempo. Para calcular este valor, es necesario conocer tres aspectos:

La frecuencia de operación del bus. El número y tipo de líneas de datos (cuidado, en los

buses tradicionales además de estas líneas hay líneasde control para sincronización, arbitraje, etc, que no deben tenerse en cuenta).

El número de transferencias de información que puedenhacerse por ciclo de reloj.

Conocidos estos datos se puede calcular el ancho de banda con una sencilla operación:

Página 3


Ancho de banda = (frecuencia * nº de líneas)/ ciclos

HISTORIA DE LOS BUS

XT Cuando en 1980 IBM fabricó su primer PC, este contaba con

un bus llamado XT que funcionaba a la misma velocidad que los procesadores Intel 8086 y 8088 (4.77Mhz). El ancho de banda era de 8 bits. Con el 8088 formaba una pareja espléndida, pero la ampliación del bus de datos a 16 bits en el 8086 trajo consigo los famosos cuellos de botella.

ISAPor lo tanto con la introducción del AT apareció un nuevo

bus en el mundo del PC, que en relación con el bus de datos tenía finalmente 16 bits (ISA), pero que era compatible con su antecesor. La única diferencia fue que el bus XT era síncrono y el nuevo AT era asíncrono. Las viejas tarjetas de 8 bits de la época del PC pueden por tanto manejarse con las nuevas tarjetas de 16 bits en un mismo dispositivo. De todas maneras las tarjetas de 16 bits son considerablemente más rápidas, ya que transfieren la misma cantidad de datos en comparación con las tarjetas de 8 bits en la mitad de tiempo (transferencia de 16 bits en lugar de transferencia de 8 bits)

Se amplió el bus de direcciones, hasta 24 bits, de manera que este se podía dirigir al AT con memoria de 16 MB. Además tambiénse aumentó la velocidad de cada una de las señales de frecuencia, de manera que toda la circulación de bus se desarrollaba más rápidamente. De 4.77 MHz en el XT se pasó a 8.33 MHz. Como consecuencia el bus forma un cuello de botella por el cual no pueden transferirse nunca los datos entre la memoria y la CPU lo suficientemente rápido.

EISAEl bus EISA fue desarrollado como un estándar de los

fabricantes de clónicos. EISA era un sistema abierto, ya que fuedesarrollado por la mayoría de fabricantes de ordenadores

Página 4


compatibles PC que no aceptaron el monopolio que intentó ejercerIBM. Estos fabricantes fueron: AST, COMPAQ, Epson, Hewlett Packard, NEC, Olivetti, Tandy, Wyse y Zenith. El bus EISA es de32 bits y admite tanto tarjetas propias de su propio bus (EISA) como tarjetas ISA estándar, por tanto, también admitieran tarjetas del tipo PC, con lo cual, permiten ráfagas de datos de 8, 16 y 32 bits. Además el bus EISA mejora el rendimiento (bits de transferencia por segundo) del anterior bus ISA. A pesar de todo, el bus EISA no tuvo todo el éxito esperado.

MCAVistas las limitaciones que tenía el diseño del bus ISA en

IBM se trabajó en un nueva tecnología de bus que comercializó con su gama de ordenadores PS/2. El diseño MCA (Micro Channel Arquitecture) permitía una ruta de datos de 32 bits, más ancha, y una velocidad de reloj ligeramente más elevada de 10 MHz, con una velocidad de transferencia máxima de 20 Mbps frente a los 8 Mbps del bus ISA. Es cierto que el progreso conlleva un precio: La nueva arquitectura de IBM es totalmente incompatible con las tarjetas de expansión que se incluyen en el bus ISA. Los conectores de las tarjetas de expansión MCA eran más pequeños que las de los buses ISA. De esto se pueden sacar dos conclusiones. Por un lado el coste de estas tarjetas era menor ypor otro ofrecía un mayor espacio interior en las pequeñas cajasde sobremesa.

VESA LOCAL BUSEl VESA Local Bus, fue el primero de los llamados Bus

Local. Creado por Video Electronics Standards Association, un grupo de fabricantes de adaptadores de vídeo, ya que originalmente este bus fue utilizado exclusivamente para conectar directamente el procesador gráfico de la tarjeta de vídeo al procesador central. Aunque en los primeros diseños de placas solo se incluía un slot para tarjetas de bus VESA, lógicamente la de vídeo, en posteriores actualizaciones se añadieron hasta dos ranuras más que pueden utilizarse para otrosdispositivos como la controladora de disco. La especificación VL-Bus como tal, no establece límites, ni superiores ni inferiores, en la velocidad del reloj, pero una mayor cantidad

Página 5


de conectores supone una mayor capacitancia, lo que hace que la fiabilidad disminuya a la par que aumenta la frecuencia. En la práctica, el VL-BUS no puede superar los 66 MHz. Por este motivo, la especificación VL-BUS original recomienda que los diseñadores no empleen más de tres dispositivos de bus local en sistemas que operan a velocidades superiores a los 33 MHz. A velocidades de bus superiores, el total disminuye: a 40 MHz solose pueden incorporar dos dispositivos; y a 50 MHz un único dispositivo que ha de integrarse en la placa. En la práctica, lamejor combinación de rendimiento y funciones aparece a 33 MHz.

Tras la presentación del procesador Pentium a 64 bits, VESA comenzó a trabajar en un nuevo estándar (VL-Bus versión 2.0).

La nueva especificación define un interface de 64 bits pero que mantienen toda compatibilidad con la actual especificación VL-BUS. La nueva especificación 2.0 redefine además la cantidad máxima de ranuras VL-BUYS que se permiten en un sistema sencillo. Ahora consta de hasta tres ranuras a 40 MHz y dos a 50MHz, siempre que el sistema utilice un diseño de baja capacitancia.

Otras familiasLa mayoría de las otras líneas de ordenador, incluidos los

de Apple Inc., Tandy, Commodore, Amiga y Atari, ofrecían sus propios buses de expansión. El Amiga utiliza Zorro II. Apple utiliza un sistema propio con siete de 50 pines-II ranuras para tarjetas de periféricos de Apple, lo utilizó luego NuBus para suserie Macintosh hasta 1995, momento en que cambiaron a un bus PCI. Tarjetas de expansión PCI general funcionarán en cualquier plataforma de CPU si hay un controlador de software para ese tipo. Tarjetas de video PCI y otras tarjetas que contienen un BIOS son problemáticas, si bien las tarjetas de vídeo que se ajusten a las normas VESA se pueden utilizar para los monitores secundarios. DEC Alpha, PowerPC de IBM y NEC MIPS estaciones de trabajo utilizan conectores de bus PCI. Tanto Zorro II y NuBus eran plug and play, sin necesidad de configuración de hardware por parte del usuario.

Página 6


PCI (Peripheral Component InterConnect)Intel lanzó sus chipsets de bus PCI junto con las CPUs

Pentium P5 basada en 1993 - El bus PCI se introdujo en 1991 comoreemplazo para ISA. El estándar PCI soporta puente: hasta diez buses PCI de conexión en cadena se han probado. Cardbus, utilizando el conector PCMCIA, es un formato PCI que se conecta periféricos al bus PCI Host a través de PCI a PCI Bridge. Cardbus está siendo suplantado por el formato ExpressCard. El límite práctico en la cantidad de conectores para buses PCI es de tres; como ocurre con el VL, más conectores aumentarían la capacitancia del bus y las operaciones a máxima velocidad resultarían menos fiables.

A pesar de presentar un rendimiento similar al de un bus local conectado directamente, en realidad PCI no es más que la eliminación de un paso en el micropocesador. En lugar de disponer de su propio reloj, un bus PCI se adapta al empleado por el microprocesador y su circuitería, por tanto los componentes del PCI están sincronizados con el procesador. El actual estándar PCI autoriza frecuencias de reloj que oscilan entre 20 y 33 MHz.

PCI fue inmediatamente puesto al uso de los servidores reemplazando MCA y EISA como opción al bus de expansión. En PC fue más lento en reemplazar al VESA Local Bus y no ganó la suficiente penetración en el mercado hasta después del 1994 con la segunda generación de los Pentium. Para 1996 el VESA se extinguió y las compañías reemplazaron hasta en los computadores80486. Apple adoptó el PCI para el Power Macintosh (reemplazandoal NuBus) a mediados de 1995 y el Performa (reemplazando a LC PDS) a mediados de 1996.

AGP – (Accelerated Graphics Port)Es una especificación de bus que proporciona una conexión

directa entre el adaptador de gráficos y la memoria. Es un puerto (puesto que sólo se puede conectar un dispositivo, mientras que en el bus se pueden conectar varios) desarrollado por Intel en 1996 como solución a los cuellos de botella que se producían en las tarjetas gráficas que usaban el bus PCI. El

Página 7


diseño parte de las especificaciones del PCI 2.1. El puerto AGP es de 32 bits como PCI pero cuenta con notables diferencias como8 canales más adicionales para acceso a la memoria de acceso aleatorio (RAM). Además puede acceder directamente a esta a través del puente norte pudiendo emular así memoria de vídeo en la RAM. La velocidad del bus es de 66 MHz.

PCI-EXPRESSPCI Express, abreviado oficialmente como PCIe, es un

estándar de bus serie expansión informática de alta velocidad diseñado por Intel , para sustituir a los estándares de bus AGP viejo PCI, PCI-X, y. PCIe tiene numerosas mejoras respecto a losestándares de bus antes mencionados, incluyendo mayor rendimiento máximo del bus del sistema, número de pines y menorespacio físico, un mejor rendimiento de escala para los dispositivos del bus, una detección de errores más detallada y presentación de informes. La interfaz eléctrica PCIe también se utiliza en una variedad de otras normas, más notablemente ExpressCard, una interfaz de tarjeta de expansión portátil.

Las especificaciones de formato se mantienen y desarrollan por el PCI-SIG, un grupo de más de 900 empresas que también mantienen las especificaciones PCI convencionales. PCIe 3.0 es el último estándar para tarjetas de expansión que se encuentra en producción y disponible en los principales ordenadores personales.

Más adelante veremos en detalle esta tecnología.

HYPERTRANSPORTPese a la solución que dio al problema, siempre se ha

pensado en que el FSB debería ser una tecnología con tendencia adesaparecer. Empresas como AMD siempre han criticado el FSB, ya que limita mucho las capacidades reales de un sistema generando mucha latencia y un tiempo de respuesta mayor, creando un auténtico cuello de botella para el resto de dispositivos. No fue hasta 2001 y la aparición de la tecnología HyperTransport cuando se pudo diseñar una tecnología capaz de reemplazar el usodel FSB. Actualmente empresas fabricantes de chipsets como NVIDIA, Silicon Integrated Systems o VIA Technologies, ya han

Página 8


comenzado a eliminar el uso del FSB sustituyéndolo con la versión 3.0 de HyperTransport.

HyperTransport es una tecnología de estándar abierto gestionada, promovido y con licencia para la industria en general por el Consorcio HyperTransport formada el 2001, impulsando un mayor rendimiento, características y flexibilidad de la arquitectura a través de nuevas revisiones del enlace HyperTransport, las especificaciones de alta cuenta de nodo y una amplia cartera de conector HT y las normas por cable. 2. Descripción de la Arquitectura de E/S de HyperTransport La tecnología HyperTransport está diseñada para incrementar las prestaciones globales mediante la eliminación de cuellos de botella en la E/S, lo cual mejora notablemente el ancho de banday reduce la latencia.

Más adelante veremos en detalle esta tecnología.

QUICKPATH INTERCONNECTQuickPath Interconnect ("QuickPath", "QPI"): es una

tecnología de conexión punto a punto con el microprocesador, desarrollado por Intel para remplazar el Front-side bus en computadoras de escritorio y plataformas Desktop, Xeon e Itaniumy así competir con el HyperTransport de AMD. La arquitectura QuickPath asume que el procesador tiene un controlador de memoria integrado, obligando así a los multiprocesadores a usar una arquitectura NUMA.

El QPI se lanzó en noviembre de 2008 por Intel en su familia de procesadores Core i7 y en el chipset Intel X58, y es usado en los procesadores Nehalem, Tukwila y Sandy Bridge. Antesde revelar su nombre, Intel lo mencionaba como Common System Interface o "CSI". Los primeros desarrollos fueron conocidos como YAP (Yet Another Protocol) y YAP+. Desarrollado en su Centro de Diseño de Massachusetts microprocesador (MMDC) por losmiembros de lo que había sido DEC “Alpha Development Group”, queIntel adquirió a Compaq y HP.

Página 9


PCI-EXPRESS

FuncionamientoCon PCI Express los periféricos son enlazados en serie de

dos en dos. Cada enlace en serie trabaja a 250MB/s y a una tensión de 0,8 V con una potencia dedicada de 75W para todo el bus. También requiere menos cable. En este caso hablamos de “línea PCI Express”. Las pistas ocupan menos espacio en las placas madres y los conectores son más pequeños. Los beneficios son considerables, especialmente en los PC portátiles y las placas madres de gama alta. PCI Express hace bajar el precio. Elbus PCI Express puede ser construido combinando múltiples lanes a fin de conseguir un rendimiento más elevado.

Características, arquitectura, versionesLa mejora más evidente del PCI Express es su topología

punto a punto, que permite una conmutación compartida para distribuir los recursos compartidos (ancho de bus) entre los dispositivos PCI Express conectados, de acuerdo con su prioridad, cada dispositivo tiene un acceso directo y exclusivo (link) al conmutador (switch) .

Cuando te encuentras las especificaciones de un puerto PCI Express verás que te indican el número de líneas que posee. Por ejemplo, tenemos x1, x4, x8 o x16. Cuantas más líneas soporte elconector mayor será su tamaño. Una tarjeta se puede conectar siempre y cuando el zócalo tenga un número de líneas mayor. Es decir, una tarjeta que tenga una línea podrá conectarse a los zócalos que tengan x1, x4, x8 o x16, las que tengan cuatro sólo a los tres últimos y así sucesivamente. Los conectores PCI Express no son compatibles con los conectores PCI más antiguos. Varían en tamaño y demandan menos energía eléctrica. Una de las características más interesantes del bus PCI Express es que admite la conexión en caliente, es decir, que puede conectarse ydesconectarse sin que sea necesario apagar o reiniciar la máquina. Los conectores PCI Express son identificables gracias asu tamaño pequeño y su color gris oscuro.

Página10


El conector PCI Express 1X posee 36 clavijas, y está destinado a usos de entrada/salida con un gran ancho de banda

El conector PCI Express 4X posee 64 clavijas y tiene como finalidad el uso en servidores

El conector PCI Express 8X posee 98 clavijas y tiene como finalidad el uso en servidores

El conector PCI Express 16X posee 164 clavijas, mide 89 mm de largo, y tiene como finalidad el uso en el puerto gráfico

El multiplicador (o la generación).Cuando PCI-E vio la luz, allá por 2003, las X (que equivalen a las líneas de conexión) fueron “seteadas” a 250 MB/S como vimos previamente. Pero como todos bien sabemos los fabricantes tienenque aumentar todo, mejorar, por más que no se necesiten quizás nunca, y PCI-E no se escapa de esa realidad.

¿Cuáles son las diferencias entre las distintas versiones?PCI Express es un estándar con bastante solera. Existen implementaciones en la actualidad de tres versiones y estamos a la espera de una cuarta. En cada una de ellas se ha mejorado la velocidad de transferencia por línea de datos. Simplificando mucho tenemos unas velocidades de 250 MB en PCI 1.x, 500 MB en PCI 2.0, 1 GB en PCI 3.0 y 2 GB en PCI 4.0 por segundo y por línea.

Aparte del aumento de velocidad existen cambios tanto en la codificación usada, como en el control de errores.

PCI-Express 2.0 fue, después de algunas mejoras mínimas como 1.0a y 1.1a una actualización significativa del estándar. Todo motherboard que sea PCI-E 2.0 duplica el ancho de banda por línea, esto significa que:

Un conector PCI-E 1X 1.0 “funciona” a 250MB/S y uno 2.0 a 500MB/S.

En tanto un conector PCI-E 2.0 “funciona” a… 250MB/S x 2 x16 = 8GB/S

Página11


A finales de 2010 salió la revisión 3 del estándar. Esta vez conla “novedad” de que el ancho de banda que maneja se fue, directamente, al carajo.

Veamos los fríos datos:

Velocidad de reloj base: PCIe 3.0 = 8.0GHz, PCIe 2.0 = 5.0GHz, PCIe 1.1 = 2.5GHz

Velocidad: PCIe 3.0 = 1000MB/s, PCIe 2.0 = 500MB/s, PCIe 1.1 = 250MB/s

Ancho de banda (x16 link): PCIe 3.0 = 32GB/s, PCIe 2.0 = 16GB/s, PCIe 1.1 = 8GB/s

Velocidad de transferencia: PCIe 3.0 = 8.0GT/s, PCIe 2.0= 5.0GT/s, PCIe 1.1 = 2.5GT/s

Tecnología Mini CardEl PCI Express estándar también tiene como finalidad

reemplazar la tecnología PC Card, mediante conectores "PCI Express Mini Card". Además, a diferencia de los conectores PCI, que sólo pueden utilizarse para establecer conexiones internas, el PCI Express estándar puede utilizarse para conectar periféricos externos mediante el uso de cables. A pesar de ello,no compite con los puertos USB ni FireWire.

A diferencia de las antiguas tecnologías de arquitectura debuses paralelos, PCI Express garantiza a cada dispositivo su propio ancho de banda y al centralizar el ruteo de tráfico y la gestión de recursos en el switch, se pueden priorizar paquetes

Página12


de manera que las aplicaciones en tiempo real pueden obtener un acceso inmediato al switch.

Otras características de PCI Express- Permite conexión en caliente (hot-plug)

- Permite cambio en caliente (hot-swap)

- Gestión integrada de errores.

- Implementa funciones de ahorro de energía.

Aunque no hay compatibilidad hacia atrás respecto al hardware, se mantiene una compatibilidad con PCI en relación al software.

El sistema operativo puede bootear y utilizar los dispositivos PCIe sin realizar modificaciones en los mismos.

Para utilizar las características inherentes al estándar PCI Express, como gestión de errores o funciones de ahorro de energía, el sistema operativo debe ser capaz de hacerlo directamente. Si esto no es así, se reconocen las interrupciones PCI existentes y los drivers permanecen sin alteraciones. Los primeros 256 bytes de espacio de configuración son idénticos a los registros PCI actuales, y debido a que el sistema operativo ve al switch PCI express como un bridge PCI virtual incluso viejos sistemas operativos pueden configurar dispositivos PCI express.

Sin embargo la BIOS si debe contar con soporte para PCI Express, ya que estos dispositivos requieren un espacio de configuración relativamente grande.

La velocidad superior del PCI-Express permitirá reemplazarcasi todos los demás buses, AGP y PCI incluidos. La idea de Intel es tener en un futuro un solo controlador PCI-Express comunicándose con todos los dispositivos.

Página13


El bus PCI Express está todavía en su infancia (2006) y el PCI aún se mantendrá un tiempo, mientras tanto podremos ver al PCI Express coexistir con el PCI

FuturoEfectivamente no llegará al mercado hasta dentro de unos

años pero, como todo este tipo de especificaciones técnicas, tienen su tiempo de estudio y aceptación por parte de los fabricantes. PCIe 4.0 será el doble de rápido que la tercera versión (cada iteración de PCIe ofrece el doble de ancho de banda que la anterior) y mantendrá el mismo espíritu: un bus de conexión directa con la placa base pensado para dispositivos de alto rendimiento, desde tarjetas gráficas hasta almacenamiento de gama alta incluyendo periféricos que añadan nuevas funcionales, como por ejemplo, slots de expansión para puertos USB.

Se estima que la especificación de PCIe 4.0 se finalice en el año 2014, con lo que podría empezar a implantarse de forma masiva en las placas base a lo largo del 2015. Cuatro años es mucho tiempo en tecnología y mucho pueden cambiar las cosas paraentonces.

Lo que está claro es que PCI, que lleva un par de décadas en el mercado, sigue siendo uno de los estándares fijos en cualquier generación de ordenadores y parece que su uso no va a decaer en el futuro. Si además tenemos en cuenta que las posibilidades técnicas que brinda PCIe están muy desaprovechadaspor el hardware actual, al menos a nivel doméstico, el crecimiento seguirá siendo imparable durante muchos años más.

HYPERTRANSPORT

FuncionamientoHyperTransport (HT) es actualmente el bus con mejores

prestaciones en ordenadores de consumo. El estándar lo define ungrupo de fabricantes llamado "HyperTransport Consortium". La versión 1.0 se publicó en 2001 y la utilizó AMD para interconectar sus procesadores Opteron y siguientes. La última

Página14


versión (3.1) se ha publicado en 2008. El funcionamiento básico de un bus HT es el mismo en todas las versiones.

Esta tecnología se basa en un enlace half-duplex de un bit que usa señalización diferencial de bajo voltaje. A partir de este elemento básico, se establecen buses con un número variablede enlaces (entre 2 y 32, normalmente potencias de 2). A la horade establecer un enlace, las 2 partes negocian el número de líneas a utilizar en cada sentido (puede ser un enlace asimétrico). La comunicación se realiza de manera asíncrona y esDDR, es decir se transmite 2 veces por ciclo.

Los sucesivos estándares han añadido ciertas funcionalidades, pero sobre todo han aumentado la frecuencia de funcionamiento. En la primera versión, HT funcionaba a un máximode 800 MHz lo que supone, 12.8 GB/s para un enlace de 32 bits. Esta velocidad ha crecido hasta 3.2 GHz en el estándar 3.1, con lo que se pueden conseguir tasas de transferencia de 51.2 GB/s.

La comunicación se realiza mediante paquetes, siguiendo un protocolo parecido a los utilizados en redes de comunicaciones. Los dispositivos tienen asignadas direcciones de 40 bits. Un paquete está formado por un conjunto de palabras de 32 bits. Lospaquetes pueden ser de control o de datos. Los paquetes de control contienen comandos y los parámetros que sean necesarios.Después de un paquete de control puede transmitirse si se desea un paquete de datos, como en el siguiente ejemplo:

HyperTransport está pensado para utilizarse como método de señalización y paso de mensajes para controlar un sistema, generar interrupciones y lógicamente transferencia de datos con o sin confirmación por parte del otro extremo de la comunicación. Tiene muchas características interesantes como queestá diseñado para poder mapear fácilmente PCI, PCI-X y PCI-Express a partir de la versión 2.0, permite conectar y desconectar elementos en caliente (desde la versión 3.0) y se puede ajustar dinámicamente el ancho y la frecuencia de un enlace (también desde la versión 3.0), entre otras.

Página15


Este tipo de bus suele utilizarse para interconectar varioselementos dentro de un sistema. Como ya se ha comentado, AMD lo utiliza para interconectar sus procesadores y como sustituto delFSB. También puede implementarse en los últimos FPGAs de Altera y Xilinx, por lo que algunas compañías los usan como coprocesadores, que se comunican con el procesador usando este estándar. Hay 2 especificaciones de conectores de tipo slot en el estándar por lo que puede utilizarse como sustituto de PCI-Express a la hora de añadir slots de expansión a una placa base.

Características, arquitectura, versionesHyperTransport es un nueva arquitectura de bus de alta

velocidad que reduce los cuellos de botella y aumenta hasta 24 veces el rendimiento de los equipos de comunicación, como PC, estaciones de trabajo, servidores, routers Internet, conmutadores ópticos, redes, centrales de conmutación y estaciones base celulares.

Actualmente en proceso de revisión para su estandarización,HyperTransport es una tecnología escalable de interconexión punto a punto que aporta un enlace de alta velocidad y elevado rendimiento. Esta conexión universal reduce el número de buses ainstalar en un sistema y permite a los chips presentes en los equipos informáticos, de networking o de comunicaciones, comunicarse entre sí hasta 24 veces más rápido que las tecnologías actuales. Además, es compatible con el muy difundidoPCI, por lo que no es necesario perder tiempo y dinero en reescribir el código del software basado en este estándar.

HyperTransport se basa en una arquitectura escalable que incrementa enormemente la capacidad de proceso de las transacciones de bus sobre las tecnologías E/S existentes, como PCI, PCI-X y AGP. Aunque las arquitecturas de bus E/S heredadas se utilizan ampliamente debido a su bajo precio y facilidad de implementación, alcanzan su punto máximo a alrededor de los 66 MHz. Sin embargo, los procesadores de hoy corren a frecuencias de reloj de 500 MHz a más de 1 GHz, y ya están en camino otros más rápidos. Por suerte, la arquitectura de bus E/S de HyperTransport escala desde configuraciones modestas con

Página16


relativamente bajas velocidades de reloj (200 MHz) a velocidadesde reloj de 800 MHz a más de 32 bits.

Una opción para conseguir más ancho de banda es adoptar PCI-X, que opera a 133 MHz. Pero PCI-X cuenta con la limitación de que sólo puede soportar un dispositivo periférico, mientras que el tradicional PCI admite cuatro e HyperTransport ¡hasta 31!Además, con un conmutador es capaz de soportar incluso más dispositivos, creando una enorme “fábrica” HyperTransport (túneles que actúan como bloques de E/S), preservando relativamente los costes del hardware y los sistemas.

Finalmente, HyperTransport aporta el beneficio potencial deun bajo coste de implementación, además de su flexibilidad, escalabilidad y muy elevado ancho de banda. Y, a medida que vayasiendo adoptado por los fabricantes, permitirá sacar partido de economías de escala.

La nueva arquitectura de bus E/S proporciona el ancho de banda que requerirá la próxima generación de PC, servidores y sistemas de comunicaciones. Como estándar multifabricante y fácilmente implementable, ofrecerá una amplia gama de velocidades y anchos de bus a fin de adaptarse a los requerimientos de potencia, espacio y coste de un amplio conjunto de sistemas, desde sobremesas de bajo precio a equipamiento de networking, comunicaciones y aplicaciones digitales.

A continuación se exponen los puntos más destacables de la arquitectura HyperTransport:

1) FSB del procesador

Para un rendimiento óptimo, el ancho de banda del FSB debe escalarse con incrementos de velocidad del procesador. El actualancho de banda del FSB de la séptima generación de las plataformas de AMD es del orden de 2,1GB/s. Sustituyendo lo que ha sido tradicionalmente el FSB por unas conexiones de E/S basadas en la tecnología HyperTransport se consigue una dramática extensión del ancho de banda desde los 2,1GB/s hasta

Página17


los 6,4GB/s (y potencialmente 12,8GB/s con dispositivos futuros).

2) Interfaz de memoria

Cuando ocurre un fallo en la caché, el procesador debe traer información de memoria principal. En la arquitectura Northbridge/Southbridge, las transacciones de memoria deben pasar por el chip Northbridge, creando latencias adicionales quereducen el rendimiento potencial. Para ayudar a resolver este cuello de botella, AMD incorpora el controlador de memoria en suoctava generación de procesadores. La interfaz directa a memoriapuede reducir significativamente la latencia vista desde el procesador. Esta latencia continuará descendiendo a medida que la frecuencia del procesador se escale. Además, los mecanismos de movimiento de datos, tanto software como hardware, podrán reducir la latencia efectiva de la memoria vista desde el procesador.

Esta reducción de la latencia de la memoria junto al incremento del ancho de banda disponible directamente para el procesador, resultante de la optimización en el diseño de la arquitectura, no pueden más que resultar tremendamente beneficiosas para las prestaciones del sistema y todos los segmentos de aplicación.

3) Interconexión chip a chip

Los esquemas actuales ofrecen unos rendimientos de procesamiento del orden de 266MB/s hasta 1GB/s. Estos valores deberían ser suficientes para las plataformas de sobremesa; sin embargo, se requiere una interfaz más robusta para las estaciones de trabajo, servidores y otras plataformas futuras. La integración simultánea de las tecnologías de alta velocidad como AGP-8x, Gigabit Ethernet, PCI-X, Infiniband, etc. En las plataformas más sofisticadas dispararán las capacidades de anchode banda de las interfaces existentes. La tecnología HyperTransport provee una interconexión entre chips, de alta velocidad, que elimina virtualmente los cuellos de botella en laE/S y deja un amplio espacio libre para el crecimiento futuro.

Página18


4) Mejora de prestaciones : Mejora de prestaciones: Capacidades de expansión de E/S hacia la industria de buses de alta velocidad

El hecho de agregar funcionalidades de alta velocidad debería hacerse en uno de los siguientes modos:

La funcionalidad debería fijarse a una interfaz existente,como PCI. Sin embargo, un bus actual no tendría suficienteancho de banda para soportar tecnologías de alta velocidad, especialmente cuando múltiples buses o combinaciones de buses debieran soportarse simultáneamente.

La funcionalidad debería ser agregada directamente a la interfaz del bus de alta velocidad mediante un dispositivopuente. Sin embargo, la naturaleza de esta solución limitaría el número de componentes disponibles de vendedores, impactando así sobre costes y disponibilidad.

La funcionalidad debería ser integrada en uno de los "núcleos lógicos". Ésta solución es la menos flexible, ya que un amplio rango de componentes deberían ser creados para cada combinación de características deseadas en los buses.

Velocidades de las distintas versiones de Hypertransport

VersiónHyperTransport

AñoMax. Frecuencia HT

Max.Ancho enlace

Max. Anchode banda agregado(bidireccional)

Max. Anchode banda a16-Bit (unidireccional)

Max. Ancho de banda a32-Bit (unidireccional)*

1.0 2001 800 MHz 32

Bit 12.8 GB/s 3.2 GB/s 6.4 GB/s

1.1 2002 800 MHz 32

Bit 12.8 GB/s 3.2 GB/s 6.4 GB/s

2.0 200 1.4 GHz 32 22.4 GB/s 5.6 GB/s 11.2 GB/s

Página19


4 Bit

3.0 2006 2.6 GHz 32

Bit 41.6 GB/s 10.4 GB/s 20.8 GB/s

3.1 2008 3.2 GHz 32

Bit 51.2 GB/s 12.8 GB/s 25.6 GB/s

Ventajas Reducción de la latencia de la memoria junto al incremento

del ancho de banda disponible directamente para el procesador.

Esta velocidad ha crecido hasta 3.2 GHz en el estándar 3.1, con lo que se pueden conseguir tasas de transferenciade 51.2 GB/s.

Permite conectar y desconectar elementos en caliente, y sepuede ajustar dinámicamente el ancho y la frecuencia de unenlace.

Pensado para utilizarse como método de señalización y pasode mensajes para controlar un sistema, generar interrupciones y lógicamente transferencia de datos con o sin confirmación por parte del otro extremo de la comunicación.

La tecnología HyperTransport es útil para reducir el número de buses dentro del sistema y ofrece un enlace de elevado rendimiento para aplicaciones incrustadas. Con la tecnología HyperTransport, los chips dentro de los PC (dispositivos de red y de comunicaciones para comunicarse entre ellos) pueden funcionar a una velocidad hasta 40 veces mayor que la de las tecnologías existentes. HyperTransport está diseñado especialmente para funcionar con circuitos con tecnología por debajo de .13 micras.

El objetivo de HyperTransport no es sustituir a otras tecnologías de E/S, sino más bien ofrecer una interconexión chip a chip muy estandarizada que cumpla losrequisitos de transferencia de datos de la memoria y de los elementos de E/S, pero puede conectar fácilmente

Página20


también tanto los dispositivos tradicionales de E/S de baja velocidad como los nuevos canales de E/S de alta velocidad.

Esta tecnología esta ideada para los juegos los cuales requieren alta demanda del procesador, su performance se observa en servidores.

Esta tecnología es utilizada en las consolas Xbox de Microsoft, las tarjetas nForce e NVIDIA, los procesadores Athlon y Opteron de AMD, ciertos equipos Cisco.

El futuro de la tecnología HyperTransport

Actualmente (2008), AMD, Apple, Broadcom Corporation, Cisco System, nVIDIA, SGI, Sun Microsystem y Transmeta han dirigido unconsorcio de líderes de la industria para desarrollar la tecnología HyperTransport. La tecnología HyperTransport ha ganado un buen soporte de la industria gracias a su compatibilidad con los sistemas basados en PCI. La tecnología HyperTransport permite a los fabricantes de equipos para redes aumentar de forma inmediata el número de puertos y el ancho de banda de sus equipos con muy pocos o con ningún cambio ni en el software ni en la arquitectura.

CONCLUSIONESSe concluye que la arquitectura de buses es muy importante

para la comunicación de datos; por lo tanto, se busca la mejor forma de realizar este proceso. Por esta razón la arquitectura HyperTransport se desarrolló para buscar una mejora del rendimiento.

La Tecnología Hypertransport de AMD consigue superar a latecnología PCIe de Intel, aunque no creo que estén en competencia directa puesto que sus usos pueden tener distintas finalidades. Por eso Intel desarrolla una nueva tecnología, paracompetir con Hypertransport, que es QuickPath Interconnect, capaz de alcanzar velocidades iguales o superiores a las de Hypertransport.

Página21


BIBLIOGRAFIA

Enlaces:

http://computadoras.about.com/od/placa-base/a/Que-Es-Pci-Express-Y-Cuales-Son-Las-Diferencias-Entre-Sus-Versiones.htm

http://www.hypertransport.org/

http://es.wikipedia.org/wiki/HyperTransport

http://www.tga.es/articulos/PCIExpress.htm

http://www.intel.es/content/www/es/es/io/pci-express/pci-express-architecture-devnet-resources.html

http://ivan-hypertransport.blogspot.com/

http://es.wikipedia.org/wiki/PCI-Express

Página22

http://es.wikipedia.org/wiki/PCI-Express

http://ivan-hypertransport.blogspot.com/



http://www.tga.es/articulos/PCIExpress.htm

http://es.wikipedia.org/wiki/HyperTransport

http://www.hypertransport.org/



HYPERT y PCIe

Documents

Transcript of HYPERT y PCIe