FLIP-FLOP
Flip-Flop Sebagai Rangkaian untuk Mengingat ( Memory )
Rangkaian untuk “mengingat” atau memory adalah salah
satu bagian yang penting dari sebuah komputer. Memory
dapat menyimpan (Storage) suatu informasi (Data maupun
Perintah) untuk selama waktu yang diperlukan dan informasi
yang disimpan tadi dapat diambil kembali sewaktu-waktu.
Ada dua macam “Memory” :
1. Memory tipe “Non Volatile” (tidak mudah hilang).
Memory dari jenis ini dapat menyimpan atau mengingat suatu
informasi untuk waktu yang lama, bahkan bila sumber
listriknya diputuskan jenis ini masih dapat menyimpan
informasi tersebut dengan baik. Yang termasuk Non Volatile
memory antara lain : Magnetic tapes, Disc, dan Cores.
2. Memory tipe “Volatile” (mudah menghilang).
Volatile memory hanya dapat meyimpan informasi selama
sumber listriknya masih belum diputuskan. Ada dua macam
Volatile memory yaitu :
- Static Memory
- Dinamic Memory
Static memory
Bekerja atas dasar arus balik (Feedback) dari beberapa gate
yang saling dihubungkan menyilang, sehingga akan
memberikan suatu keadaan yang tetap (Stabil).
Dinamic memory
Bekerja atas dasar penyimpanan listrik pada Kapasitor
(Charge on Capasitor). Dalam hal ini informasi yang disimpan
makin lama makin cacat atau rusak, sehingga pada periode
waktu tertentu perlu diperbaiki lagi (Refreshed).
Flip-flop termasuk tipe Static Memory. Rangkaian flip-flop
memiliki 2 keluaran yaitu output kesatu dengan nilai normal
dan output kedua dengan nilai komplemen dari bit yang
tersimpan didalamnya, dan dapat mempertahankan suatu
keadaan biner dalam waktu yang tak terbatas sampai suatu
sinyal baru datang untuk mengubah keadaaan tersebut.
Macam-macam Flip-flop:
Berbagai jenis flip-flop terjadi/timbul dikarenakan bit
informasi biner yang masuk ke flip-flop dengan beberapa cara
1. RS Flip-flop/Pengunci
2. RS Flip-flop dengan Clock
3. Delay (D) Flip-flop
4. JK Flip-flop
5. Toggle (T) Flip-flop
1. Reset – Set Flip-flop/Pengunci
Bentuk sederhana dari penyimpan digital RS flip-flop /
Pengunci yang terdiri dari dua gerbang NAND Kopling silang
gerbang NAND yang berfungsi sebagai pengunci.
Cara kerja :
1) Jika flip-flop dalam keadaan set Input set berlogik 0
menyebabkan keluaran Q = 1 dan Q = 0
2) Jika flip-flop dalam keadaan Reset Input set berlogik 1
menyebabkan keluaran Q = 0 dan Q = 1
Q
Q
A
B
Simbol RS Flip-flop
S
Q
Q
R
3) Jika input Set = Reset = 0, maka keluaran pada flip-flop
itu keduanya berlogik 1 dimana kondisi ini suatu keadaan
yang harus dihindari.
4) Jika input Set = Reset = 1, maka keluaran mempunyai
kondisi yang tidak berubah.
Tabel kebenaran RS Flip-flop dengan pengunci :
Bentuk diagram sinyal input-output pengunci dengan NAND
2. RS Flip-flop dengan Clock
S
Clock
R
Q
Q
Adanya penambahan input C (clock), maka keluaran dari flip-
flop tidak hanya bergantung kepada R dan S saja, tetapi
tergantung pula bagaimana bentuk clock yang dimasukan
(diinputkan).
Dari gambar diatas dapat dilihat, pada saat clock atau C = “1”
maka gate no.1 dan no.2 akan berfungsi sebagai inverter dari
masing-masing input S dan R : pada saat itu flip-flop bekerja
untuk “memungut” atau meneruskan informasi, Dalam hal ini
gate no.3 dan gate no.4 bekerja sesuai R-S flip-flop yang
biasa, hanya inputnya masing-masing sudah “dibalik” menjadi
S dan R. Sehingga Tabel Kebenaran akan kebalikan dari R - S
flip-flop.(Lihat Tabel).
Sedangkan pada saat C = “0”, maka output gate no.1 da no.2
akan sama-sama “1”, dan hal ini sama sekali tidak
mempengaruhi output gate no.3 dan no.4 (Output no.3 dan
no.4 stabil atau tetap sama dengan output sebelumnya).
Dalam hal ini dikatakan : flip-flop “menunda” atau
menghentikan informasi. Uraian diatas dapat dijelaskan lagi
dengan contoh yang sederhana : bahwa pada saat C = “1”
seolah-olah “membuka” pintu dari sebuah ruangan, dan
keadaan dalam ruangan akan berubah sesuai apa-apa yang
masuk. Sedangkan pada saat C = “0” berarti “menutup” pintu
ruang tersebut, dan keadaan dalam ruangan akan tetap seperti
keadaan semula.
Tabel kebenaran RS Flip-flop dengan Clock
Keterangan:Qn = Q sebelum clockQn + 1 = Q sesudah clock
Daerah tak terdefinisi
Diagram input output RS Flip-flop dengan Clock.
Dari diagram waktu diatas dapat dilihat bahwa output Q akan
berubah segera setelah sinyal Clock mulai naik (Leading
edge). Dan pada waktu Clock masih “1”, bila S dan R diubah
maka Q juga berubah sampai sinyal Clock mulai turun
(Trailling edge). Kemudian pada waktu Clock = “0”, maka Q
tetap sama dengan kondisi sebelumnya (No change).
Clock
S
R
Q
3. DELAY (D) FLIP-FLOP
Delay Flip-flop merupakan modifikasi RS Flip-flop dengan
Clock.
Dari tabel kebenaran RS Flip-flop dapat dilihat, bahwa Qn + 1
pada kolom no.2 dan kolom no.3 kondisinya sama dengan
input S.
Pada saat Clock = “1” bila S = “0” maka Qn + 1 juga = “0”,
bila S = “1” maka Qn + 1 juga = “1”.
Kondisi output ini yang selalu mengikuti input tersebut
digunakan sebagai dasar pembentukan D-Flip flop.
Disebut D Flip flop karena kemampuannya memindahkan
data kedalam flip flop.
Rangkaian pada dasarnya adalah rangkaian RS flip flop
dengan sebuah pembalik pada masukan S-nya
D
C
Q
Q
Tabel Kebenaran dari D – Flip-Flop
Keterangan gambar :
Pada saat Clock mulai naik (Leading edge), output Q
muncul sesuai D
Setelah Clock dalam keadaan normal “1”, bila input D
berubah maka output Q akan mengikuti perubahan
tersebut (Q = D)
Pada saat Clock mulai turun (Trailling edge) dan setelah
Clock = “0” maka Q tetap sama dengan kondisi
sebelumnya.
3. JK Flip-flop
JK flip flop dibangun dari dua buah Clock S-R flip flop yang
disambungkan menjadi satu, yaitu : kedua output flip-flop
yang pertama masuk sebagai input flip flop yang kedua, dan
kedua output flip-flop yang kedua masuk sebagai input flip-
flop yang pertama.
Q
Q
J
C
K
Flip-flop pertama disebut “Master” sedangkan flip-flop yang
kedua disebut “Slave”, yang mana tingkah laku “slave” ini
akan selalu mengikuti “induk”.
Flip-flop yang pertama(master) bekerja pada saat Clock =
“1”sedangkan flip-fllop yang kedua (slave) bekerja pada
kondisi sebaliknya yaitu pada waktu Clock = “0”. Hal ini
mudah dimengerti dengan melihat gambar diatas, dimana
sinyal Clock yang menuju ke “slave” telah “dibalik”
(melewati satu inverter) lebih dulu.
Dengan demikian, pada saat Clock = “1”
Master meneruskan semua inputnya (meneruskan informasi),
dan pada saat itu Slave tidak bekerja atau tetap stabil pada
kondisi sebelumnya. (Master bekerja pada saat Clock mulai
naik/Leading Edge dan selama Clock normal pada “1”)
Sedangkan pada saat Clock = “0” :
Master berhenti bekerja (menunda informasi), dan pada saat
itu Slave bekerja meneruskan informasi (meneruskan atau
“mengikuti” master). Dengan demikian Slave bekerja pada
saat clock mulai turun/Trailling Edge dan selama clock
normal pada “0”. Sebenarnya JK flip-flop ini merupakan
perbaikan dari RS flip-flop, keadaan tak diijinkan pada
kondisi R = 1 dan S = 1 menjadi terdefinisi. Pada JK flip-flop
ini keadaan tersebut membuat Toggle, yaitu berubah keadaan
dari 1 menjadi 0 atau dari 0 menjadi 1.
Tabel Kebenaran JK Flip-flop
J K Qn + 1 Keterangan
0 0
0
1
1
1
1
0
Qn
0
1
Qn
Kondisi “mengingat”
Kondisi “Reset”
Kondisi “Set”
Kondisi “Toggle”
t1 t4 t5 t6 t7t2 t3
Diagram Waktu dari JK flip-flop
Dari diagram waktu diatas dapat dilihat bahwa Qm (Output Q
master ) akan berubah atau respon pada saat Clock mulai naik
dan Clock normal = “1”.
Demikian juga untuk Qs (Output Q JK flip flop), akan
berubah atau respon pada saat Clock mulai turun, dan pada
saat itu berarti “mengingat” kondisi input pada waktu Clock
mulai naik, misalnya pada t1 output respon sesuai tabel
kebenaran (Set), pada saat t2 ouput mengingat kondisi input
C
J
K
Qs
Qm
Qs
0 1 2 3 4 5 6 7
pada waktu clock mulai naik ( J = “0” dan K = “0” ), sehingga
output respon sesuai tabel kebenaran. Demikian seterusnya t3,
t4, ..........t7, masing-masing respon sesuai kondisi input pada
saat Clock mulai naik.
Pada gambar dibawah ini dapat dilihat tingkah output JK flip-
flop bila kedua inputnya masing-masing J = “1” dan K = “1”
(Kondisi “Toggle” : sebagai Pembagi Dua).
C
J
K
Q
4. T- Flip-Flop
Toggle Flip-flop terbuat dari JK flip flop tetapi dengan
menyatukan kedua masukannya. Diberi nama Toggle karena
kemampuan flip-flop ini untuk mengubah keadaannya.
Apapun keadaannya sekarang T flip-flop akan mengubah
menjadi komplemennya setiap kali pulsa waktu itu timbul bila
masukan T pada logika 1.
Simbol Toggle flip-flop :
Q
Diagram Input-output T-Flip flop
Tabel KebenaranT Qt + 1
0 Qt Hold/ tetap
1 Qt Toggle