INSTITUTO TECNOLÓGICO Y DE ESTUDIOS SUPERIORES DE MONTERREY CAMPUS MONTERREY

PROGRAMA DE GRADUADOS EN MECATRÓNICA Y TECNOLOGÍAS DE INFORMACIÓN

ANÁLISIS Y DISEÑO DE UN CONVERTIDOR ELECTRÓNICO DE POTENCIA

PARA SU USO EN GENERADORES EÓLICOS Y DRIVES TESIS

PRESENTADA COMO REQUISITO PARCIAL PARA OBTENER EL GRADO ACADÉMICO DE:

MAESTRO EN CIENCIAS CON ESPECIALIDAD EN INGENIERÍA ELECTRÓNICA (SISTEMAS ELECTRÓNICOS)

POR:

IEC ALFONSO JULIÁN HERNÁNDEZ SALAZAR

MONTERREY, NL. 17 DE MAYO DE 2011

DEDICATORIA.

Dedico este trabajo de Tesis de Posgrado a mis padres Sonia Salazar y Faustino Hernández por su apoyo incondicional, agradezco cada una de sus palabras y el buen ejemplo que siempre han sido para mí.

Mayo del 2011

i

AGRADECIMIENTOS

- Al Dr. Osvaldo Micheloud Vernackt por asesorar y dirigir el presente trabajo de tesis. - Al Dr. Manuel Macías García por creer y apoyar en todo momento la construcción del Back

to Back Converter. - Al MSc. Rodolfo Anaya por brindarme la oportunidad de formar parte del equipo de

Becarios de Docencia del Departamento de Ingeniería Eléctrica del ITESM, en Enero de 2009.

- A los estudiantes de Doctorado, MSEE José Luis Elizondo y MIE Fernando Martell por su orientación técnica, teórica y científica hacia este trabajo de tesis.

- También agradezco mis compañeros y amigos de MSEE Alejandro Olloqui, Christian Calvillo, Eduardo Armada y Marco Parra el apoyo brindado en todo momento en la realización de esta tesis, sin su apoyo no hubiese sido posible concretar este trabajo.

- A todos mis compañeros Instructores del DIE y estudiantes de Posgrado: Eduardo Salazar, Matías Vásquez, Tito Jaubert, Cindy Guardado, Nicolás Montalvo, Alfredo Izaguirre, Alberto Servín, Octavio Olvera e Israel Casas el haber compartido conmigo todos estos momentos de estudio, tareas, clases y muchos exámenes.

- A mis amigos y compañeros de almacén de materiales: Salvador, Jaime, Arturo y Hugo por su apoyo en la impartición de mis laboratorios como alumno de posgrado.

- Al IEC Héctor Javier Heredia Rodríguez por su participación en las juntas de tecnología mensuales, llevadas a cabo durante toda la maestría. Así como su asesoría especializada en medios de transmisión.

- A Polo, Marcelo y Sonia por los momentos tan divertidos que pasamos estos últimos años de tanto trabajo y dedicación.

- Agradezco a mi novia Carolina Hernández, por todos los buenos e inolvidables momentos que hemos pasado juntos. Su apoyo y gran cariño, han sido parte fundamental en mi vida.

Julián Hernández

ii

RESUMEN

El diseño integral de Convertidores Electrónicos de Potencia trifásicos implica el manejo de muchas áreas de la ingeniería. El presente trabajo describe un detallado análisis de todos los pasos que fueron necesarios para iniciar un proyecto de este tipo y que se inicia con las especificaciones técnicas y termina en concretar su implementación y prueba. El documento está escrito como una guía que lleva al lector a través de los distintos procesos del diseño de los subsistemas de un convertidor y cada uno de ellos está apoyado en una revisión teórica que permite comprender mejor las fórmulas de diseño y la interpretación de los resultados experimentales. El convertidor en estudio es el denominado “Back to Back Trifásico” que consiste en un doble convertidor, uno que actúa como Rectificador de Voltaje Trifásico Controlado y el otro como Inversor de Voltaje Trifásico, unidos por un capacitor de filtro. En particular, en la aplicación de estos convertidores para el control de aerogeneradores equipados con motor/generador de inducción con rotor devanado, DFIG, bajo ciertas circunstancias puede invertirse el flujo de potencia, esto es el inversor convertirse en rectificador y el rectificador en inversor. El proyecto se inicia con el diseño del convertidor DC/AC trifásico capaz de manejar 10kW aplicando la estrategia de conmutación Space Vector Modulation utilizando la FPGA Spartan 3E-XC3S1600E. En este proceso se identificó los componentes básicos para la conmutación y se adoptaron IGBTs de gran potencia. Luego se diseñaron los circuitos de disparo, siguiendo las recomendaciones del fabricante de los IGBTs y las correspondientes protecciones contra dv/dt e di/dt. Finalmente se realizó la interface con el FPGA, la cual ya se había programado en VHDL utilizando la herramienta Modelsim SE 6.5 como plataforma de desarrollo y validación. Una parte muy importante del diseño es la diagramación de las pruebas de funcionalidad correspondientes y el documento describe, a detalle, las distintas pruebas de software y hardware que fue necesario hacer para llegar a una implementación final sin destruir costosos componentes electrónicos. Otra etapa muy importante en el diseño de Convertidores Electrónicos de Potencia es la realización de los circuitos impresos y el presente documento muestra las etapas y resultados logrados en la práctica utilizando el software de diseño Altium Designer. Finalmente el documento se ilustra con muchas fotografías que muestran los distintos subsistemas funcionales y un banco de pruebas que se diseñó y construyó para que futuros estudiantes de posgrado, puedan implementar distintas técnicas de conmutación y de control en convertidores de potencia funcionales y con esto, incrementar el alcance de los proyectos en electrónica de potencia del ITESM.

iii

ÍNDICE GENERAL

Agradecimientos i

Resumen ii

Capítulo 1. Introducción 1

1.1. Definición del Problema ........................................................................................................... 1

1.2. Objetivos .................................................................................................................................. 2

1.3. Justificación .............................................................................................................................. 3

1.4. Estructuración del proyecto ...................................................................................................... 4

Capítulo 2. Marco Teórico General Back to Back Converter 5

2.1. Rectificador Trifásico Controlado ............................................................................................. 5

2.2. DC Link ..................................................................................................................................... 7

2.3. Inversor de Voltaje Trifásico ..................................................................................................... 9

2.4. Back to Back Converter y aplicaciones ................................................................................... 10

2.4.1 Adjustable Speed Drives .......................................................................................... 11

2.4.2 Back to Back Converter controlando un Squirrel Cage Induction Generator .............. 13

2.4.3 Sistema Wound Rotor Induction Generator – Back to Back Converter – Red eléctrica ..................................................................................................................................................... 14

Capítulo 3. Diseño de Hardware del Back to Back Converter 16

3.1 Interfaz Electrónica de Potencia ............................................................................................... 17

3.1.1 Diseño de la Interfaz de Potencia ............................................................................. 18

3.1.2 Buffer SN74LS06 interactuando con la FPGA .......................................................... 18

3.1.3 Optoacopladores HCPL-315J de Agilent .................................................................. 19

3.1.4 Fuentes conmutadas TRACO DC Converter TSM 0515S ......................................... 27

3.1.5 Acondicionamiento de disparos IGBT 2MBI 75N-060 ........................................... 28

3.1.6 Implementación de la Interfaz Electrónica de Potencia ............................................. 29

3.2. Circuitos de protección para Convertidores Electrónicos de Potencia ...................................... 32

iv

3.3. Puente Trifásico. Construcción utilizando IGBTs 2MBI 75N-060 ........................................... 37

3.3.1 Dispositivo Electrónico de Potencia ......................................................................... 38

3.3.2 IGBT (Insulated Gate Bipolar Transistor) ................................................................. 39

3.3.3 Puente Inversor de Voltaje Trifásico ......................................................................... 44

3.3.4 Puente Rectificador de Voltaje Trifásico Controlado ................................................. 47

3.5. Implementación física Back to Back Converter (banco de pruebas) ......................................... 48

Capítulo 4. Space Vector Modulation, Implementación de la Técnica de Conmutación 53

4.1. Fundamentos del SVM ........................................................................................................... 53

4.1.1 Teoría ...................................................................................................................... 53

4.1.2 Principio de SVM ..................................................................................................... 54

4.2. Fundamento Teórico para la implementación del SVM ........................................................... 59

4.3. Implementación física utilizando la Spartan 3E-XC3S1600E .................................................. 68

4.3.1 Análisis por sectores, SVM ...................................................................................... 68

4.3.2 Implementación en VHDL del SVM ......................................................................... 72

4.3.3 Pruebas con carga Resistiva e Inductiva .................................................................... 77

Capítulo 5. Resultados y Conclusiones 82

5.1. Resultados .............................................................................................................................. 82

5.2. Conclusiones .......................................................................................................................... 88

5.3. Recomendaciones ................................................................................................................... 88

5.4. Trabajo Futuro ........................................................................................................................ 88

ANEXO A. Documentación del Back to Back Converter 90

BIBLIOGRAFÍA 103

VITA 105

v

ÍNDICE DE FIGURAS

Figura 1.1 - Sistema DFIG - Back to Back Converter....................................................................... 2

Figura 2.1 - Topologías básicas para los Rectificadores de conmutación forzada ............................. 5

Figura 2.2 - Voltage Source Rectifier. ............................................................................................ 6

Figura 2.3 - Afectación de VMOD a partir de PWM ........................................................................ 7

Figura 2.4 - Circuito eléctrico equivalente para un capacitor electrolítico. ....................................... 8

Figura 2.5 - Inversor de Voltaje Trifásico. Con carga en estrella. .................................................. 10

Figura 2.6 - Topología Back to Back Converter. ............................................................................ 11

Figura 2.7 - Sistema ASD trifásico ................................................................................................ 12

Figura 2.8 - Back to Back Converter, formando parte de un sistema eólico. ................................... 13

Figura 2.9 - Back to Back Converter, formando parte del Sistema DFIG. ....................................... 14

Figura 3.1 - Diagrama en bloques de un Back to Back Converter. .................................................. 16

Figura 3.2 - Diagrama en bloques de la Interfaz de Potencia. ......................................................... 18

Figura 3.3 - Buffer HEX/ acondicionando pulsos de disparos de la FPGA...................................... 19

Figura 3.4 - HCPL-315J Agilent Technologies. ............................................................................. 20

Figura 3.5 - Circuito de disparo, HCPL-3150. ................................................................................ 20

Figura 3.6 - Control por resistencia de gate.................................................................................... 21

Figura 3.7 - IGBT 2MBI 75N-060 gate resistance vs toff, ton, tr y tf. ............................................... 22

Figura 3.8 - Pérdidas por conmutación originadas al modificar Rg ................................................ 22

Figura 3.9 - Comportamiento del IGBT al modificar Rg. ............................................................... 23

Figura 3.10 - Rg vs RgON, ROFF.. ................................................................................................... 24

Figura 3.11 - Gráfica que relaciona IOLPEAK vs VOL ..................................................................... 25

Figura 3.12 - HCPL-315J, configuración driver por pierna del convertidor. ................................... 26

Figura 3.13 - Distribución de fuentes flotadas en el Convertidor Electrónico de Potencia ............... 26

Figura 3.14 - TRACO converter TSM 0515S, Configuración básica con capacitor de salida. ......... 28

Figura 3.15 - Disparos provenientes de la FPGA. VMAX =3.3 voltios. ........................................... 28

Figura 3.16 - Disparos provenientes de la FPGA. VMAX =14.3 voltios... ........................................ 29

Figura 3.17 - Diagrama esquemático de la Interfaz de Potencia. ..................................................... 30

Figura 3.18 - Diseño en Altium Designer, 2 Capas. Interfaz de Potencia... ..................................... 30

Figura 3.19 - Interfaz de Potencia para convertidores electrónicos... .............................................. 31

vi

Figura 3.19 a -Traco Converter TSM 0515S, y optoacoplador HCPL-315J. ................................... 31

Figura 3.20 - Discharge Suppressing RCD Snubber Circuit. .......................................................... 33

Figura 3.21 - Formas de onda de voltaje y corriente en el apagado del IGBT. ................................ 33

Figura 3.22 - Circuito esquemático Discharge Suppressing RCD Snubber Desarrollado en Altium Designer........................................................................................................................................ 35

Figura 3.23 - Diseño de PCB, Discharge Suppressing RCD Snubber ............................................. 35

Figura 3.24 - Implementación física Discharge Suppressing RCD Snubber. .................................. 36

Figura 3.24a - Discharge Suppressing RCD Snubber vista lateral. Componentes de potencia... ..... 36

Figura 3.25 - Circuito esquemático, Rectificador de Voltaje Trifásico Controlado.. ........................ 37

Figura 3.26 - Circuito esquemático, Inversor de Voltaje Trifásico.. ................................................ 37

Figura 3.27 - Dispositivos Electrónicos de Potencia... .................................................................... 38

Figura 3.28 - Tipos de MOSFETs utilizados en Electrónica de potencia. ........................................ 39

Figura 3.29 - Tecnologia IGBT ..................................................................................................... 40

Figura 3.30 - Estructura Interna MOSFET de Potencia, IGBT ....................................................... 40

Figura 3.31 - Circuito Equivalente del IGBT.. ............................................................................... 41

Figura 3.32 - Pulso aplicado a VGE para encender y apagar el IGBT.. ............................................ 42

Figura 3.33 - Circuito Esquemático IGBT Modular 2MBI 75N-060.. ............................................. 43

Figura 3.34 - Dimensiones del IGBT 2MBI 75N-060, vista lateral.. ............................................... 43

Figura 3.35 - Circuito esquemático Inversor de Voltaje Trifásico. .................................................. 43

Figura 3.36 - Inversor de Voltaje Trifásico versión 1.0................................................................... 45

Figura 3.36a - Inversor de Voltaje Trifásico versión 2.0... .............................................................. 45

Figura 3.36b - Inversor de Voltaje Trifásico versión 3.0 ................................................................ 46

Figura 3.37 - Circuito esquemático Rectificador de Voltaje Trifásico Controlado........................... 47

Figura 3.38 - Implementación física. Rectificador de Voltaje Trifásico Controlado.. ...................... 48

Figura 3.39 - Diagrama que muestra la flexibilidad de la topología planteada.. .............................. 49

Figura 3.40 - Circuito esquemático que muestran la topología del Back to Back Converter. ........... 50

Figura 3.41 - Banco de Pruebas Back to Back Converter.. ............................................................. 51

Figura 3.42 - Localización Física de los Componentes del Banco de Pruebas Back to Back Converter... ................................................................................................................................... 52

Figura 3.43 - Bloque de redundancia. Localización de terminales... ............................................... 52

Figura 4. 1 - Sistema trifásico y su representación Vectorial.. ........................................................ 54

Figura 4. 2 - Inversor de Voltaje Trifásico, IGBTs funcionando como interruptores.. .................... 54

vii

Figura 4.3 - Configuración de interruptores correspondiente a V2, asi como análisis por circuitos equivalentes.. ................................................................................................................................ 55

Figura 4. 4 - Vectores V0, V2, V5, V6.. ............................................................................................ 56

Figura 4. 4a - Vectores V1, V3, V4, V7. ........................................................................................... 57

Figura 4.5 - Marco referencia ABC, transformación dq. ................................................................... 58

Figura 4.6 - Vector Resultante, vectores activos y nulos ................................................................ 58

Figura 4.7 - Vector Resultante y vectores adyacentes a VA y VB ................................................... 59

Figura 4.8 - Patrones de conmutación Sector 1 al 6... ..................................................................... 59

Figura 4.9 - Topología del VSI ..................................................................................................... 60

Figura 4.10 - Forma de onda de salida de voltaje y código de estados, para la operación de 6 pasos.. ..................................................................................................................................................... 60

Figura 4.11 - Representación del vector activo V1 = [1 0 0], accionamiento de interruptores.......... 61

Figura 4.12 - Vectores activos y nulos, correspondientes a la operación de 6 pasos del VSI.. ......... 61

Figura 4.13 - Transición entre vectores activos 1 y 2. ..................................................................... 62

Figura 4.14 - Tiempo de blanqueo, y aplicación de Vector Blanking Time, VBT. .......................... 62

Figura 4.15 - Evaluación del sistema trifásico sinusoidal. Localización de máximos por zona... ..... 64

Figura 4.16 - Método de conmutación D-I-H. Direct Inverse Half. ................................................. 66

Figura 4.17 - Método de conmutación D-I-O. Direct Inverse One. ................................................. 66

Figura 4.18 - Método de conmutación S-D-H . ............................................................................. 67

Figura 4.19 - Método de conmutación D-I-H, con vectores intermedios de protección.................... 67

Figura 4.20 - Plano complejo que muestra la trayectoria del Vector Resultante y el bloque de vectores a promediar... .................................................................................................................. 68

Figura 4.21 - Simplificación del sistema trifásico, para la determinación del Sector.. ..................... 69

Figura 4.22 - Tiempos de aplicación de vectores, plano complejo.. ................................................ 70

Figura 4.23 - Plano complejo que muestra la trayectoria del Vector Resultante y el bloque de vectores a promediar, Sector 2. ...................................................................................................... 71

Figura 4.24 - Tiempos de aplicación de vectores, Sector 2. ............................................................ 72

Figura 4.25 - Lógica de Implementación SVM en VHDL... ........................................................... 72

Figura 4.26 - Máquina de estados, Sector 1... ................................................................................. 74

Figura 4.27 - Simulación en Modelsim SE 6.5 de la técnica de conmutación SVM......................... 75

Figura 4.28 - Señales para control de gates .................................................................................... 76

Figura 4.29 - Simulación en Modelsim SE 6.5 del algoritmo de conmutación, comportamiento del ángulo alfa .................................................................................................................................... 76

Figura 4.30 - Bandera de control para la implementación del tiempo de blanqueo .......................... 77

viii

Figura 4.31 - Algoritmo de conmutación, SVM, visualizado en Osciloscopio TDS2004................. 77

Figura 4.32 - Set-up de prueba del Inversor de Voltaje Trifásico. Carga Resistiva. ......................... 78

Figura 4.33 - Forma de onda resultante de Voltaje sobre una estrella resistiva VAB. Bus de DC = 30 voltios. .......................................................................................................................................... 79

Figura 4.34 - Set-up de prueba del Inversor de Voltaje Trifásico. Carga Inductiva ........................ 79

Figura 4.35 - Forma de onda de Voltaje VAB y forma de onda de Corriente IA sobre un Motor Hampden IM -100, Bus de DC = 30 voltios. .................................................................................. 79

Figura 4.36 - Forma de onda de Voltaje VAB y forma de onda Corriente IA, sobre un Motor Hampden IM -100, Bus DE DC = 60 voltios.................................................................................. 79

Figura 4.37 - Banco de Pruebas, Back to Back Converter. ............................................................ 80

Figura 5.1 - Interfaz de Potencia. PCB diseñado en Altium designer. ............................................. 82

Figura 5.2 - Implementación física de la Interfaz de Potencia estándar. .......................................... 83

Figura 5.3 - Acondicionamiento del pulso de entrada provenientes de la FPGA ............................ 83

Figura 5.4 - Discharge Suppressing RCD Snubber. PCB diseñado en Altium designer. .................. 84

Figura 5.5 - Implementación física de las protecciones RCD Snubber ........................................... 84

Figura 5.6 - Implementación de algoritmo de prueba a 1 Hz. ........................................................ 85

Figura 5.7 - Implementación de algoritmo de prueba en VHDL-AMS 2007.1 ............................... 85

Figura 5.8 - Interacción entre algoritmo de conmutación de vectores activos y el puente trifásico. . 86

Figura 5.9 - Implementación de la estrategia de conmutación SVM en Modelsim SE 6.5 .............. 86

Figura 5.10 - Formas de onda resultante de la implementación del SVM a 60 Hz ......................... 87

Figura 5.11 - Implementación física Back to Back Converter, PQ Lab. .......................................... 87

Figura A.1 - Hardware del Back to Back Converter en bloques. ..................................................... 90

Figura A.2 - Interfaz de Potencia estándar para convertidores electrónicos.. ................................... 91

Figura A.3 - Esquemático Discharge Suppressing RCD Snubber Circuit. ....................................... 92

Figura A.4 - Diagrama general del Back to Back Converter. Incluye numeración de tablero... ........ 93

Figura A.5 - SPARTAN 3E-XC3S1600E ...................................................................................... 93

Figura A.6 - Traco DC Converter TSM 0515S. .............................................................................. 95

Figura A.7 - Buffer, SN74LS06.. ................................................................................................... 96

Figura A.8 - IGBT Modular Fuji Electric, 2MBI 75N-060.. ........................................................... 97

Figura A.9 - Optoacoplador HCPL-315J.. .................................................................................... 101

ix

ÍNDICE DE TABLAS

Tabla 3.1 - Características Eléctricas IGBT 2MBI 75N-060.... ....................................................... 43 Tabla 3.2 - Maximos niveles de operación IGBT 2MBI 75N-060.. ................................................. 44

Tabla 4.1 - Vectores activos y nulos, voltajes de línea a neutro, y voltajes de línea a línea... ........... 55 Tabla 4.2 - Vectores activos e intermedios, aplicados en la técnica de conmutación... .................... 63

Tabla 4.3 - Máximo presente en cada evaluación, definición de Sector del Vector Resultante. ..... 64c

Tabla 4.4 - Tiempos de encendido y apagado del IGBT 2MBI 75N-060......................................... 65

Tabla 4.5 - Vectores activos y de blanqueo o protección... ............................................................. 69

Tabla 4.6 - Cálculos de tiempos de aplicación de vectores adyacentes al Vector Resultante. .......... 70

Tabla 4.7 - Vectores activos y de blanqueo o protección, Sector 2.. ................................................ 71

Tabla 4.8 - Cálculos de tiempos de aplicación de vectores adyacentes al Vector Resultante............ 71

Tabla 4.9 - LUT, Sector 1 .............................................................................................................. 73

Tabla 4.10 - Prueba con carga resistiva. Validación de hardware. .................................................. 78

1

CAPÍTULO 1

INTRODUCCIÓN Durante el último siglo, nuestra sociedad moderna ha dependido en gran medida de los combustibles fósiles para poder interactuar con el medio. Estos tipos de combustibles, son fuentes de energía no renovable. Este carácter de no renovable, ha orillado a la comunidad científica internacional a indagar e innovar en cuanto a fuentes de energía alternas se refiere. Es así, como la energía eólica, la energía solar, los biocombustibles y la energía geotérmica, han tomado gran importancia en los últimos años.

A finales del siglo veinte, la energía eólica ha surgido como una de las más importantes fuentes de energía renovable. Actualmente Alemania, Estados Unidos de Norteamérica, Dinamarca, la India y España, concentran más del 83% de la capacidad mundial de producción de energía eólica en sus países (Ackermann, 2005). En Centro América y Sudamérica tenemos zonas geográficas, naturalmente favorecidas para la generación de energía eólica, a pesar de esto, nuestro crecimiento ha sido muy lento en comparación con otros países.

De aquí surge la importancia de orientar nuestro esfuerzo y desarrollo tecnológico a estas nuevas fuentes de energía que en un futuro, no muy lejano, marcarán la diferencia en cuanto al desarrollo y sustentabilidad de las naciones. Existen distintas maneras de adquirir energía del viento y transformarla a energía eléctrica. Básicamente un aerogenerador puede ser equipado con cualquier tipo de generador trifásico síncrono y asíncrono. Los aerogeneradores raramente pueden operar a velocidad fija. Para velocidad fija el aerogenerador se conecta directamente a la red eléctrica, pero las fluctuaciones de la velocidad del viento, hacen que su operación sea inestable. Para velocidad variable, el generador es conectado a un convertidor electrónico de potencia.

Algunas razones para utilizar operación de velocidad variable en aerogeneradores, es la reducción del estrés mecánico de la estructura, la reducción del ruido acústico y la posibilidad de controlar la potencia activa y reactiva (Simoes, 2008). El controlador de velocidad variable de Scherbius o Doubly Fed Induction Generator (DFIG), ha sido motivo de múltiples estudios, e investigaciones (He Yikang, 2005), (G.A. Smith, 1981). Hoy en día los DFIGs son comúnmente usados en sistemas de generación eólica. El diseño del DFIG presenta un atractiva relación entre costo-competitividad con relación a un generador de velocidad fija (Simoes, 2008). 1.1 DEFINICIÓN DEL PROBLEMA.

Muchos países están dirigiendo sus esfuerzos hacia conseguir la sustentabilidad del

medio. Se ha incrementado el grado de investigación y desarrollo en torno a fuentes de energía renovables. En México existen zonas favorecidas geográficamente para generar energía eólica. Sólo hace falta desarrollar tecnología nacional y propia, para aprovechar los

2

recursos naturales. De aquí surge la idea de desarrollar un convertidor electrónico de potencia para el sistema DFIG el cual sea capaz de transformar la energía del viento en energía eléctrica. Generalmente los Back to Back Converters disponibles en el mercado son para capacidades de potencia en el orden de MW. Por otra parte existe un nicho de potencias de entre 10 y 25 kW, que aún no ha sido explotado adecuadamente, el presente trabajo pretende hacerlo.

Es importante mencionar, que el trabajar en este rango de potencias favorece el uso residencial de estos dispositivos al no comprometer las estructuras donde se van a instalar. Con la disponibilidad de convertidores de potencia, para sistemas DFIG trabajando en el rango de potencia antes mencionado, se fomentará la generación de energía eléctrica a partir del viento en centros comerciales, hoteles, edificios residenciales, etc. Como consecuencia de estas acciones se incrementará la generación de energía renovable en México. La figura 1.1 muestra el sistema DFIG, el cual será el sistema donde se implementará el Convertidor Electrónico de Potencia Back to Back.

Figura 1.1 - Sistema DFIG-Back to Back Converter.

1.2 OBJETIVOS.

Diseñar e implementar físicamente, a nivel pre–comercial, el hardware de la

topología Back to Back, en Convertidores Electrónicos de Potencia, para su posterior uso en sistemas de generación de energía eléctrica, a partir del recurso eólico. El diseño del hardware a cubrir en este trabajo es el siguiente:

• Interfaz de Potencia para el Inversor de Voltaje Trifásico.

3

• Interfaz de Potencia para el Rectificador de Voltaje Trifásico Controlado. • Snubber para el Inversor de Voltaje Trifásico. • Snubber para el Rectificador de Voltaje Trifásico Controlado. • Banco de Pruebas Back to Back Converter-Lab-Mobile 1.

El segundo objetivo, es la implementación del Space Vector Modulation, SVM,

como técnica de conmutación para el control del Inversor de Voltaje Trifásico, sentando las bases para su posterior implementación bajo un esquema completo de funcionamiento. La técnica de conmutación SVM será implementada en VHDL utilizando la FPGA Spartan 3E XC3S1600E.

1.3 JUSTIFICACIÓN.

Actualmente, el Grupo de Electrónica de Potencia del ITESM Campus Monterrey, está promoviendo entre sus estudiantes de Posgrado en Ingeniería Electrónica y Energética proyectos relacionados con Electrónica de Potencia, los cuales se están orientando a la obtención y manejo de energía eléctrica, a partir del recurso eólico. Esto con el fin de promover el desarrollo de tecnología nacional para su utilización en generación de energía renovable, asi como desarrollar profesionales especializados en Electrónica de Potencia. Este trabajo, es uno de los proyectos de Electrónica de Potencia que busca contribuir al desarrollo e investigación en convertidores electrónicos dentro del Instituto. Desde el comienzo se plantea llevar a nivel pre-comercial este convertidor, para poder utilizarlo como herramienta de desarrollo y aprendizaje para estudiantes de posgrado. Asi como también buscar el concursar con este proyecto, a distintas convocatorias como lo son: CONACYT, FONLIN, entre otras, para la obtención de recursos económicos, para seguir investigando y desarrollando tecnología con el recurso económico disponible.

En un principio se plantea el resolver el sistema completo, es decir; la caracterización y estudio del DFIG, el diseño e implementación del Rectificador de Voltaje Trifásico Activo, el diseño e implementación del Inversor de Voltaje Trifásico, la implementación del SVM en VHDL como técnica de conmutación para el VSI, La implementación del algoritmo de conmutación escrito en VHDL para el rectificador trifásico, el diseño y construcción física del tablero que contenga el Back to Back Converter y por último, la estrategia de control para poder lograr el flujo bidireccional de potencia, en el sistema energía eólica-DFIG-Convertidores Electrónicos-red eléctrica.

Como se puede observar, este trabajo es un proyecto que requiere contar con gran cantidad de habilidades ingenieriles como: conocimiento de electrónica de potencia, control de máquinas eléctricas, conocimiento de sistemas embebidos, manejo de procesamiento y adquisición de señales, habilidad para el diseño de hardware de pequeña señal y potencia, asi como conocimientos de circuitos eléctricos. Además se requiere gran cantidad de recursos económicos para su implementación y llegar a concretar el objetivo final.

Teniendo en mente lo anterior, se decide acotar el alcance de este trabajo a la construcción del hardware necesario y requerido por el convertidor Back to Back, asi como las pruebas eléctricas para su correcta validación. En cuanto a software, se implementará la estrategia de conmutación SVM para el VSI en VHDL en una Spartan 3E XC3S1600E de Xilinx. Quedando pendiente trabajo a nivel conmutación y control. Este convertidor

4

electrónico de potencia traerá consigo, mayor alcance del esperado en posteriores trabajos de posgrado, ya que se deja una base muy solida de hardware y software de potencia, totalmente probado bajo condiciones de carga reales, asi como documentación necesaria para poder concretar trabajos de maestría tan interesantes y retadores como el presente. 1.4 ESTRUCTURACIÓN DEL PROYECTO.

A continuación se describe el principal tema a tratar en cada capítulo, asi como los

aspectos fundamentales y más relevantes del mismo. • Capítulo 1. – Introducción, objetivo y problema a resolver. • Capítulo 2. – Marco teórico del Convertidor Back to Back. Análisis de las

topologías del Inversor de Voltaje Trifásico y del Rectificador de Voltaje Trifásico Controlado, así como analizar el DC Link.

• Capítulo 3. – Análisis del hardware del Back to Back Converter. Interfaz de Potencia, Discharge Suppressing RCD Snubber Circuit, y Puentes Trifásicos.

• Capítulo 4. – Este capítulo plantea, el marco teórico para la implementación de la técnica de conmutación SVM, así como se explican detalladamente aspectos fundamentales de la implementación en una tarjeta de desarrollo Spartan 3E XC3S1600E.

• Capítulo 5. – Resultados y conclusiones, trabajo futuro y líneas de investigación. • Anexo A. – Documentación importante acerca de la implementación del Back to

Back Converter. Hojas de datos de los principales componentes, diagramas electrónicos de los circuitos implementados, así como datos específicos para la correcta utilización del hardware.

MARCO TEÓRICO GENERAL BACK TO BACK CONVERTER

2.1 RECTIFICADOR DE VOLTAJE Los rectificadores de conmutación forzada, son construidos con semiconductores

que tienen la característica de poder controlar su momento de apagado, capacidad permite tener el control completo del convertidor. Esto se debe a que los interruptores, pueden ser apagados y prendidos cuantas veces sea requerido, es decir cientos de veces en un período, cosa que no se puede alcanzar colínea, donde los tiristores pueden ser prendidos o apagados s(Rashid, Power Electronic Handbook, 2001)interruptor electrónico, ofrece las siguientes ventajas: La corriente o el voltaje puedemodulados (PWM) generando menos controlado. Los rectificadores pueden ser construidos como Source Rectifier y rectificador de voltaje, las topologías antes mencionadas.

Figura 2.1 - Topologías básicas para los rectificadores de conmutación forzada. En la parte superior Rectifier, y en parte inferior de la figura

Voltage Source Rectifierrectificador funciona manteniendo un voltaje de corrie

5

CAPÍTULO 2

MARCO TEÓRICO GENERAL BACK TO BACK CONVERTER

RECTIFICADOR DE VOLTAJE TRIFÁSICO CONTROLAD

Los rectificadores de conmutación forzada, son construidos con semiconductores que tienen la característica de poder controlar su momento de apagado, gate turn offcapacidad permite tener el control completo del convertidor. Esto se debe a que los interruptores, pueden ser apagados y prendidos cuantas veces sea requerido, es decir cientos

odo, cosa que no se puede alcanzar con los interruptores conmutados por línea, donde los tiristores pueden ser prendidos o apagados sólo una vez por periodo (Rashid, Power Electronic Handbook, 2001). Esta característica del control total del

o, ofrece las siguientes ventajas: La corriente o el voltaje puede(PWM) generando menos distorsión armónica. El factor de potencia puede ser

controlado. Los rectificadores pueden ser construidos como fuentes de corriente, y rectificador de voltaje, Voltage Source Rectifier. La figura 2.1 muestra

las topologías antes mencionadas.

Topologías básicas para los rectificadores de conmutación forzada. En la parte superior te inferior de la figura Voltage Source Rectifier (Rashid, Power Electronic Handbook, 2001)

Voltage Source Rectifier es la topología más utilizada en rectificadores. Este rectificador funciona manteniendo un voltaje de corriente directa, en un valor previamente

CONTROLAD O.

Los rectificadores de conmutación forzada, son construidos con semiconductores gate turn off, y esta

capacidad permite tener el control completo del convertidor. Esto se debe a que los interruptores, pueden ser apagados y prendidos cuantas veces sea requerido, es decir cientos

n los interruptores conmutados por lo una vez por periodo

. Esta característica del control total del o, ofrece las siguientes ventajas: La corriente o el voltaje pueden ser

armónica. El factor de potencia puede ser de corriente, Current

. La figura 2.1 muestra

Topologías básicas para los rectificadores de conmutación forzada. En la parte superior Current Source

(Rashid, Power Electronic Handbook, 2001).

es la topología más utilizada en rectificadores. Este nte directa, en un valor previamente

6

establecido, en el capacitor de filtrado. Para que lo anterior sea posible, se debe medir el VDC del rectificador y compararlo con el voltaje de referencia VREF. La señal de error será utilizada por el bloque de control, para determinar la correcta conmutación de los interruptores, con lo anterior, puede entregar el VDC deseado. De esta manera la potencia puede entrar o salir de la fuente de AC de acuerdo a los requerimientos de voltaje del DC Link. Cuando la corriente ID es positiva (operando como rectificador) el capacitor del DC Link es descargado, y la señal de error, producto de la comparación entre VDC y VREF notifica al bloque de control que se requiere entregar más potencia a partir del suministro principal. El bloque de control, genera las combinaciones necesarias de los interruptores para obtener esa demanda de potencia. De esta manera, fluye más corriente del lado de AC hacia el lado de DC y el capacitor del DC link es cargado de nueva cuenta. De manera inversa, cuando ID se vuelve negativa, el capacitor del DC link se sobrecarga, y la señal de error indica al bloque de control, que es necesario regresar potencia al suministro de AC. La figura 2.2 muestra lo anteriormente descrito.

Figura 2.2 - Voltage Source Rectifier.

Para realizar el diseño de un convertidor electrónico de potencia de AC-DC, es

necesario conocer los siguientes parámetros, para el correcto dimensionamiento del convertidor (Simoes, 2008):

• Las limitaciones del suministro de AC. • El voltaje promedio a la salida (VDC). • El voltaje de rizado a la salida (VRIPPLE). • La eficiencia del convertidor, η. • Potencia de salida. • Dirección del flujo de potencia. AC-DC y DC-AC.

Es importante mencionar, que el factor de potencia puede ser corregido utilizando el

método de control PWM en el rectificador, ya que este método puede controlar la potencia activa y la reactiva. Además las formas de onda de corriente de AC pueden ser mantenidas casi sinusoidales, lo cual reduce la contaminación armónica en el suministro principal de

7

AC (Rashid, Power Electronic Handbook, 2001). Para que el rectificador funcione adecuadamente, el método de control PWM debe generar una fundamental VMOD con la misma frecuencia que la fuente de alimentación. Cambiando la amplitud de la fundamental y su fase con respecto a la red eléctrica, el rectificador puede ser controlado para operar en los cuatro cuadrantes. Cambiando el patrón de modulación, como se muestra en la figura 2.3, se modifica la magnitud de VMOD. Desplazando los patrones de PWM se logra cambiar la fase.

Figura 2.3 - Cambio de VMOD a partir de PWM (Rashid, Power Electronic Handbook, 2001).

2.2 DC LINK. También llamado circuito intermedio, o enlace de Corriente Directa. En realidad esta

etapa es un enlace de DC entre la salida del rectificador y la entrada del inversor de voltaje, que sirve para almacenamiento de potencia. El DC link está compuesto de un inductor y un banco de capacitores.

Muchos fabricantes de ASD, Adjustable Speed Drives, usan una capacitancia muy grande en el DC link para asegurar un manejo de potencia que permita al motor continuar operando, aún y cuando se presente alguna interrupción en el suministro de la red. Debido al tamaño de esta capacitancia, el tiempo de descarga del capacitor se vuelve muy grande (Neacsu, Power Switching Converters, 2006).

Las principales funciones del banco de capacitores (Neacsu, Power Switching Converters, 2006) son:

• Filtrar el rizado armónico producido por los dispositivos de potencia, al conmutar a

gran velocidad (frecuencia en el orden de kHz). • Mantener un voltaje de corriente directa estable, para poder asegurar el control del

sistema. • Almacenar energía para ser utilizada en transitorios, en la etapa de salida. • Trabajar en conjunto con el resistor de freno para limitar el voltaje de corriente

directa durante la regeneración.

s

l

8

El otro elemento de suma importancia en el DC link, es el reactor de DC. También es llamado Choke o DC Coil. Tiene básicamente dos funciones (Neacsu, Power SwitchingConverters, 2006):

• Reduce las armónicas de la corriente cerca de un 40%. • Ayuda a disminuir interrupciones en el suministro de potencia para evitar

numerosos apagones de energía eléctrica.

Como se había mencionado con anterioridad, una de las principales funciones del capacitor del DC Link, por su buena relación volumen-capacidad, es reducir el rizado. Locapacitores electrolíticos de aluminio, son usualmente seleccionados para filtrar la forma de onda proveniente de la rectificación, y para almacenar energía necesaria para soportar cualquier inconsistencia momentánea de suministro de energía a la carga. El circuito equivalente de un capacitor electrolítico se muestra en la figura 2.4.

C

R ESR L ESL

R DCL

Figura 2.4 - Circuito eléctrico equivalente para capacitor electrolítico.

donde: • RESR, Equivalent Series Resistor, representa la resistencia que produce disipación

de potencia en el capacitor cuando el rizado de AC está presente. Es una combinación de pérdidas resistivas debido al espesor del aluminio, y la resistencia debido al tipo de material y sus características, tal como la longitud del papel aluminio, las terminales del capacitor, y la resistencia de contacto.

• DCL, DC current leaking, corresponde a la corriente de fuga de DC a través decapacitor. Es conocido que un capacitor no permite el paso de DC, aun asi, una pequeña corriente de fuga está presente, y es proporcional a la capacitancia, y decrece cuando el voltaje aplicado es reducido.

• ESL, Equivalent Series Inductance, la inductancia del capacitor es una constante que depende del montaje mecánico y de las terminales. Este parámetro esta en el rango de 3 a 40nF, y solo influye en la operación del capacitor a muy altas frecuencias.

Todos estos componentes contribuyen a la impedancia del capacitor (Neacsu, Power Switching Converters, 2006).

El parámetro más importante en el capacitor, es la capacitancia, y es expresado por la siguiente ecuación:

donde:

• s: es la constante del dieléctrico.

• S: el área del material dieléctrico en cm 2 . • d: es el espesor del dieléctrico en cm.

Existen otros parámetros muy importantes en el dimensionamiento correcto del capacitor del DC Link, y estos son: voltaje nominal y el rizado de la corriente. El voltaje nominal se calcula mediante la suma de los voltajes de D C y A C aplicados al capacitor. Se debe tener siempre en mente la siguiente afirmación: si el rizado de corriente es mayor que el valor especificado, el t iempo de vida del capacitor se verá afectado por el excesivo calor generado por dicho rizado de corriente (Neacsu, Power Switching Converters, 2006).

2.3 INVERSOR DE VOLTAJE TRIFÁSICO.

Los convertidores electrónicos de potencia del tipo Inversor, fundamentalmente presentan dos topologías. Voltage Source Inverter (VSI) y Current Source Inverter (CSI). La principal diferencia radica en que, el VSI mantiene un voltaje preestablecido en sus terminales, independientemente de la magnitud y polaridad de la corriente que fluye a través de la fuente de alimentación principal. Mientras que el CSI mantiene un flujo de corriente en sus terminales independientemente de la magnitud y la polaridad del voltaje aplicado a través de sus terminales.

Los CSIs t ienen algunas ventajas sobre los VSIs. Los CSIs pueden trabajar con motores sobre-dimensionados, poseen protección contra corto circuitos en la etapa de salida, el control de este t ipo de convertidor es relativamente sencillo, y son eficientes. Como principal desventaja contra el VSI, se puede mencionar que presentan pequeñas pulsaciones en el torque a baja velocidad y que por lo regular son grandes y pesados (Simoes, 2008). En el presente estudio, y por la naturaleza del Back to Back Converter, se trabajará con el VSI, como el Inversor Trifásico fundamental en la topología. Una descripción general de la operación de alguna topología de inversor, podría ser válida para cualquier dispositivo de potencia, las únicas diferencias estarían en la implementación del hardware, frecuencia de conmutación, en la Interfaz de Potencia, y en los niveles de voltaje y corriente a manejar.

El Inversor de Voltaje Trifásico es una topología de seis IGBTs conectados en puente. Es usado para realizar la conversión DC-AC. Esta topología es ampliamente utilizada debido a que se comporta como una fuente de voltaje trifásico, la cual es utilizada por gran cantidad de aplicaciones industriales (Rashid, Power Electronic Handbook, 2001). Mientras que el CSI es utilizado en aplicaciones de mediana y alta tensión, donde se requiere gran calidad en las formas de onda resultantes. Por tal motivo, para este proyecto de tesis se implemento el VSI. El control del Inversor de Voltaje es mediante P W M , y es importante saber que existen diferentes tipos de P W M para lograr el control del VSI . U n algoritmo de P W M , es una variación continua del ancho de los pulsos de voltaje aplicados a una carga. La forma de onda modulada coincide con la forma de onda de control, y los pulsos resultantes son a frecuencia constante. La manera en que se realiza la modulación y las

9

Ecuación 2.1

10

señales portadoras es la principal manera de diferenciar entre algoritmos PWM. La figura 2.5 muestra la topología del VSI.

Entre las principales aplicaciones del VSI, podemos encontrar: ASDs, Uninterruptible Power Suplies (UPS), Static VARs Compensators (SVC), Filtros Activos, Flexible AC Transmission Systems (FACTs). Para salidas sinusoidales, debe ser controlada la frecuencia, amplitud y fase (Rashid, Power Electronic Handbook, 2001).

Una de las aplicaciones más importantes del VSI, es formando parte de sistemas orientados a la generación de energía renovable. Los sistemas de generación de energía renovable, por lo regular entregan bajo voltaje de corriente directa, que puede provenir de baterías, paneles solares, o generadores eólicos con etapa de rectificación. Si el VSI es utilizado para suministrar potencia a la carga, se le conoce como unidireccional, por otra parte si el VSI necesitará transferir potencia a la máquina eléctrica para operar en el modo de motor, necesitaría ser bidireccional. Los Inversores de Voltaje necesitan producir potencia con calidad similar a la red eléctrica. Los Inversores, pueden operar en manera independiente o conectados a la red eléctrica (Simoes, 2008).

S1

S4

S3

S6

S5

S2

Bus de DC

Out A Out B Out C

D1

D4 D6

D3 D5

D2

A B C

Zs Zs Zs

Va Vb Vc

Figura 2.5 - Inversor de Voltaje Trifásico. Con carga conectada en estrella.

2.4 BACK TO BACK CONVERTER Y APLICACIONES. La topología Back to Back Converter consiste, en un Rectificador de Voltaje por

conmutación forzada y de un Inversor de Voltaje también por conmutación forzada, unidos mediante un enlace físico de corriente directa, o DC Link. La manera de operación de este convertidor es la siguiente: El Inversor de Voltaje Trifásico, es operado para producir sinusoides trifásicas a frecuencia, fase, amplitud y secuencia controlada. Para dicha respuesta sinusoidal, el voltaje del DC Link debe ser mayor que el pico de voltaje de la red. El DC Link es controlado regulando el flujo de potencia a la red. Finalmente el Inversor opera en el nivel más alto del enlace de directa, haciendo posible incrementar el nivel de potencia a la salida. Una ventaja de esta topología, es que la energía generada durante el

de

11

frenado, puede ser regresada a la red en lugar ser desperdicia en algún resistor de frenado. La figura 2.6 muestra la topología del Back to Back Converter.

Una característica muy importante de este convertidor, es la posibilidad de tener un control del flujo de potencia.

El convertidor electrónico de potencia del tipo Back to Back, puede ser utilizado en distintas aplicaciones, siendo parte de distintos sistemas. Dos de las aplicaciones más comunes y dominantes en la industria moderna son: funcionando como ASD, y siendo parte de un sistema de generación de energía eléctrica, a partir de energía eólica. En seguida se describirán a detalle estas aplicaciones, para la mejor comprensión de la topología.

Figura 2.6 - Topología Back to Back Converter.

2.4.1 ADJUSTABLE SPEED DRIVES.

Un controlador de velocidad ajustable, ASD, no solo comprende el convertidor

electrónico de potencia, si no que es un sistema mucho más robusto, que incluye sistemas de ventilación o bombas para realizar el enfriamiento, un circuito de frenado, un sistema de control térmico, para poder operar correctamente, asi como el acondicionamiento electrónico necesario para el procesamiento de las variables físicas.

El sistema ASD se compone de un Rectificador Trifásico, el cual se encarga convertir la alimentación trifásica proveniente de la red eléctrica en un voltaje de corriente directa, controlado, con un voltaje de rizado definido. También cuenta con un Inversor Trifásico de Voltaje, el cual convierte el nivel de corriente directa proveniente del Rectificador Trifásico, en un sistema sinusoidal trifásico con frecuencia y amplitud controlada. Asi también se compone del DC Link, un capacitor electrolítico de gran tamaño.La figura 2.7 muestra el sistema ASD.

n

12

Figura 2.7 – Sistema ASD trifásico.

El sistema también cuenta con el bloque de adquisición de variables, el cual se encarga de captar las mediciones obtenidas del proceso, acondicionarlas, y mandarlas al bloque de control y conmutación. El bloque de conmutación y control, tiene la tarea de procesar las señales del bloque de adquisición, y conforme lo procesado, tomar decisiones a nivel control de sistema.

Adjustable Speed Drives, es un dispositivo que ajusta la velocidad en flecha de umotor de AC, a la velocidad seleccionada por el usuario, o bien por el dispositivo automático encargado del control de la velocidad. Los ASDs son utilizados además de controlar la velocidad del motor, para mantener contante esta velocidad sin importar la demanda que presente la carga. La precisión de los ASD es alrededor de .1% contra el 3% de precisión, medido en vacío contra plena carga, que ofrece la regulación tradicional proporcionada por los motores de AC (PowerTransmission, 1997).

Algunos ejemplos de aplicaciones industriales de los ASD son las siguientes (PowerTransmission, 1997):

• Taladros industriales que frecuentemente utilizan distintas velocidades para realizar

el mismo trabajo. Es decir, baja velocidad para realizar perforaciones grandes y alta velocidad para perforaciones pequeñas.

• La regulación y control de la velocidad en abanicos y bombas por ASD, alcanza niveles de eficiencia mucho mayores, que realizar la regulación por la técnica de estrangulamiento.

• En el manejo de algunos robots, su posición y velocidad se deben controlar con gran precisión, debido a que cada tarea a realizar, requiere un ajuste de velocidad distinto.

• Una máquina revolvedora que requiere girar a velocidades a diferentes, para generar distintos componentes.

13

2.4.2 BACK TO BACK CONVERTER CONTROLANDO UN SCIG. El sistema presentado en la figura 2.8 muestra un generador de inducción jaula de

ardilla, SCIG – Squirrel Cage Induction Generator, un sistema de generación eólico de velocidad variable y el Convertidor Electrónico de Potencia Back to Back. Dicho sistema con una buena técnica de conmutación y control puede ser utilizado para entregar máxima potencia de salida y mejorar el desempeño de dicho sistema, un ejemplo de técnica de control podría ser el denominado FLC, Fuzzy Logic Control (Simoes, 2008). Este sistema alimentado por un generador eólico, trabaja de la siguiente manera: El Rectificador de Voltaje Trifásico Controlado, rectifica el voltaje y la frecuencia variable proveniente del generador, este voltaje es filtrado y acondicionado por el DC Link, el cual se encarga de controlar el voltaje a aplicar al VSI. El Inversor de Voltaje Trifásico, se encarga de suministrar la potencia a 60 Hz para la red eléctrica a partir de la salida útil del Rectificador.

A continuación se enlistan algunas de las principales ventajas de este sistema (Simoes, 2008):

• El factor de potencia del lado de la red es unitario, sin inyección de armónicas de

corriente. • El Generador de Inducción es robusto, confiable, y económico. • La corriente del Generador de Inducción es sinusoidal. • El rectificador puede generar excitación programable para la máquina. • Es posible una operación autónoma del sistema, esto mediante un capacitor de

arranque cargando una batería. • El flujo de potencia puede ser bidireccional, permitiendo al generador funcionar

como motor en el arranque.

Figura 2.8 – Back to Back Converter formando parte de un sistema eólico.

14

2.4.3 WRIG-BACK TO BACK CONVERTER-RED ELÉCTRICA. Existen varios tipos de máquinas de inducción: del tipo jaula de ardilla, máquinas

de inducción de rotor devanado corto circuitado, y las de rotor devanado con anillos deslizantes, que pueden estar en corto circuito o bien disponibles en un circuito externo. Las máquinas de rotor devanado son usadas en aplicaciones en donde se desea modificar la resistencia del circuito del rotor, y por ende el torque de la máquina, manteniendo el suministro del estator constante (Simoes, 2008).

Antes de la llegada de los dispositivos electrónicos de potencia, como los son los SCRs, MOSFETs, IGBTs, etc. los anillos deslizantes del generador, eran conectados a resistores para controlar el deslizamiento, lo que provocaba un gran desperdicio de potencia en dichos elementos pasivos. Al momento de contar con dispositivos de potencia, se implementaron convertidores electrónicos, los cuales permiten recuperar la potencia de deslizamiento.

Por lo tanto un WRIG, Wound Rotor Induction Generator, con un convertidor electrónico de potencia, alimentado por el estator y el rotor de manera simultánea, y se le conoce como DFIG.

En esta topología, el control está enfocado en el rotor, por lo tanto, solo la potencia deslizante será procesada y en esta acción, el propósito principal es sincronizar la corriente del rotor con respecto a la referencia del estator. Se puede deducir que, al ser menor el rango de operación del deslizamiento, menor será el tamaño del Convertidor Electrónico de Potencia. El tamaño del convertidor afecta directamente en el costo de instalación ($/Kw) (Simoes, 2008). La figura 2.9 muestra la topología del sistema DFIG.

Generador

Slip Rings

Potencia de

deslizamiento

Figura 2.9 – Back to Back Converter, formando parte del sistema DFIG.

Los dos sistemas anteriormente descritos, el primero utilizando el SCIG, y el

segundo basando su operación en el DFIG, tiene principalmente las siguientes diferencias (Simoes, 2008):

15

• El SCIG requiere un Convertidor Electrónico de Potencia, con mayor capacidad de potencia que el que ocuparía el DFIG, debido a que este último solo procesa potencia deslizante. Por consecuencia, el costo de energía ($/Kwh) del sistema DFIG se ve significativamente reducido.

• El control del DFIG es más sencillo. Lo anterior se debe a que las corrientes de magnetización son prácticamente constantes, sin importar la frecuencia del rotor.

• El factor de potencia puede ser controlado por el lado del estator o el lado del rotor, en el sistema DFIG.

• El sistema DFIG es capaz de operar en los 4 cuadrantes alrededor de la velocidad síncrona. Entonces se podría utilizar en modo de motor, para aplicaciones de bombas hidráulicas por mencionar un ejemplo.

El presente desarrollo de tesis puede ser utilizado bajo las tres topologías anteriormente

mencionadas, ya que es el convertidor Back to Back y sólo sería necesario configurarlo de acuerdo a la topología elegida. El banco de pruebas diseñado e implementado a nivel pre-comercial, queda dimensionado y probado para trabajar de manera confiable y segura. Siendo lo anterior, una de las principales aportaciones de este trabajo.

16

CAPÍTULO 3

DISEÑO DE HARDWARE DEL BACK TO BACK CONVERTER

La topología del Convertidor Electrónico de Potencia Back to Back Converter se compone de dos convertidores: Rectificador de Voltaje Trifásico Controlado y El Inversor de Voltaje Trifásico. Cada convertidor por si mismo cumple una función muy específica dentro de esta configuración (Rashid, Electrónica de Potencia. Circuitos, Dispositivos y Aplicaciones, 2004). Para implementar las distintas técnicas de modulación y control que son necesarias para la correcta operación de cada convertidor, es necesario contar con hardware de Electrónica de Potencia de uso específico, para la puesta en marcha de la topología. La figura 3.1 muestra en un diagrama a bloques lo antes mencionado.

Figura 3. 1 - Diagrama en bloques del hardware de un Back to Back Converter.

Dentro del hardware del Back to Back Converter se encuentra la Interfaz de Potencia la cual se encarga de realizar el acondicionamiento electrónico de los pulsos de disparo, provenientes de la FPGA (Xilinx, MicroBlaze Development Kit Spartan-3E 1600 Edition User Guide, 2007) y que controlan cada IGBT. La interfaz es de suma importancia ya que, además de acondicionar las señales digitales, realiza un optoaislamiento entre la etapa de control (pequeña señal) y la etapa de potencia del convertidor. Así mismo tiene como característica asegurar que los pulsos de disparos siempre tengan los niveles de corriente y voltaje necesarios para poder activar y desactivar, de manera efectiva, los gates de cada IGBT (Electric, 2004).

Por otra parte las protecciones contra dv/dt y di/dt son parte fundamental del convertidor, y estas condiciones están establecidas por las características de conmutación de cada IGBT. La correcta implementación de los circuitos de protección permitirán mantener

17

las tasas dv/dt y di/dt de operación dentro de los límites admisibles del dispositivo electrónico de potencia (Rashid, Electrónica de Potencia. Circuitos, Dispositivos y Aplicaciones, 2004).

Este capítulo se enfoca en el análisis, diseño e implementación del hardware de un Convertidor Electrónico de Potencia. Además se realizan distintas pruebas de validación para preparar el convertidor para poder ser utilizado bajo una estrategia de conmutación y control. 3.1. INTERFAZ ELECTRÓNICA DE POTENCIA.

Dentro del diseño de un convertidor, la Interfaz de Potencia juega un papel muy importante. Recibe pulsos de disparo provenientes del dispositivo que efectuará la técnica de control y los acondiciona para poder activar los gates de cada IGBT. Así, con estos encendidos y apagados, se logrará controlar el comportamiento del convertidor. La Interfaz, para poder ser considerada como apropiada para su uso en Convertidores Electrónicos de Potencia, debe cumplir con las siguientes características:

• Excelente rapidez de respuesta: debido a que debe responder a cambios de

señales de entrada en el orden de microsegundos. • Aislamiento galvánico entre circuitos de pequeña señal y potencia. • Las fuentes conmutadas que manejan la Interfaz de Potencia deben manejar

niveles de rizado en carga de al menos 2 % para garantizar que no existan perturbaciones en los pulsos resultantes.

El diagrama en bloques, figura 3.2, muestra los componentes fundamentales de la Interfaz de Potencia.

Observamos el vector proveniente de la FPGA, el cual es pasado por un buffer para suministrarle niveles de corriente necesarios para su posterior utilización en la interfaz. Después de lo anterior este vector de 6 bits es dividido en conjuntos de dos bits para realizar el control del convertidor por piernas, es decir, el primer par de bits controlara la pierna U del convertidor, el segundo par de bits controlará la pierna V del convertidor y el tercer par de bits la pierna W. Los optoacopladores se encargan de aislar la etapa de control de la etapa de potencia mediante un aislamiento galvánico.

Las fuentes conmutadas flotadas en configuración step-up son utilizadas para proporcionar los niveles apropiados de corriente y voltaje para realizar disparos sólidos a los gates de cada IGBT.

18

Figura 3. 2 - Diagrama en bloques de la Interfaz de Potencia estándar.

3.1.1 DISEÑO DE LA INTERFAZ DE POTENCIA. De acuerdo con la figura 3.2 se estructurará el análisis de la Interfaz de Potencia. Los puntos a cubrir dentro del presente estudio son:

• Buffer SN74LS06 de Texas Instruments y su interacción con la FPGA de Xilinx Spartan 3E-XC3S1600E.

• Optoacopladores HCPL-315J de Agilent. • Fuentes conmutadas Traco DC converter TSM 0515S. • Acondicionamiento de disparos hacia gates del IGBT 2MBI 75N-060 de Fuji

Electric.

3.1.2 BUFFER SN74LS06 INTERACTUANDO CON LA FPGA. La FPGA utilizada para el desarrollo de este proyecto, es la Spartan 3E-XC3S1600E la cual tiene entre sus principales características las siguientes: más de 33,000 logic cells, 2 Xilinx 4 Mbit Platform Flash configuration PROM, Xilinx 64-macrocell XC2C64A CoolRunner CPLD, MicroBlaze code storage/shadowing, 50 MHz and 66 MHz clock oscillators, Hirose FX2 expansion connector with 40-user I/O, Three Digilent 6-pin expansion connectors, Two-input SPI-based Analog-to-Digital Converter (ADC) with programmable-gain pre-amplifier (Xilinx, MicroBlaze Development Kit Spartan-3E 1600

19

Edition User Guide, 2007). Con la anterior descripción se llega a la conclusión que esta FPGA de desarrollo cumple con las características necesarias de rapidez y capacidad para implementar el algoritmo de conmutación para un Convertidor Electrónico de Potencia. Un punto muy importante a considerar es la necesidad de acondicionar el pulso proveniente de la FPGA para poder utilizarlo dentro de la Interfaz de Potencia y esto se logra mediante la utilización del buffer hex inverter (Texas Instruments, 2004) como se observa en la figura3.3.

Figura 3. 3 - Buffer HEX acondicionando pulsos de disparos de la FPGA.

La magnitud proveniente de la FPGA en cada pulso que genera, es de 3.3 voltios pico. Y la capacidad del corriente de cada puerto de salida de la tarjeta de desarrollo es de 16mA (Xilinx, Spartan-3E FPGA Family, 2009). Por lo que el buffer es trascendental dentro de la Interfaz de Potencia. 3.1.3 OPTOACOPLADORES HCPL-315J DE AGILENT. HCPL-315J de Agilent es el optoacoplador utilizado para realizar el aislamiento entre la etapa de control y la etapa de potencia. Este circuito integrado, consta de una etapa de entrada la cual se conforma por un led emisor y una etapa de potencia que se caracteriza por tener un led receptor el cual controla el accionamiento de un arreglo de transistores, los cuales disparan la etapa de salida. Es decir, la activación de la etapa de potencia se lleva a cabo siempre y cuando el led receptor esté conduciendo. Los niveles de corriente y voltaje suministrado por este circuito lo hacen ideal para controlar IGBTs en el rango de hasta 1200 voltios/50A (Agilent Technologies, 2002). La figura 3.4 muestra la circuitería interna del optoacoplador. Este circuito optoacoplador puede ser utilizado en Inversores de Voltaje Industriales, en controladores para Motores de AC, Brushless DC Motors y Uninterruptable Power Supplies (Agilent Technologies, 2002).

20

Figura 3. 4 – HCPL-315J Agilent Technologies.

La configuración propuesta para el optoacoplador HCPL-315J como parte de la circuitería de disparo para un IGBT es la mostrada en la figura 3.5

Figura 3. 5 - Circuito de Disparo HCPL-3150.

En la figura 3.5 observamos el aislamiento entre control y potencia. En el lado de control se encuentran los pulsos acondicionados por el buffer SN74LS06. No hay que olvidar que la lógica de programación que debemos manejar al utilizar este tipo de buffer debe ser inversa para que haya correspondencia con el comportamiento esperado. Dentro de esta configuración se puede apreciar que en la etapa de salida hay un voltaje de polarización proveniente de una fuente flotada. Este tipo de fuente flotada o aislada es muy importante ya que permitirá mandar una diferencia de potencial VGE de manera aislada a la referencia de control de la Interfaz de Potencia. Estas fuentes flotadas deben tener un aislamiento en DC de varios cientos de voltios (kilovoltios preferentemente) para poder soportar condiciones de voltaje que pudiesen dañar la fuente.

21

Al utilizar este tipo de optoacoplador es muy importante el correcto dimensionamiento de Rg (Gate Resistor) para controlar de manera eficiente las conmutaciones del IGBT.

Utilizando un pulso de voltaje positivo VGON de 15 voltios se enciende el IGBT y con un pulso negativo VGOFF de -5 voltios a -15 voltios se logra apagar el dispositivo. El comportamiento dinámico del IGBT puede ser ajustado mediante el valor del resistor de gate (Rg) (Semikron, 2007). El resistor de gate puede directamente afectar: los tiempos de conmutación del IGBT, las pérdidas por conmutación, Reverse Bias Safe Operating Area (RBSOA), Short Circuit Safe Operating Area (SCSOA), dv/dt, di/dt y el parámetro de reverse recovery current del diodo de rueda libre. La figura 3.6 permite observar el control por resistencia.

Figura 3. 6 - Control por resistencia de gate.

La capacitancia de entrada del IGBT (CIN) varía durante el tiempo de conmutación

debido a que está formada por varias capacidades, entre ellas, unas de juntura que dependen de la tensión. Además tiene que ser cargada y descargada en cada ciclo. El resistor de gate determinará el tiempo necesario para hacer esto, limitando la magnitud del pulso de la corriente de gate durante el encendido y el apagado del dispositivo semiconductor. Debido al incremento de la corriente pico de gate, el cual es directamente afectado por la reducción RGON y RGOFF el tiempo de encendido y apagado del IGBT así como las pérdidas por conmutación disminuyen.

En la figura 3.7 podemos observar cómo al disminuir el valor de Rg directamente reducimos el tiempo de encendido, apagado, y los tiempos de subida y bajada del IGBT. Es importante mencionar que en este trabajo el IGBT utilizado es de Fuji Electric con número de parte 2MBI 75N-060 Modular (Semikron, 2007).

Un aspecto importante a considerar cuando se reduce el valor del resistor de gate es el di/dt generado cuando grandes corrientes son conmutadas rápidamente. Esto se debe a la inductancia parásita presente en el circuito, la cual produce altos picos de voltaje en el IGBT. Se puede estimar el pico de voltaje utilizando la siguiente ecuación:

Vstray � �� ���� Ecuación 3.1

donde: • �� es la inductancia parásita presente en el circuito. • Vstray es el pico de Voltaje estimado.

e

22

Figura 3. 7 - IGBT 2MBI 75N-060 gate resistance vs toff, ton, tr y tf (Electric, 2004).

En la figura 3.8 se observan áreas sombreadas correspondientes a distintos valores

de Rg, las gráficas de on y off muestran el valor por pérdidas de conmutación. En la gráfica donde vemos el tiempo de apagado podemos observar más claramente cómo afecta aumentar el valor de Rg. El voltaje pico transitorio de VCE podría destruir el IGBT debido a su magnitud. Como lo observamos en la figura 3.8 el Vstray puede ser reducido incrementando el valor del resistor de gate (Rg). Así el riesgo de destrucción del IGBT por sobrevoltaje puede ser eliminado. En el tiempo de apagado del dispositivo de potencia, las pérdidas de conmutación son mayores que en el tiempo de encendido, debido a qu la duración del IGBT al cambiar de on a off es mayor. Lo anterior causado por las características de construcción del dispositivo así como distintos efectos inductivos de la propia circuitería.

Figura 3. 8 – Comportamiento de las pérdidas por conmutación al variar Rg.

i/dt

n

to

23

Un rápido encendido y apagado traen consigo altos niveles de dv/dt y d respectivamente. Además grandes interferencias electromagnéticas (EMI) son generadas por la rapidez de las transiciones, esto puede traer problemas de funcionamiento con la circuitería de la Interfaz de Potencia (Semikron, 2007). La figura 3.9 proporciona un resumen del comportamiento del IGBT al modificar el resistor de gate. Podemos observar que al incrementar Rg la corriente pico de encendido, la corriente pico de apagado del diodo de rueda libre los factores de dv/dt, di/dt, los picos de voltaje y la EMI disminuyen, mientras que los tiempos de encendido y apagado, así como la potencia disipada de encendido y apagado aumenta. Caso contrario sucede al disminuir la Rg, donde el IGBT se vuelve más rápido y por ende disminuye la potencia disipada (Semikron, 2007).

Figura 3. 9 – Comportamiento del IGBT al modificar Rg.

Al realizar el dimensionamiento de Rg, es necesario considerar los siguientes

aspectos (Semikron, 2007). Los cuales traerán consigo disminución en las pérdidas por conmutación, nula oscilación en el modulo de IGBT y limitación máxima del factor dv/dt.

• Un módulo de IGBT con corriente nominal muy alta será controlado co

resistores pequeños en gate. De manera similar, pequeños módulos de IGBTserán controlados con resistores grandes en gate.

• Para la mayoría de los casos, el valor optimizado de un resistor de gate estará fluctuando entre el valor propuesto en la hoja de datos y aproximadamente dos veces este valor. El valor especificado en la hoja de datos del IGBT es el valor mínimo de operación; dos veces la corriente nominal puede ser conmutada bajo esta condición de manera totalmente segura (Semikron, 2007).

• Si, al dimensionar Rg se decide controlar por separado encendido y apagado, es decir RgON y RgOFF será necesario anexar un segundo resistor de gate Rg2 en serie con un diodo y en paralelo con la Rg1 inicial. Ahora se deduce que, incrementando Rg1 aumentamos el tiempo de apagado en el IGBT, con esdisminuiremos el pico de sobrevoltaje en el apagado. Al incrementar Rg2 nos lleva a aumentar el tiempo de encendido, y con esto la corriente de pico inverso

del diodo de rueda libre disminuirá. En la figura 3.10 podemos observar lo anteriormente descrito.

Figura 3.10 - Rg vs RgON, RgoFF.

La resistencia de gate (Rg) determina el pico de corriente de gate IGM. Incrementando el pico de corriente de gate podemos disminuir las pérdidas por conmutación, así como los t iempos de encendido y apagado del IGBT. El valor máximo de IGM es determinado por el fabricante del optoacoplador en la hoja de datos. Es muy importante considerar este valor pico de corriente para no dañar la etapa de salida del driver. Para realizar el cálculo del pico de corriente máximo de gate IGM (Semikron, 2007). Util izamos la siguiente ecuación:

VgoN — Vgo?F IGM = — — - — - Ecuación 3.2

Rg + Rg ( m t )

donde:

• VgoN es el voltaje de encendido del IGBT, es la magnitud máxima del pulso de

disparo hacia gate.

• VgoFF es el voltaje de apagado del IGBT. Es el potencial con el cual se manda a

desactivar el IGBT.

• Rg (int). Valor propuesto en la hoja de datos por el fabricante del IGBT.

Para determinar el valor mínimo del resistor de gate Rg (min) utilizamos la

siguiente ecuación (Semikron, 2007):

Vgou — VgoFF RgCmiri) = : Ecuación 3.3

IGM

Para realizar el cálculo de Rg del driver que acondiciona el disparo para el IGBT

utilizamos la siguiente ecuación (Agilent Technologies, 2002):

Vcc — VEE — VOL Rg = Ecuación 3.4

lOLPEAK

24

25

donde: • VCC es el voltaje positivo de la fuente flotada la cual se encargará de disparar el

IGBT. • VEE es el voltaje en el rango de -5 a -15 voltios utilizado para apagar el IGBT.

Proveniente de la fuente flotada. En el presente trabajo el voltaje utilizado para desactivar el IGBT es de 0 voltios de DC.

• VOL parámetro localizado en la hoja de datos del fabricante del driver, se refiere a “Low level output voltage” que para el driver analizado de Agilent HCPL-315J se debe determinar analizando una curva característica, ver figura 3.11

• IOLPEAK parámetro localizado en la hoja de datos del fabricante del driver, se refiere a “Low peak output current” que para el driver analizado de Agilent HCPL-315J es de 600mA.

Figura 3.11 - Gráfica que relaciona IOLPEAK vs VOL (Electric, 2004).

Conociendo la configuración típica del optoacoplador HCPL-315J, así como las

implicaciones de diseño necesarias para su utilización como driver, el siguiente paso natural es plantear la configuración para poder controlar una pierna del convertidor completa. Lo anterior se muestra en la figura 3.12.

Para diseñar la interfaz de un convertidor electrónico de potencia es necesario saber cuántas señales de control hacia gates del convertidor tendremos. Una vez conocido lo anterior, se determinarán cuántas fuentes DC-DC flotadas vamos a necesitar para generar la tensión necesaria, y poder disparar cada IGBT. En el presente desarrollo, los convertidores a utilizar son un Inversor de Voltaje Trifásico y un Rectificador de Voltaje Trifásico Controlado. Estas configuraciones tienen 6 IGBTs y por lo tanto 6 señales de control por cada convertidor. La figura 3.13 muestra la distribución de fuentes flotadas en la Interfaz de Potencia de acuerdo a la naturaleza del propio puente trifásico.

26

Figura 3.12 – HCPL-315J de Agilent, configuración driver por pierna del convertidor.

Figura 3.13 - La configuración de puente trifásico muestra la distribución de fuentes flotadas.

En la figura 3.13 observamos que los IGBTs S I , S3 y S5 tienen fuente flotada de manera independiente para generar la tensión necesaria para poder activar cada gate. A su vez, los IGBTs inferiores, es decir S4, S6 y S2 tienen una fuente compartida para los tres dispositivos. Esto se debe, a que existe un punto en común en el Bus N de la configuración, así, la diferencia de potencial se obtiene entre cada gate y el punto N común a los tres IGBTs. Caso que no sucede en los IGBTs superiores de la configuración ya que la diferencia de potencial se obtiene de manera independiente entre cada gate y emitter de dichos IGBTs.

3.1.4 FUENTES CONMUTADAS TRACO DC CON VERTER TSM 0515S.

Para el desarrollo de los Convertidores Electrónicos de Potencia fue necesario elegir una fuente de suministro de tensión de DC aislada que contará con las características necesarias para formar parte de la Interfaz de Potencia. Para esto se elige la fuente de suministro Traco D C Converter T S M 0515S, la cual tiene entre sus principales características: aislamiento de I/O de 1000 VDC, alta eficiencia, RoHs Compliant, esquema de operación D C - D C converter boost, capacidad de corriente máxima de 65mA, 15 voltios como salida, 1 W de potencia, reducción de ruido asi como eliminación de ground loop. El principio de operación de esta fuente flotada corresponde a un esquema step-up, mejor conocido como elevador de voltaje.

Para realizar el cálculo de eficiencia en un DC-DC converter single, es necesario aplicar la ecuación 3.5, la cual relaciona la potencia de salida respecto a la potencia de entrada (Traco Power, 2008).

Este t ipo de convertidor integrado tiene la ventaja de no utilizar elementos externos para comportarse como boost o elevador de tensión. El único requisito de operación es polarizarlo con +5 voltios y un capacitor cerámico en el orden de los nano Faradios, en paralelo con la alimentación, como parte de su configuración básica.

Para el uso del Traco Converter como fuente de suministro de D C es importante considerar que la máxima corriente de salida que puede proporcionar este IC es de 65mA, y el diseñador debe asegurarse que el pico de corriente no estará yendo más allá de dicho valor. Una alternativa que se tiene para manejar valores mayores de corriente de salida, es colocar un capacitor electrolítico de 22uF polarizado de manera directa con el pin de salida, este capacitor ayuda a ir un poco más allá del umbral de corriente permitido. Es importante tener en mente que los convertidores internamente no tienen capacitores electrolíticos que podrían almacenar cierta cantidad de energía. Este tipo de IC tiene en su interior capacitores cerámicos o capacitores multicapa, los cuales son muy rápidos, pero no pueden almacenar grandes cantidades de energía por un tiempo prolongado. El uso de estos convertidores en condiciones de sobrecarga afectarán el t iempo de vida del convertidor DC-DC. Si la condición de sobrecarga ocurre esporádicamente (una vez al mes , o incluso menos) y por corto t iempo no se afectará el t iempo de vida de la fuente de D C . (Peder Arpagaus, 2010).

27

y

lo

28

La figura 3.14 muestra la configuración básica del TRACO Converter TSM 0515S. Esta configuración cuenta ya con el elemento electrolítico de 22µF para incrementar la capacidad de corriente.

Figura 3.14 - TRACO converter TSM 0515S, Configuración básica con capacitor de salida.

3.1. 5 ACONDICIONAMIENTO DE DISPAROS IGBT 2MBI 75N -060. Es muy importante contar con disparos acondicionados electrónicamente para poder activar o desactivar cada IGBT de la configuración. De la consistencia de los pulsos enviados a los gates, dependerá la buena implementación de la estrategia de control conmutación. Debido a la naturaleza de la FPGA los pulsos que recibe la Interfaz de Potencia son de magnitud 3.3 voltios, y después de realizado el acondicionamiento, dichos pulsos alcanzan una magnitud de 14.3 voltios. Este último valor, cumple con recomendado por el fabricante del IGBT 2MBI 75N-060 para la activación del dispositivo (Electric, 2004), el cual establece que los pulsos de disparo deben ser de magnitud positiva en el orden de +15 voltios. E inferior a +18 voltios. La figura 3.15 muestra la magnitud de los disparos a la salida de la FPGA.

Figura 3.15 - Disparos provenientes de la FPGA. VMAX =3.3 voltios.

29

En la figura 3.16 podemos observar cómo se incrementa la magnitud de los pulsos después de haber sido acondicionados electrónicamente.

Figura 3.16 - Disparos provenientes de la FPGA. VMAX =14.2 voltios.

3.1.6 IMPLEMENTACIÓN DE LA INTERFAZ ELECTRÓNICA D E POTENCIA. Después del análisis y diseño de la Interfaz de Potencia el siguiente paso es la implementación física. Se buscó consolidar un diseño existente, adaptándolo a las necesidades especificas de los convertidores desarrollados en este trabajo. El software utilizado para el desarrollo de la Interfaz de Potencia fue Altium Designer, así como PSPICE 9.1 para simulación y validación de principios de operación. En la figura 3.17 se muestra el diagrama esquemático de la interfaz de potencia. Se puede apreciar la configuración completa de la estructura FPGA-Buffer-Optoacopladores -DC-DC Converter-IGBT. En la figura 3.18 se observa el diseño, en Altium Designer, de la Interfaz de Potencia. Fue desarrollada en dos capas, con elementos de SMD 0805 y 1206. La figura 3.19 muestra la implementación física. Dicha interfaz se caracteriza por tener led indicadores por cada señal de disparo, así como cuenta con conectores de potencia de uso rápido Weidmüller. Esta Interfaz de Potencia se construyó bajo lineamentos pre-comerciales.

30

123

678

161514

11109

HCPL 315J U

Component_1

1234

8765

DC DC Up1234

8765

DC DC N

Driver Power Converter, Voltage Source Inverter using HCPL 315J Agilent and DC DC Converter TSM

5Vgnd

5V

5Vgnd

5V

Sup Emitter

Sup Gate

Sun Emitter

Sun Gate

5Vgnd

5V

1 2

SN74L06A

SN74LS06D

Nun

5Vgnd5V

3 4

SN74L06B

SN74LS06D

Nup

123

678

161514

11109

HCPL 315J V

Component_1

1234

8765

DC DC Vp5Vgnd

5V

Svp Emitter

Svp Gate

Svn Emitter

Svn Gate

5Vgnd

5V

5 6

SN74L06C

SN74LS06D

Nvn

5Vgnd5V

9 8

SN74L06D

SN74LS06D

Nvp

123

678

161514

11109

HCPL 315J W

Component_1

1234

8765

DC DC Wp5Vgnd

5V

Swp Emitter

Swp Gate

Swn Emitter

Swn Gate

5Vgnd

5V

11 10

SN74L06E

SN74LS06D

Nwn

5Vgnd5V

13 12

SN74L06F

SN74LS06D

Nwp

Sun GateSup Gate

Svp GateSvn GateSwp GateSwn Gate

Sup EmitterSun EmitterSvp EmitterSvn EmitterSwp EmitterSwn Emitter

123456

Señales de Control

Header 6

NupNunNvpNvnNwpNwn

5V5Vgnd

Rbun

Rbup

Rbvn

Rbvp

Rbwn

Rbwp

Rgn

Run

Rgu

Rup

Rgvn

Rvn

Rgv

Rvp

Rgwn

Rwn

Rgw

Rwp

100nF

Cu

100nF

Cv

100nF

Cw

100nF

Cfu

100nF

Cfv

100nF

Cfw

100nF

Cun

100nF

Cup

100nF

Cvn

100nF

Cvp

100nF

Cwn

100nF

Cwp

100nF

Cfn

100nF

Cn

12

5VDC GND

Component_1

123456

Gates IGBTs

Component_1

123456

Emitters IGBTs

Component_1Led Vn

Led Vp

Led Wn

Led Wp

12

Ventilador

Component_1

Led Un

Led Up

Figura 3.17 - Diagrama esquemático de la interfaz de potencia.

Figura 3.18 - Diseño en Altium Designer, 2 Capas. Interfaz de Potencia.

31

Figura 3.19 - Interfaz de Potencia para convertidores electrónicos.

Figura 3.19 a – Traco DC Converter TSM 0515S optoacoplador Agilent HCPL-315J.

Para este desarrollo se construyeron dos interfaces de potencia. Una para el Inversor de Voltaje Trifásico y otra para el Rectificador de Voltaje Trifásico. Ambos diseños fueron probados en el Power Electronics Lab del ITESM para validar su correcta implementación, así como su correcto funcionamiento bajo condiciones de operación, propias de un convertidor electrónico de potencia.

32

3.2 CIRCUITOS DE PROTECCIÓN PARA CONVERTIDORES ELECTRÓNICOS DE POTENCIA. Los circuitos Snubber pueden ser clasificados en dos tipos: Individual y Lump. El Snubber del tipo individual es conectado a cada IGBT, mientras el Snubber del tipo Lump, es conectado entre el Bus de Corriente Directa y tierra para una protección centralizada (Electric, 2004). Ejemplos de Circuitos Snubber del tipo Individual son:

• RCD Snubber Circuit. • Charge and Discharge RCD Snubber Circuit. • Discharge Suppressing RCD Snubber Circuit.

Circuitos Snubber del tipo Lump:

• C Snubber Circuit. • RCD Snubber Circuit.

Para este proyecto, se decide utilizar el Snubber del tipo individual llamado Discharge Suppressing RCD por las siguientes razones:

- Al ser una protección del tipo individual en caso de presentarse alguna falla o se necesite reparar el Snubber, será relativamente sencillo localizar el problema.

- Esta configuración es recomendada para ser utilizada en altas frecuencias de conmutación.

- Las pérdidas por disipación de potencia en el Snubber son muy pequeñas. - Esta configuración es recomendada por Fuji Electric para su utilización en

Inversores de Voltaje Trifásicos (Electric, 2004). - Este tipo de Circuito Snubber es el más apropiado para ser utilizado con IGBTs

(Electric, 2004).

La figura 3.20 muestra la configuración del Discharge Suppressing RCD Snubber para una sola pierna del Convertidor Electrónico de Potencia. Una vez definido el tipo de protección a utilizar es necesario analizar el cálculo de los componentes del Snubber, así como sus parámetros fundamentales de operación. La figura 3.21 muestra las formas de onda de corriente y voltaje en el momento de apagado del IGBT (Electric, 2004). De la figura 3.21 se describe la nomenclatura para la mejor apreciación de las distintas situaciones mostradas en la gráfica.

• VCESP: Pico de Voltaje en el IGBT en el momento de apagado. • VCEP: Pico de Voltaje del Capacitor del Snubber. • Io: Corriente del colector en el momento de apagado. • IC: Corriente de colector del IGBT. • VCE: Voltaje colector-emisor del IGBT.

2MBI 75N 060

Figura 3.20

Figura 3.21 -

El pico de voltaje del IGBT en el momento de apagado se calcula mediante la siguiente ecuación: VCESP

donde: • Ed es el Bus de DC.• VFM es el parámetro

valor de referencia para este parámetro es1200 voltios clase

33

2MBI 75N 060

D1

D4

D1A

D4A

C1

C4 R4

R1

BUS P

BUS N

ura 3.20 - Discharge Suppressing RCD Snubber Circuit.

- Formas de onda de voltaje y corriente en el apagado del IGBT.

ico de voltaje del IGBT en el momento de apagado se calcula mediante la

us de DC. es el parámetro transient forward voltage drop en el diodo del

valor de referencia para este parámetro es: 600 voltios clase: 20 a 30 voltclase: 40 a 60 voltios.

Formas de onda de voltaje y corriente en el apagado del IGBT.

ico de voltaje del IGBT en el momento de apagado se calcula mediante la

en el diodo del Snubber. El : 20 a 30 voltios y

• Ls es la inductancia del cableado del Snubber. Para el cálculo del valor de Ls es necesario medir el cableado del Snubber y considerando un valor aproximado de 5nH/cm se calcula la inductancia del cableado.

• dlc/dt es el máx imo cambio en la corriente de colector en el momento de apagado del IGBT.

El valor necesario de capacitancia Cs del Snubber se calcula utilizando la siguiente ecuación: Cs

Ecuación 3.7

Una vez calculado del capacitor Cs del Snubber, el siguiente paso de diseño es determinar el valor del resistor Rs, el cual tiene como principal actividad descargar la energía contenida en el capacitor antes de que el siguiente IGBT se apague.

Para descargar al menos el 9 0 % de la energía contenida en el capacitor, se debe utilizar la siguiente fórmula para estimar el valor del resistor del Snubber:

Ecuación 3.8

Si la resistencia del Snubber se ajusta a un valor muy bajo, la corriente del circuito Snubber comenzará a oscilar y la corriente de pico de colector en el IGBT que se apagará incrementará.

Para el cálculo de la potencia disipada por el Snubber se utilizará la siguiente ecuación:

Ecuación 3.9

Para la selección del diodo del Snubber es importante tener en mente las siguientes recomendaciones del fabricante (Electric, 2004):

• El parámetro de transient forward voltage drop en el diodo puede causar picos de voltaje en el IGBT que se apagará.

• Si el parámetro reverse recovery time del diodo del Snubber es muy grande las pérdidas por disipación de potencia serán también muy grandes cuando se conmute a frecuencias elevadas.

• Se debe seleccionar un diodo para el Snubber que tenga low transient forward voltage, y un pequeño short reverse recovery time.

En la figura 3.22 se muestra el diagrama esquemático Discharge Suppressing RCD Snubber Circuit. En la figura 3.23 se observa el diseño en Altium Designer del Snubber, el cual fue diseñado en dos capas de circuito impreso y agujeros metalizados.

34

35

D SN1

C SN 1

R SN1Res

C SN 4Cap

D SN4

Co IGBT1

Emi IGBT1

Co IGBT 4

Emi IGBT4

D SN3

.1 uF

C SN 3Cap

C SN 6Cap

D SN6

Co IGBT3

Emi IGBT3

Co IGBT 6

Emi IGBT6

D SN5

C SN 5Cap

C SN 2Cap

D SN2

Co IGBT5

Emi IGBT5

Co IGBT 2

Emi IGBT2

123456

S1 S4 S3Conector Weidmuller

123456

S6 S5 S2Conector Weidmuller

Co

IGB

T1

Em

i IG

BT

1C

o IG

BT

4E

mi I

GB

T4

Co

IGB

T3

Em

i IG

BT

3

Co

IGB

T 6

Em

i IG

BT

6C

o IG

BT

5E

mi I

GB

T5

Co

IGB

T 2

Em

i IG

BT

2

Circuito de protección.

Para el VSI,

Circuito obtenido de app de FUJI ELECTRIC

Discharge Suppressing RCD Snubber Circuit

R SN1aRes

R SN4Res

R SN4aRes

R SN3Res

R SN3aRes

R SN6Res

R SN6aRes

R SN5Res

R SN5aRes

R SN2Res

R SN2aRes

Figura 3.22 - Circuito esquemático Discharge Suppressing RCD Snubber. Desarrollado en Altium Designer.

Figura 3.23 - Diseño de PCB Circuito Discharge Suppressing RCD Snubber.

36

En la figura 3.24 se muestra el Discharge Suppressing RCD Snubber implementado físicamente. Esta protección se caracteriza por contar con componentes dimensionados de acuerdo a los requerimientos de cada convertidor electrónico de potencia utilizado en este trabajo. Este circuito de protección fue construido bajo lineamentos pre-comerciales.

Figura 3.24 - Implementación física Circuito Discharge Suppressing RCD Snubber.

Figura 3.24a - Discharge Suppressing RCD Snubber vista lateral. Componentes de potencia.

37

3.3 PUENTE TRIFÁSICO. CONSTRUCCIÓN UTILIZANDO IGBTs 2MBI 75N-60.

Recordando la descripción dada en la figura 3.1, donde se muestra el hardware necesario para la puesta en marcha del Back to Back Converter, solo falta entrar en detalle en la construcción del Puente Trifásico, el cual, es parte crucial del hardware de potencia, debido a que en el puente se determina el tipo de elemento de potencia a conmutar, sus características y se dimensiona el convertidor electrónico.

En cuanto a construcción se refiere, el hardware para el Inversor Trifásico de Voltaje y el Rectificador de Voltaje Trifásico Controlado, es el mismo. La única diferencia es el tipo y la distribución de la tensión entrante a cada convertidor, es decir, en el VSI sólo entra tensión de DC por medio de un Bus PN y se obtiene una salida trifásica de la unión emisor colector de cada pierna. Mientras que el rectificador recibe alimentación de CA trifásica en cada unión emisor colector y se obtiene una salida de DC en los puntos de unión P y N del convertidor electrónico. La figura 3.25 muestra el circuito esquemático del Rectificador de Voltaje Trifásico Controlado y la figura 3.26 muestra el circuito esquemático del Inversor de Voltaje Trifásico.

BUS P

BUS N

QRE1

QRE4

QRE3

QRE6

QRE5

QRE2

SW

L1

SW

L2

SW

L3

L1 L2 L3

Figura 3.25 - Circuito esquemático, Rectificador de Voltaje Trifásico Controlado.

S1

S4

S3

S6

S5

S2

Out A Out B Out C

D1

D4 D6

D3 D5

D2

BUS P

BUS N

Figura 3.26 - Circuito esquemático, Inversor de Voltaje Trifásico.

el de un

.

38

3.3.1 DISPOSITIVO ELECTRÓNICO DE POTENCIA.

Para realizar una buena elección, entre qué interruptor electrónico utilizar como elemento para convertidores de potencia debemos tener en cuenta varios aspectos que nos darán claridad al momento de realizar la elección. Estos criterios para la selección de los dispositivos son:

• Rango de voltaje y corriente máxima que se estará conmutando. • Frecuencia de conmutación a la cual se estará operando. • Aplicación del convertidor electrónico de potencia. • Velocidad de conmutación requerida. • Tipo de activación del dispositivo electrónico. Pulso positivo, Accionamiento

por Voltaje, Corriente o Accionamiento con 0 voltios.

La figura 3.27 muestra los principales dispositivos utilizados en convertidores electrónicos de potencia.

IGBTMOSFET-N BJT

Figura 3.27 - Dispositivos electrónicos de Potencia.

De los tres elementos mencionados en la figura 3.27, es necesario destacar la

manera en cómo se realiza el control de cada uno de ellos, es decir qué tipo de señal de control necesitan para activarlos, de qué magnitud es dicho pulso, y algunas características de operación. Por lo anterior enseguida se describirán aspectos fundamentales del MOSFET de Potencia, asi como del IGBT que son los dos dispositivos comúnmente utilizados en los convertidores de potencia implementados en este proyecto.

• IGBT (Insulated Gate Bipolar Transistor): Es un dispositivo controlado por

voltaje. Para activarse requiere un voltaje sostenido alrededor de +15 voltios aplicado en VGE, mientras que para desactivarse es necesario un voltaje en rango de -5 a -15 voltios. Su velocidad de conmutación es en el orden decenas de kHz, siendo más rápido que un BJT, pero más lento que MOSFET. En cuanto a sus niveles de corriente y voltaje es mucho más robusto que un MOSFET, pero menos que un BJT. Lo anterior se debe a que el IGBT combina las principales características de un dispositivo MOSFET con un BJT (Rashid, Electrónica de Potencia. Circuitos, Dispositivos y Aplicaciones, 2004)

de

T

to al

la

y

ltos

39

• MOSFET (Metal Oxide Semiconductor Field Effect Transistor): Es un dispositivo de potencia que conmuta a gran velocidad. Y con un rangopotencia media. Para su activación es necesario conocer qué tipo de MOSFET vamos a utilizar, esto es debido a que existen dos tipos: MOSFET de tipo enhancement y MOSFET del tipo depletion (ver figura 3.28) y dependiendo del tipo de dispositivo es la magnitud del pulso de activación. El MOSFEenhancement permanece apagado con 0 voltios aplicados en gate mientras que con un pulso positivo de magnitud adecuada enciende el MOSFET. En cuan MOSFET del tipo depletion, permanece encendido con 0 voltios en gate y el voltaje de gate a source puede ser positivo o negativo. Podemos hacer siguiente analogía: un MOSFET del tipo enhancement es equivalente a un interruptor normalmente abierto, mientras que un MOSFET del tipo depletion es equivalente a un interruptor normalmente cerrado.

MOSFET-N - DEPLETIONMOSFET-N- ENHANCEMENT

Figura 3.28 - Tipos de MOSFETs utilizados en Electrónica de Potencia.

Después de analizar las principales características de los dispositivos de potencia

utilizados en convertidores electrónicos, se decide implementar el Inversor de Voltaje Trifásico y el Rectificador de Voltaje Trifásico Controlado utilizando IGBTs de Fuji Electric Modulares 2MBI 75N-060. Esta decisión se debe a que la aplicación del Back to Back Converter requiere contar con elementos de potencia que se distingan por tener buena velocidad de conmutación, así como robustez en sus niveles máximos de voltaje y corriente a conmutar. Así mismo, un factor determinante para la elección de IGBTs sobre MOSFETs es la manera en cómo se activa y desactiva este componente. Ya que es relativamente sencillo activar el dispositivo electrónico utilizando pulsos positivos de +15 voltios y desactivarlo mandando 0 voltios a VGE.

A continuación se describirá a fondo la estructura, composición interna características principales de los IGBTs al ser utilizados en los Convertidores Electrónicos de Potencia. 3.3.2 IGBT (INSULATED GATE BIPOLAR TRANSISTOR). El IGBT es un dispositivo diseñado para conmutar a gran velocidad y ser controlado por voltaje en gate, como un MOSFET. Además posee una capacidad de manejo de aniveles de voltaje y corriente como un transistor bipolar. La figura 3.29 muestra los límites actuales de la tecnología IGBT (Neacsu, Power Switching Converters, 2006).

40

Figura 3.29 - Tecnologia IGBT.

La estructura interna del IGBT es similar a la estructura del MOSFET de potencia, la única diferencia es que en la parte del drain, se agrega una capa extra de material p+. En la figura 3.30 podemos apreciar la estructura interna de ambos dispositivos de potencia.

Figura 3.30 - Estructura Interna MOSFET de Potencia, IGBT (Electric, 2004).

El IGBT es un dispositivo controlado por voltaje. El circuito equivalente es un transistor monolítico BiMOS, en el cual un transistor BJT pnp y un MOSFET de potencia, que son conectados en configuración Darlington. Aplicando un escalón positivo entre gate y emitter de la configuración se encenderá el MOSFET, lo que provocará una condición de baja resistencia entre la base y el colector del Transistor pnp, de tal modo que el transistor se encenderá. Caso contrario sucede cuando se extingue el escalón positivo entre gate y emitter, el MOSFET se apagará, causando que la corriente de base del transistor se vaya a cero y apagara de igual manera el Transistor. Con esto podemos comprobar que el IGBT se

de

por

tar

41

puede controlar por voltaje, al igual que el MOSFET. Figura 3.31 muestra el circuito equivalente del IGBT.

Gate

Colector

Emitter

Figura 3.31 - Circuito Equivalente IGBT.

Como en el MOSFET de Potencia, un pulso positivo entre gate y emitter provoca

que una corriente fluya a través del IGBT, encendiéndolo. Cuando el IGBT está en condición de encendido, portadores positivos son inyectados de la capa p+ en el lado del colector a la capa base n (ver figura 3.30), de tal modo que se fuerza la conductividad. Esto lleva al IGBT a alcanzar un valor de RON mucho menor que el del MOSFET. Este parámetro RON es sumamente importante debido a que un dispositivo con baja RON tiene una disipación de potencia interna baja y una baja caída de voltaje en el estado de encendido.

El siguiente paso en el análisis del IGBT como elemento de potencia, fundamental en convertidores electrónicos, es determinar la manera en cómo se activará el dispositivo, es decir magnitud y polaridad de pulsos. Es importante recordar que el IGBT es un dispositivo controlado por voltaje, y esta diferencia de potencial directamente se aplica entre las terminales de gate y emitter del dispositivo. En seguida se presentarán lasrecomendaciones hechas por Fuji Electric para control de IGBTs (Electric, 2004).

VGE (ON STATE): Un valor recomendado para el pulso positivo de encendido es VGE = +15 voltios. Es importante tener en mente las siguientes recomendaciones, antes de establecer esta magnitud como máximo del pulso de DC que controlará el gate.

• Al ajustar +VGE se debe de recordar que siempre se debe mantener el pulso debajo de VGES = ±20 voltios que es el máximo permitido en VGE.

• Se recomienda que las fluctuaciones de la fuente de voltaje, se mantengan como máximo en un rango de ±10%.

• El tiempo de encendido y las perdidas por conmutación aumentan al incremenligeramente VGE.

r

42

VGE (OFF STATE): El valor recomendado para apagar el IGBT va desde un rango de -5 hasta -15 voltios de VGE.

• Al ajustar -VGE se debe de recordar que siempre se debe mantener el pulso podebajo de VGES = ± 20 voltios que es su máximo permitido en VGE.

• Se recomienda que las fluctuaciones de la fuente de voltaje, se deben mantener como máximo en un rango de ±10%.

• Las características de apagado del IGBT dependen en gran medida de -VGE, especialmente cuando la corriente del colector está comenzando a disminuir. En consecuencia un -VGE más grande disminuirá el tiempo de conmutación y las pérdidas por conmutación también comenzarán a disminuir.

La figura 3.32 (Electric, 2004) muestra la polarización del IGBT con pulso positivo

para encendido y con pulso negativo para el apagado del dispositivo.

Figura 3.32 - Pulso aplicado a VGE para encender y apagar el IGBT.

Una vez completado el análisis de las características principales del IGBT como dispositivo de potencia, se presentarán las principales características del IGBT Modular de Fuji 2MBI 75N-060 (Electric, 2004). El dispositivo de potencia tiene la principal característica que es un arreglo de IGBTs el cual está diseñado para funcionar como una pierna de un Convertidor Electrónico de Potencia. Este es uno de los denominados IGBTs modulares de Fuji. La figura 3.33 muestra el circuito esquemático correspondiente a este dispositivo. Las principales características de este IGBT modular se presentan a continuación:

• Reverse Bias Safe Operating Area (RBSOA): area cuadrada. • Voltaje de saturación pequeño. • Disipación total de potencia reducida. • Inductancia parásita interna minimizada. • Entre sus múltiples aplicaciones destacan: circuitos de conmutación de alta

potencia, control de motores de AC, control de motores de DC y UPS.

43

Figura 3.33 - Circuito Esquemático IGBT Modular 2MBI75N060.

La figura 3.34 muestra las dimensiones físicas del IGBT modular de Fuji Electric

implementado en esta tesis y también podemos observar físicamente el componente.

Figura 3.34 - Dimensiones del IGBT 2MBI 75N-060, vista lateral.

La tabla 3.1 muestra las principales especificaciones eléctricas del componente.

Tabla 3.1 - Características Eléctricas IGBT 2MBI 75N-060.

44

La tabla 3.2 muestra los niveles de operación máximos permitidos del IGBT.

Tabla 3.2 - Maximos niveles de operación IGBT 2MBI 75N-060.

3.3.3 PUENTE INVERSOR DE VOLTAJE TRIFÁSICO.

El hardware del Inversor de Voltaje Trifásico se realizó bajo la topología característica de este tipo de convertidor electrónico. El cual se caracteriza por recibir como entrada de Directa y se obtiene como salida una respuesta trifásica cuasi sinusoidal. La figura 3.35 muestra el circuito esquemático de la implementación del VSI.

Sup Gate

Sun Gate

Svp Gate

Svn Gate

Swp Gate

Svn Gate

Sup Emitter

Sun Emitter

Svp Emitter

Svn Emitter

Swp Emitter

Svp Emitter

P Vdc

N Vdc

Output Phase U1 Output Phase V1 Output Phase W1

0

1

2

3

4

5

6

IGBT MODULE U

2MBI 75N-060

0

1

2

3

4

5

6

IGBT MODULE V

2MBI 75N-060

0

1

2

3

4

5

6

IGBT MODULE W

2MBI 75N-060

S1

S4

S3

S6

S5

S2

Figura 3.35 - Circuito esquemático Inversor de Voltaje Trifásico.

Los diseños y circuitos esquemáticos fueron realizados utilizando el software Altium Designer. Las figuras 3.36, 3.36a, 3.36b muestran la evolución la implementación física del Inversor de Voltaje Trifásico. Es importante mencionar que este convertidor electrónico

45

se diseñó pensando formar parte del sistema Back to Back Converter por lo que fue parte del diseño implementar con componentes, software, e interfaces de alta calidad y siempre teniendo en mente un objetivo pre-comercial. El resultado de lo anterior es el siguiente hardware.

Figura 3.36 - Inversor de Voltaje Trifásico versión 1.0.

Figura 3.36a - Inversor de Voltaje Trifásico versión 2.0.

s

46

Figura 3.36b - Inversor de Voltaje Trifásico versión 3.0

Los diseños presentados en las figuras 3.36, a, b muestran la evolución del Inversor de Voltaje Trifásico el cual se diseñó siempre pensando que sería parte del sistema Back to Back Converter. Al momento de diseñar se utilizaron elementos, así como componentetotalmente comerciales para poder reproducir el VSI en cualquier momento. Con este tipo de esfuerzos se llegó a nivel prototipo pre-comercial.

47

3.3.4 PUENTE RECTIFICADOR DE VOLTAJE TRIFÁSICO CONTROLADO.

El hardware del Rectificador de Voltaje Trifásico Controlado se realizó bajo la topología característica de este tipo de convertidor electrónico. Se caracteriza por suministro trifásico y se obtiene como salida una tensión de DC controlada. La figura 3.37 muestra el circuito esquemático diseñado en Altium Designer.

Sup Gate

Sun Gate

Svp Gate

Svn Gate

Swp Gate

Svn Gate

Sup Emitter

Sun Emitter

Svp Emitter

Svn Emitter

Swp Emitter

Svp Emitter

In_L1 In_L2 In_L3

0

1

2

3

4

5

6

IGBT MODULE U

2MBI 75N-060

0

1

2

3

4

5

6

IGBT MODULE V

2MBI 75N-060

0

1

2

3

4

5

6

IGBT MODULE W

2MBI 75N-060

S1

S4

S3

S6

S5

S2

P Vdc

N Vdc

Figura 3.37 - Circuito esquemático Rectificador de Voltaje Trifásico Controlado.

La figura 3.38 muestra la implementación física del Rectificador de Voltaje

Trifásico Controlado. En la imagen observamos el puente rectificador construido con IGBTs modulares, la interfaz de potencia y las protecciones. Es importante mencionar que este convertidor electrónico también se construyó con componentes comerciales y siempre se tuvo en mente formar parte del sistema Back to Back Converter, por lo que la implementación final del hardware se hizo a nivel prototipo pre – comercial considerando el volver a replicar este convertidor para fines académicos y comerciales. En el último apartado de este capítulo se explica a detalle la implementación física del banco de pruebas y sus distintos modos de operación.

or

48

Figura 3.38 - Implementación física. Rectificador de Voltaje Trifásico Controlado.

3.4 IMPLEMENTACIÓN FÍSICA BACK TO BACK CONVERTER, BANCO DE PRUEBAS. Como parte del objetivo fundamental del presente trabajo, se planteó el desarrollar el convertidor Back to Back a nivel hardware y software. Enseguida se describe lafuncionalidad hardware, es decir, del banco de pruebas implementado, así como se explica la distribución y la correcta manipulación del hardware. No olvidando que el presente trabajo busca desarrollar una plataforma de trabajo e investigación para miembros del Grupo de Electrónica de Potencia del ITESM. Durante el proceso de diseño del Banco de Pruebas Back to Back Converter, se buscó tener máxima utilización y flexibilidad en el uso de los dos convertidores electrónicos de potencia que lo conforman. Con esto se establece la posibilidad de utilizar ambos convertidores por separado, así como en conjunto, formando el convertidprincipal. La figura 3.39 describe la funcionalidad del Convertidor.

e

49

Funcionalidad>>

RectificadorInversor de

Voltaje

Panel Solar

DC DC Converters

Prueba deestrategias de conmutación

Prueba deestrategias de conmutación

BUS de CD Disponible

Otras fuentes de energía que

produzcan CD

Bus P

Bus N

Figura 3.39 - Diagrama que muestra la flexibilidad de la topología planteada.

Podemos observar ambos convertidores como entidades independientes dentro dl banco de pruebas. El hecho de contar con un interruptor en serie con el Bus PN permite utilizar ambos convertidores por separado o bien utilizarlos en conjunto. Entre las posibles aplicaciones que se pueden obtener de este banco de pruebas son las siguientes: En el lado del Rectificador de Voltaje Trifásico Controlado.

• Manipulación del Rectificador de Voltaje Trifásico de manera independiente. • Pruebas de algoritmos de conmutación y control. • Utilización del convertidor electrónico como fuente de DC. • Convertidor electrónico del tipo académico, es decir orientado a la demostración

de conceptos a estudiantes. En el lado del Inversor de Voltaje Trifásico (VSI).

• Manipulación del VSI de manera independiente. • Prueba e implementación de distintos algoritmos de conmutación y control. • Utilización como Drive de Motores Trifásicos. • Experimentación con distintas fuentes de DC en el Bus principal, DC-DC

Converters, Paneles Solares, etc. • Utilización del convertidor electrónico como UPS. • Convertidor electrónico del tipo académico, es decir orientado a la demostración

de conceptos a estudiantes.

50

Utilizando ambos convertidores en conjunto, formando el Back to Back Converter. • Implementación de algoritmos de control orientados a control de flujo de

potencia bidireccional. • Implementación de estrategias de control para utilizar el convertidor Back to

Back como parte de un sistema de generación de energía eléctrica a partir del viento.

• Convertidor electrónico como herramienta de desarrollo e investigación para estudiantes de posgrado con orientación en Electrónica de Potencia.

• Este Convertidor Electrónico de Potencia tiene la suficiente robustez para ser utilizado para concursar por recursos económicos en alguna contienda Nacional de Ciencia y Tecnologia y llevarlo a un modelo comercial.

El figura 3.40 muestra el diagrama esquemático muestra la topología completa de Back to Back Converter. Se puede apreciar el interruptor en el Bus PN el cual nos da la funcionalidad necesaria para poder conseguir todas las aplicaciones antes mencionadas.

Figura 3.40 - Circuito esquemático que muestran la topología del Back to Back Converter.

QRE1

QRE4

QRE3

QRE6

QRE5

QRE2

QVSI1

QVSI4

QVSI3

QVSI6

QRVSI5

QVSI2

SWP+

SWN-

SW

L1

SW

L2

SW

L3

L1

,45

L2

,46

L3

,47

xuF

C DC Link

Co IGBT1

Emi IGBT1

Co IGBT 4

Emi IGBT4

Co IGBT3

Emi IGBT3

Co IGBT 6

Emi IGBT6

Co IGBT5

Emi IGBT5

Co IGBT 2

Emi IGBT2

123456

S1 S4 S3Conector Weidmuller

123456

S6 S5 S2Conector Weidmuller

Co

IGB

T1

Em

i IG

BT

1C

o IG

BT

4E

mi I

GB

T4

Co

IGB

T3

Em

i IG

BT

3

Co

IGB

T 6

Em

i IG

BT

6C

o IG

BT

5E

mi I

GB

T5

Co

IGB

T 2

Em

i IG

BT

2

Conectores Snubber VSI

R_Co IGBT1

R_Emi IGBT1R_Co IGBT 4

R_Emi IGBT4

R_Co IGBT3

R_Emi IGBT3R_Co IGBT 6

R_Emi IGBT6

R_Co IGBT5

R_Emi IGBT5R_Co IGBT 2

R_Emi IGBT2

123456

S1_R S4_R S3_RConector Weidmuller_R

123456

S6_R S5_R S2_RConector Weidmuller

R_

Co

IGB

T1

R_

Em

i IG

BT

1R

_C

o IG

BT

4R

_E

mi I

GB

T4

R_

Co

IGB

T3

R_

Em

i IG

BT

3

R_

Co

IGB

T 6

R_

Em

i IG

BT

6R

_C

o IG

BT

5R

_E

mi I

GB

T5

R_

Co

IGB

T 2

R_

Em

i IG

BT

2

Conectores Snubber Rectificador

123456789101112

P_EXTCLEMA de POTENCIA EXTERNA

L1

L2

L3

P_

RN

_R

P_

RN

_R

P_

VS

IN

_V

SI

P_

VS

I

N_

VS

I

Ou

t_A

Ou

t_B

Ou

t_C

Ctr

l_5

VD

CC

trl_

GN

D

Out_A Out_B

5-1

2-1

76

-13

-16

1

4

2-7

3

8

11

9-14

10

21

18

19

15-20

22

23

24

27

26

28-35-40

31

34 41

44

33. 42

29-36-39

25-30 32-37 38-43

4847

51

La figura 3.41 muestra la versión final del banco de Pruebas Back to Back Converter. En el cual podemos observar ambos convertidores electrónicos, cada uno con su interfaz de potencia, asi como su respectiva protección Discharge Suppressing RCD Snubber. Además es importante mencionar que el diseño cuenta con clemas y conectores de uso rápido de potencia. Lo anterior debido a que se buscó robustecer el convertidor para poder ser utilizado en pruebas de concepto con la seguridad de que el hardware está bien protegido.

Figura 3.41 - Banco de Pruebas Back to Back Converter.

La figura 3.42 detalla los componentes principales del Convertidor así como su localización física en la implementación final.

52

Sn

ub

be

r

Interfaz de

Potencia

Switch principal

3Φ

Puente Rectificador, IGBTs VSI, IGBTsS

nu

bb

er

Inte

rfaz d

e

Po

ten

cia

Switch BUS

PN

Puntos de Redundancia

De IN &OUT

Figura 3.42 - Localización Física de los Componentes del Banco de Pruebas Back to Back Converter.

En la figura 3.42 se aprecia el bloque de redundancia, el cual contiene las entradas y salidas de ambos convertidores de manera focalizada, esto, para un mejor manejo del hardware. La figura 3.43 muestra la distribución de terminales del bloque de redundancia.

12345678910

11

12

P_EXTCLEMA de POTENCIA EXTERNA

L1

L2

L3

P_

RN

_R

P_

VS

IN

_V

SI

Ou

t_A

Ou

t_B

Ou

t_C

Ctr

l_5V

DC

Ctr

l_G

ND

Figura 3.43 - Bloque de redundancia. Localización de terminales.

53

CAPÍTULO 4

SPACE VECTOR MODULATION, SVM. IMPLEMENTACIÓN DE LA TÉCNICA DE CONMUTACIÓN

4.1 FUNDAMENTOS DE SVM.

Space Vector Modulation se ha convertido en el estándar para los Convertidores Electrónicos de Potencia (Neacsu, Space Vector Modulation, An Introduction, 2001). Muchas investigaciones alrededor del tema, han llevado a innumerables avances y perfeccionamientos de la técnica. En un principio, el SVM era aplicado sólo en Inversores de Voltaje Trifásico. Ahora, ha sido llevado a múltiples topologías trifásicas como: AC/DC Voltage Source Converter, DC/AC Current Source Converter, Convertidores Trifásicos Resonantes, Convertidores Multinivel, Convertidores Matriciales, por mencionar solo algunas (Neacsu, Power Switching Converters, 2006).

4.1.1 TEÓRIA.

Cualquier sistema trifásico definido por Ua(t), Ub(t) y Uc(t) puede ser representado únicamente por un vector rotativo Us de la siguiente manera:

Gs � 23 HUa*t. )aUb*t. )a²Uc*t.JEcuación4.1

donde:

• 9s � KLMN

• 9²s � KOMN

Dado un sistema trifásico, la representación vectorial se consigue mediante la siguiente transformación:

:P�PQ= � 23 RSST1 � 12 � 120 √32 � √32

VWWX ∗ YUaUbUcZ Ecuación4.2

Donde (Aα, Aβ) forman un sistema ortogonal de dos fases, y 9s = Aα + jAβ. Un

vector puede ser únicamente definido en el plano complejo por estos componentes. Ver figura 4.1.

54

Figura 4. 1 - Sistema trifásico y su representación Vectorial (Neacsu, Space Vector Modulation, An Introduction, 2001).

Esto resulta en una correspondencia entre el vector espacial, en el plano complejo y el sistema trifásico. Una de las principales ventajas de utilizar esta representación matemática, es el análisis del sistema trifásico como un todo, y así, evitar el análisis por fase. Además esta representación vectorial es la base para los algoritmos de control de drives eléctricos, AC/DC Converters, asi como sistemas de filtrado activo, basados en las componentes de potencia instantánea teoría p-q (Neacsu, Space Vector Modulation, An Introduction, 2001). Todos estos sistemas usan algoritmos PWM en la etapa final de control.

4.1.2 PRINCIPIO DE SVM.

La figura 4.2 muestra la configuración básica del Inversor de Voltaje Trifásico, podemos observar a los seis IGBTs, que al conmutar bajo este esquema de modulación, construyen la forma de onda sinusoidal trifásica de salida. Es importante mencionar que por cada pierna del VSI, podemos tener un IGBT encendido, mientras que el otro restante siempre estará en condición complementaria. Esto es para contar con una protección natural contra corto circuito, ya que al estar los dos interruptores encendidos el bus de corriente directa que alimenta al inversor se pone en corto circuito

Figura 4. 2 - Inversor de Voltaje Trifásico, IGBTs funcionando como interruptores.

A partir de la topología anterior, se puede deducir que se tienen ocho posibles combinaciones utilizables de interruptores. Seis denominados vectores activos, los cuales aplican voltaje a la carga y dos que entregan cero voltios a la carga, estos últimos se conocen como vectores nulos.

Los voltajes de línea a neutro y de línea a línea, en la topología del Inversor de Voltaje Trifásico son presentados en la tabla 4 .1 .

Tabla 4.1 - Vectores activos y nulos, voltajes de línea a neutro, y voltajes de línea a línea.

Realizando una comprobación por análisis de circuitos eléctricos de la combinación de interruptores [ 1 0 0] correspondiente al vector 2, determinamos que:

Figura 4.3 - Configuración de interruptores correspondiente a V2, asi como análisis por circuitos equivalentes.

5 5

En las figura 4.4 y 4.4a se muestran los vectores activos y nulos aplicados al Inversor de Voltaje Trifásico, es importante recordar que los dispositivos electrónicos de potencia son util izados como interruptores ideales.

[ 0 0 0 ] [ 0 1 1 ]

Figura 4. 4 - Vectores Vo, V 2 , Vs, Vó.

5 6

57

VDC

-

+

A B C

S4 S6 S2

[ 1 1 0 ]

S1 S3 S5

VDC

-

+

A B C

S4 S6 S2

[ 1 0 1 ]

S1 S3 S5

VDC

-

+

A B C

S4 S6 S2

[ 0 1 0 ]

S1 S3 S5

VDC

-

+

A B C

S4 S6 S2

S1 S3 S5

[ 1 1 1 ]

Figura 4. 4a - Vectores V1, V3, V4, V7.

Space Vector Modulation, SVM, se refiere a una técnica de conmutación que realizaevaluaciones del sistema trifásico de referencia, para encontrar su Vector Resultante, el cual se localiza, y se promedia con sus vectores adyacentes, para posteriormente aplicar los tiempos resultantes de la promediación, a las secuencias de conmutación adecuadas para entregar un voltaje sinusoidal trifásico, después de aplicar esta secuencia de conmutación, se vuelve a evaluar el sistema trifásico y la secuencia vuelve a comenzar.

La técnica de conmutación SVM, al ser implementada en un Inversor de Voltaje Trifásico permite obtener como resultado, una menor distorsión armónica en los voltajes y corrientes de salida, además permite una mejor utilización del bus de directa, llegando a obtener mejores resultados que la modulación PWM Sinusoidal.

Space Vector es una representación simultánea del comportamiento del sistema trifásico. Es una variable compleja y es función del tiempo. Este método de PWM, es utilizado en control vectorial y en aplicaciones que utilicen el control directo de torque en drives. Para solucionar el SVM, es necesario conocer las ecuaciones de voltaje en el marco de referencia ABC y realizar la transformación correspondiente al marco de referencia estacionario dq. Ver Figura 4.5.

58

Figura 4. 5 - Marco referencia ABC, transformación dq.

Como resultado de estas transformaciones se tienen seis vectores activos y dos nulos. Los vectores activos forman la trayectoria característica del SVM, y estos vectores suministran tensión a la carga. Los vectores activos están separados entre sí 60º. La magnitud de los vectores activos es de (2/3)VDC. Los vectores nulos están en el punto cero del plano complejo, y aplican cero voltios a la carga. Ver la figura 4.6.

Figura 4.6 - Vector Resultante, vectores activos y nulos (Neacsu, Power Switching Converters, 2006).

Para calcular el tiempo de aplicación de los diferentes vectores, es necesario conocer parámetros del sistema como: período de conmutación, nivel del bus de DC, el desplazamiento α, asi como evaluar las ecuaciones 4.3, 4.4 y 4.5 para poder encontrar los tiempos de aplicación, de los vectores adyacentes. La figura 4.7 muestra el Vector Resultante del sistema evaluado, en esta figura podemos apreciar los vectores adyacentes y los elementos involucrados en su promediación.

59

Figura 4.7 – Se observa como el Vector Resultante tiene como vectores adyacentes a V1 y V2. A su vez, Vector Resultante esta desplazado α a partir del eje real (Iqbal, 2007).

Durante cada promediación, el SVM tiene patrones definidos de distribución de vectores para conmutación, los cuales indican qué interruptores estarán accionados, y en qué momento. Estos patrones se repiten de la misma manera en cada Sector, lo único que cambia es el tiempo de aplicación de cada vector, pero en sí, el acomodo de los vectores es exactamente igual. Ver la figura 4.8. TA

.

Figura 4.8 – Patrones de conmutación Sector 1 al 6.

4.2 FUNDAMENTO TEÓRICO PARA LA IMPLEMENTACIÓN DEL SVM.

En este apartado, se explica cómo implementar físicamente la técnica de Space Vector Modulation, aplicada a un Inversor de Voltaje Trifásico. Basándonos en el estudio realizado al inicio del capítulo, se llega a la conclusión que un sistema trifásico puede representarse por un vector rotatorio en el plano complejo. El Inversor de Voltaje Trifásico VSI, es construido con seis interruptores de potencia. Los cuales, para este proyecto, son IGBTs. La figura 4.9 muestra el diagrama eléctrico del VSI.

60

Figura 4.9 – Topología del VSI Trifásico.

La figura 4.10 muestra la salida de voltaje del Inversor de Voltaje Trifásico, sin

presentar alguna técnica de PWM como estrategia de control.

Figura 4.10 – Forma de onda de salida de voltaje y código de estados, para la operación de 6 pasos (Neacsu, Power Switching Converters, 2006).

Esta es la comúnmente llamada operación de seis pasos, y es la más simple y antigua técnica de control, para este tipo de convertidor. Se puede observar el resultado obtenido por fase al conmutar solamente vectores activos, que son los que inyectan voltaje a la carga. También apreciamos un código de estados, el cual nos describe qué vector activo está siendo promediado según los criterios de la técnica de conmutación SVM. Este código digital lo podemos interpretar fácilmente observando la configuración propuesta en la figura 4.11. La cual nos indica la manera correcta de interpretar el código, éste se deberá leer de la siguiente manera:

e

61

• Primero visualizamos el convertidor por piernas, es decir, A, B y C. Las cuales corresponden al vector dado de la siguiente manera [A B C] = [1 0 0].

• El vector proporcionado se lee considerando que, “1” enciende el interruptor d la parte superior de la pierna que se está evaluando, mientras que un “0” enciende el interruptor inferior de la pierna en cuestión.

• En base a lo anterior y evaluando el vector activo V1 = [1 0 0] podemos concluir lo siguiente: Se encienden los Interruptores S1, S6, S2 y quedan apagados S4, S3, S5.

S1

S4

S3

S6

S5

S2

Bus P

Bus N

Out A Out B Out C

D1

D4 D6

D3 D5

D2

A B C

Zs Zs Zs

Va Vb Vc

Figura 4.11 – Representación del vector activo V1 = [1 0 0], accionamiento de interruptores.

Para implementar SVM, debemos conocer los vectores activos en el plano

complejo, así como también lo vectores nulos. La figura 4.12 muestra el Espacio Vectorial, observamos cómo se divide en 6 zonas, las cuales están delimitadas por dos vectores activos cada una.

4

V1 [ 1 0 0]

V2 [ 1 1 0]V3 [ 0 1 0]

V4 [ 0 1 1]

V5 [ 0 0 1] V6 [ 1 0 1]

1

2

3

5

6

Figura 4.12 – Vectores activos y nulos, correspondientes a la operación de 6 pasos del VSI.

Una vez que tenemos claro qué vectores tenemos que promediar, el siguiente paso

es analizar el concepto de tiempo de blanqueo. El cual consiste en proteger nuestro convertidor de cambios de estado entre interruptores de la misma pierna. Por ejemplo: si el

62

interruptor S3 está encendido y S6 está apagado, pero un instante después S3 se apagará y S6 se encenderá, aquí presentamos una condición de riesgo, ya que idealmente las transiciones entre interruptores son instantáneas, pero, en la vida real no sucede asi, los efectos inductivos del propio convertidor provocan retardos en los cambios de estados de los interruptores, por lo que es necesario detectar estas situaciones, y proteger el circuito para con esto, evitar entrar en condición de cortocircuito y destruir el convertidor. La figura 4.13 describe este tipo de situación de manera gráfica.

S1

S4

S3

S6

S5

S2

Bus P

Bus N

Out A Out B Out C

D1

D4 D6

D3 D5

D2

S1

S4

S3

S6

S5

S2

Bus P

Bus N

Out A Out B Out C

D1

D4 D6

D3 D5

D2

Figura 4.13 – Transición entre vectores activos 1 y 2.

La figura 4.14 plantea el concepto de Vector Blanking Time, el cual consiste en

conmutar un vector intermedio entre los dos vectores activos, el cual previamente fue analizado, y se llega a la conclusión que dicho vector, protegerá la transición aplicando una condición intermedia de conmutación.

La tabla 4.2 muestra todos los vectores activos y los vectores de blanqueo, que se utiliza en la aplicación del SVM. La nomenclatura consta de un solo subíndice cuando es un vector activo o nulo, y con un subíndice de dos dígitos, cuando se trata de un vector intermedio de protección. Es importante mencionar, que el tiempo de blanqueo se puede modificar en programación en cualquier momento, y este tiempo, depende de los tiempos de respuesta de los interruptores utilizados.

Figura 4.14 – Tiempo de blanqueo, y aplicación de Vector Blanking Time, VBT.

63

Tabla 4.2 – Vectores activos e intermedios, aplicados en la técnica de conmutación.

Ya con estos conceptos asimilados, el siguiente paso es aplicar la estrategia de SVM

para lograr el control de frecuencia del sistema. Y para lo anterior, es necesario aplicar los siguientes pasos y simplificaciones:

Para la Solución del Space Vector Modulation es necesario determinar los siguientes

aspectos: • Determinar la posición (Sector) del Vector Resultante en cada evaluación. Ver

Figura 4.6. • Determinar los tiempos TA, TB y T0 para cada promediación de los vectores

adyacentes. Ver Figura 4.6.

Para encontrar el Sector donde se localiza el Vector Resultante, se utilizó la solución simplificada del SVM propuesta por: Department of Electrical Engineering, North China Electric Power University (Xiao, 2001), en la cual se establece que mediante evaluaciones de los voltajes de línea a línea VAB, VBC, VCA y encontrando el máximo absoluto cada 60 grados, MAX (|VAB|, |VBC|, |VAB|) podemos determinar el Sector, en el cual se encuentra el Vector Resultante. La figura 4.15 muestra una respuesta trifásica sinusoidal segmentada cada 60 grados, y podemos ver claramente el máximo presente en cada evaluación.

64

Figura 4.15 – Evaluación del sistema trifásico sinusoidal. Localización de máximos por zona.

Una vez encontrado el máximo presente en cada evaluación, recurrimos al criterio

de selección de Sector. La tabla 4.3 muestra lo antes mencionado.

Tabla 4.3 – Máximo presente en cada evaluación, definición de Sector del Vector Resultante.

El siguiente paso para la implementación del SVM es calcular los t iempos TA, T B y To. Los cuales son los t iempos de aplicación de los vectores adyacentes al Vector Resultante, durante cada promediación.

Ecuación 4.3

Ecuación 4.4

Ecuación 4.5

La frecuencia de conmutación que se preestablece para el VSI, será de fsw = 10 kHz. Esto nos lleva a tener un Ts = lOOus. Esto se respetaría si conmutáramos de manera ideal y no requiriéramos de t iempos de blanqueo. La Tabla 4.4 nos lleva a determinar un tiempo de blanqueo de acuerdo a las características físicas del IGBT.

Tabla 4.4 - Tiempos de encendido y apagado del IGBT 2MB175N-060.

De acuerdo a los t iempos de apagado y encendido del IGBT, el ajuste del t iempo de blanqueo puede hacerse a nivel software de manera sencilla modificando un contador programado en hardware. Para la aplicación del vector de blanqueo se consideró un t iempo inicial de 2us. Debido a que:

65

donde se define lo siguiente:

Vs es la magni tud del voltaje de fase. Vd es el voltaje del bus de DC. Ts es el período de conmutación. a es el ángulo de desplazamiento del Vector Resultante.

El siguiente paso es determinar la secuencia de conmutación del algoritmo. El principio de promediación que sigue el SVM, no tiene ninguna restricción en cuanto qué patrón seguir con la aplicación de los vectores nulos, durante el To. La secuencia de aplicación, de los vectores activos dentro del período de muestreo, tampoco es única, y ésta, es una de las libertades que la técnica de conmutación ofrece. Debido a que distintas variantes en el S V M , dependen de estos criterios de conmutación (Neacsu, Space Vector

66

Modulation, An Introduction, 2001). A continuación se hace una mención de los tipos de secuencia de conmutación más comunes.

Para reducir el número de conmutaciones en el VSI, es necesario distribuir la secuencia de conmutación de tal manera que la transición de un estado al siguiente, sea realizada por la conmutación de una pierna del inversor a la vez. Una alternativa para implementar este método de conmutación sería comenzar el período de muestreo con un vector Zero V0 y finalizar con otro vector Zero V7.

• Método D-I-H: Igual distribución de intervalos de vectores zero, en cada

período de muestreo (T0 = T7). Ver figura 4.16.

Figura 4.16 – Método de conmutación D-I-H. Direct Inverse Half (Neacsu, Power Switching Converters, 2006).

• Método D-I-O: Utiliza sólo un vector zero dentro del período de muestreo. Debe ser utilizado sólo en altas frecuencias de muestreo. Ver figura 4.17.

Figura 4.17 – Método de conmutación D-I-O. Direct Inverse One (Neacsu, Power Switching Converters, 2006).

67

• Simple Direct SVM o Método S-D-H: Un método sencillo, para sintetizar el vector del voltaje de salida, es encender todos los interruptores conectados al mismo DC Link BUS Bar en el comienzo del período de conmutación, y apagarlos secuencialmente para dividir el vector zero entre V0 y V7. Ver figura 4.18.

Figura 4.18 – Método de conmutación S-D-H (Neacsu, Power Switching Converters, 2006).

Para este trabajo se decide implementar Direct Inverse Half debido a su amplio uso

como método de conmutación, y debido al alto desempeño que presentan los sistemas donde se aplica el SVM, bajo este esquema de conmutación.

La figura 4.19 muestra el método Direct Inverse Half, que se estará utilizando como esquema de conmutación de vectores activos y nulos. Es importante mencionar, que a este esquema se le aplicaron los VBT para generar estados intermedios de protección. Lo cual provoca que se incremente el tiempo de 200us a 212us debido a la duración de cada vector intermedio entre vectores activos.

Figura 4.19 – Método de conmutación D-I-H, con vectores intermedios de protección o blanqueo.

68

Para esta validación de concepto e implementación del SVM a 60 Hz, es necesario conocer la posición del Vector Resultante, así como su desplazamiento α. Una vez determinado el Sector en que se encuentra dicho vector, se procede a realizar los cálculos para los tiempos TA, TB y T0. En esta implementación se decide utilizar LUTs, Look Up Tables. Las LUTs son tablas con valores previamente calculados, introducidos en ellas en formato binario o hexadecimal, es una herramienta para mandar llamar valores pre-establecidos y con esto, evitar realización de cálculo de manera dinámica.

4.3 IMPLEMENTACIÓN FÍSICA UTILIZANDO LA SPARTAN XC3S1600E.

Con base en el concepto de SVM discutido con anterioridad en este inciso, se analizan los cálculos necesarios para promediar cada desplazamiento del Vector Resultante en todo el Sector 1 y en todo el Sector 2, para con esto, solucionar la estrategia de conmutación bajo el esquema de Space Vector Modulation. 4.3.1 ANÁLISIS POR SECTORES, SVM.

Analizando el Sector 1, observamos cómo el Vector Resultante se desplazará un ángulo α, de 0° a 60°. Al realizar cada desplazamiento y teniendo localizada su posición, es necesario saber que todas las promediaciones del Vector Resultante con los adyacentes, serán con respecto a V1, V2 y los vectores nulos V0 y V7, ya que estos corresponden en todo momento al Sector 1. La figura 4.20 muestra el bloque de vectores, así como los tiempos y secuencia de aplicación.

Figura 4.20 – Plano complejo que muestra la trayectoria del Vector Resultante y el bloque de vectores a promediar.

La tabla 4.5 muestra los vectores que se aplicarán en el Sector 1, así como también

los vectores de protección o blanqueo VBT.

69

Tabla 4.5 – Vectores activos y de blanqueo o protección.

La figura 4.21 muestra la evaluación simplificada del sistema trifásico, necesaria

para determinar el Sector correspondiente.

Figura 4.21 – Simplificación del sistema trifásico, para la determinación del Sector del Vector Resultante.

La tabla 4.6 muestra los cálculos realizados para la determinación de los tiempos de promediación del Sector 1. Estos tiempos de promediación, corresponden a undesplazamiento α, el cual arroja distintos tiempos, los cuales serán los que se tendrán que introducir a las LUTs para ser llamadas por el programa principal, cada que se localice el Vector Resultante y exista una correspondencia con alfa.

70

Tabla 4.6 – Cálculos de tiempos de aplicación de vectores adyacentes al Vector Resultante.

En la figura 4.22 podemos observar el concepto de promediación de vectores

adyacentes, esto es: si llegamos mediante cálculo a determinar valores para TA, TB y T0, esto significa, que en cada evaluación se aplicará V1 un tiempo TA, V2 un tiempo TB y el vector nulo un tiempo T0. Y estos tiempos se cambiarán cada que incremente alfa, lo que nos da a entender que la referencia se está desplazando y como consecuencia se estará promediando conforme su posición actual.

Figura 4.22 – Tiempos de aplicación de vectores, plano complejo.

Analizando el Sector 2, observamos como el Vector Resultante se desplazará un

ángulo α, de 60° a 120°. Al realizar cada desplazamiento, y teniendo localizada su posición es necesario saber que todas las promediaciones del Vector Resultante con los adyacentes serán con respecto a V2, V3 y los vectores nulos V0 y V7, ya que corresponden en todo momento al Sector 2. La figura 4.23 muestra el bloque de vectores, asi como los tiempos y secuencia de aplicación.

71

4

V1 [ 1 0 0]

V2 [ 1 1 0]V3 [ 0 1 0]

V4 [ 0 1 1]

V5 [ 0 0 1] V6 [ 1 0 1]

1

2

3

5

6

Figura 4.23– Plano complejo que muestra la trayectoria del Vector Resultante y el bloque de vectores a promediar, dentro del Sector 2.

La tabla 4.7 muestra los Vectores que se aplicarán en el Sector 2, así como también

se muestran los vectores de protección o blanqueo VBT.

Tabla 4.7 – Vectores activos y de blanqueo o protección, Sector 2. .

Tabla 4.8 – Cálculos de tiempos de aplicación de vectores adyacentes al Vector Resultante.

72

La tabla 4.8 muestra los cálculos realizados para la determinación de los tiempos de promediación del Sector 2. En la figura 4.24, podemos observar el concepto de promediación de vectores adyacentes, correspondientes al Sector 2.

4

V1 [ 1 0 0]

V2 [ 1 1 0]V3 [ 0 1 0]

V4 [ 0 1 1]

V5 [ 0 0 1] V6 [ 1 0 1]

1

2

3

5

6

Figura 4.24 – Tiempos de aplicación de vectores, Sector 2.

4.3.2 IMPLEMENTACIÓN EN VHDL DEL SVM.

La figura 4.25 muestra la lógica para la implementación de la técnica de conmutación Space Vector Modulation en VHDL.

Máquina de

Estados para implementación

del SVM

Look Up Tables

cont_tnst

cont_vxs

vxs

α, (alfa)

Figura 4.25 – Lógica de Implementación SVM en VHDL.

z

de

73

Esta técnica la podemos describir de la siguiente manera: • El contador cont_vxs realiza un conteo de 0 a 212µs y se reinicia, una vez

alcanzada la cuenta máxima. Este contador toma su valor debido a que es 2 veces la frecuencia de conmutación más los tiempos de blanqueo. Estos 212µs corresponde al máximo tiempo posible de todo el bloque de vectores a aplicar, durante una promediación de vectores adyacentes, para obtener una frecuencia de salida de 60 Hz.

• vxs genera una bandera que indica cada vez que se llega a los 212µs. • alfa representa los desplazamientos del Vector Resultante, α se incrementará

conforme incremente vxs. • cont_tnst su principal función es contar hasta 100µs y reiniciarse una ve

alcanzada su cuenta máxima. Este contador asegura que nos se excedan los 100µs, correspondientes a la frecuencia de conmutación de 10 kHz.

• La máquina de estados de esta implementación, se encarga de evaluar lasituación actual del programa y decidir conforme a condiciones previamente establecidas hacia qué estado brincar. La figura 4.26 describe la máquina de estados para el Sector 1. Esta fue diseñada, para contener los vectores de blanqueo, es decir, estos ya son un estado definido dentro de la máquinaestados finita.

• LUTs contienen los cálculos previamente realizados para la operación a 60 Hz, es decir todos los cálculos de tiempos, para cada incremento de α. Cada que α cambié, la promediación que se esté ejecutando, tomará valores actuales, correspondientes a ese desplazamiento de alfa. Es importante mencionar, que todos los contadores al ser programados en hardware en la FPGA, pueden modificarse y con esto alcanzar cualquier rango de frecuencia. La tabla 4.9 muestra un ejemplo de una LUT implementada en este desarrollo.

Tabla 4.9 – LUT, Observar que, conforme cambia alfa, se aplican tiempos correspondientes a ese incremento.

74

Figura 4.26 – Máquina de estados, Sector 1.

Para la implentación a nivel software, se decide trabajar de la siguiente manera: • Implementación del código en VHDL y simulación en ModelSim SE PLUS 6.5,

de Mentor Graphics. • Validación del código a nivel físico utilizando Osciloscopios Tektronics

TDS2004.

Las siguientes figuras muestran la implementación a nivel software del algoritmo de conmutación SVM. En la figura 4.27, podemos apreciar los pulsos de control hacia gates de cada IGBT, así como todos los contadores y banderas que permiten la sincronía entre la máquina de estados y el ángulo alfa, que es el que localiza al Vector Resultante. También podemos apreciar la promediación de vectores adyacentes. En la figura 4.28, se visualizan los pulsos de PWM que controlan cada IGBT del convertidor. Las simulaciones de la técnica de conmutación fueron realizadas con ModelSim SE PLUS 6.5, debido a que es una herramienta confiable para poder validar los algoritmos escritos en HDL.

75

Figura 4.27 – Simulación en ModelSim SE PLUS 6.5 de la técnica de conmutación SVM.

76

Figura 4.28 – Señales para control de gates. Observamos, como las formas de ondas aplicadas a los gates son complementarias, es decir si S1 está en ON, S4 está en OFF. Podemos apreciar que esta condición, se cumple en todos los interruptores.

Figura 4.29 – En esta gráfica, podemos observar cómo al incrementarse el ángulo alfa, cambia el tiempo de aplicación de los vectores adyacentes, conforme las LUTs.

Después de comprobados los resultados a nivel simulación, se validó que el comportamiento estuviera correcto mediante el osciloscopio TDS 2004 multicanal.

77

Figura 4.30 – En esta gráfica, observamos la implementación de los tiempos de blanqueo, o VBT. En el canal cuatro se monitorean las banderas que se encargan de aplicar el retardo de 2µs, para evitar condiciones de corto circuito con el bus de DC.

Figura 4.31 – Podemos observar las señales de control de la pierna A y la pierna B del convertidor. Vemos la simetría entre los pulsos de control. Esta ventana de tiempo, nos permite comparar nuestros resultados con los obtenidos en simulación en la figura 4.27 logrando correspondencia total entre el mundo de simulación y la implementación física.

4.3.3 IMPLEMENTACIÓN FÍSICA, PRUEBAS CON CARGA RESISTIVA E INDUCTIVA.

Después de validar los resultados a nivel simulación, fue necesario probar el comportamiento del VSI con distintos tipos de carga, para tener la completa certeza de la implementación y prueba de concepto del SVM. El primer paso fue probar con una estrella resistiva bajo la configuración presentada en la figura 4.9 y probando con el set-up de la figura 4.32. La tabla 4.10 muestra el comportamiento y la demanda de corriente que se tuvo en una fase, esto sirvió para validar el hardware y probar su capacidad física.

78

Figura 4.32 – Set-up de prueba del Inversor de Voltaje Trifásico. Carga Resistiva.

Tabla 4.10 – Prueba con carga resistiva. Validación de hardware.

La figura 4.33 muestra la forma de onda de voltaje resultado de aplicar el algoritmo de conmutación SVM a 60 Hz, sobre una estrella resistiva funcionando como carga. Se realizaron distintas pruebas resistivas para validar el correcto funcionamiento del algoritmo tanto en voltaje como en corriente.

79

Figura 4.33 – Forma de onda de Voltaje sobre una estrella resistiva VAB. Bus de CD de 30 voltios.

La segunda prueba fue utilizando un motor jaula de ardilla de 1/3 de hp, 1725 rpm, de la marca Hampden modelo IM-100. La figura 4.34 muestra el set-up de prueba, trabajando con un motor como carga inductiva. En las figuras 4.35 y 4.36 se puede observar el resultado de las pruebas bajo una carga inductiva, utilizando distintos niveles de corriente directa como alimentación principal al VSI.

Figura 4.34 – Set-up de prueba del Inversor de Voltaje Trifásico. Carga Inductiva.

e

80

Figura 4.35 – Forma de onda de Voltaje VAB y Corriente IA sobre un Motor Hampden IM -100. Esta fue la primera prueba sobre carga inductiva. Podemos observar sobre tiros de voltaje los cuales son condición no deseada, para este problema en particular tenemos varias líneas de investigación al respecto, las cuales apuntan a interferencia electromagnética generada por el propio convertidor. En la gráfica del canal dos, observamos la forma de onda de corriente la cual es completamente sinusoidal a 60 Hz como era esperado, ya que la inductancia del propio motor sirvió como filtro y pudo entregar esa forma de onda. BUS DE CD = 30 Voltios.

Figura 4.36 – Forma de onda de Voltaje VAB y Corriente IA, sobre un Motor Hampden IM -100. Seguimos observando el sobretiro de voltaje y una distorsión en la forma de onda de IA. Esta prueba fue realizada con un BUS DE CD = 60 Voltios.

Estas formas de onda fueron capturadas con el Osciloscopio THS720P dTektronics. La figura 4.37 muestra el banco de pruebas completo, donde se probó el algoritmo de conmutación descrito en este capítulo.

81

Figura 4.37 – Banco de Pruebas, Back to Back Converter. Se localiza físicamente en el Laboratorio de Electrónica de Potencia, Aulas IV, ITESM Campus Monterrey.

82

CAPÍTULO 5

RESULTADOS Y CONCLUSIONES

5.1 RESULTADOS. Los resultados de este proyecto, fueron conseguidos a través del trabajo intensivo

de tres semestres. Y son los siguientes: Se realiza el diseño de la interfaz de potencia en el software Altium designer como

herramienta de desarrollo de circuitos impresos, Ver figura 5.1. La interfaz de potencia estándar, para convertidores electrónicos de potencia, fue diseñada en su totalidad con componentes SMD, surface mount device, el diseño se realizo en dos capas con equipo de fabricación especializado para garantizar cero errores de fabricación, ver figura 5.2.

Figura 5.1 – Interfaz de Potencia. PCB diseñado en Altium Designer.

Se desarrollaron dos interfaces de potencia una para el Inversor de Voltaje Trifásico

y otra para el Rectificador de Voltaje Trifásico Controlado. La figura 5.3, muestra las pruebas de operación que fueron hechas a la interfaz de potencia. En las cuales observamos cómo a partir de un nivel de voltaje lógico de 3.3 voltios, se logra acondicionar el pulso para poder activar la compuerta de cada IGBT, con pulsos simétricos y con las características de voltaje y corriente necesarias. El consumo de la interfaz de corriente en condiciones de operación normales es de .475 A / 5 VDC.

83

Figura 5.2 – Implementación física de la Interfaz de Potencia estándar.

Figura 5.3 – En la gráfica observamos el acondicionamiento del pulso de entrada. En el canal 1 se observa la señal proveniente del FPGA, y en el canal apreciamos la señal ya acondicionada que disparará los IGBTs.

Se diseñaron las protecciones del tipo Discharge Suppressing RCD Snubber, para cada convertidor electrónico. Ambas protecciones fueron diseñadas en 2 capas y con componentes de agujero metalizado, through-hole. El proceso de diseño de la interfaz de potencia fue realizado con Altium Designer. La figura 5.4 muestra el desarrollo del PCB, mientras que la figura 5.5 nos presenta la implementación física de las protecciones.

84

Figura 5.4 – Discharge Suppressing RCD Snubber. PCB diseñado en Altium Designer.

Figura 5.5 – Implementación física de las protecciones RDC Snubber para ambos convertidores.

Se desarrollo e implemento un algoritmo de conmutación en VHDL el cual, tuvo como principal objetivo probar los puentes trifásicos, es decir: se encargaba de conmutar a frecuencias distintas frecuencias todos los IGBTs para comprobar su buen funcionamiento, ver figura 5.6. El método de operación de dicho algoritmo consiste en conmutar solo vectores activos, manteniendo tiempos de activación de cada secuencia relativamente grandes, resultado en una forma de onda cuasi – sinusoidal.

85

Figura 5.6 – Implementación de algoritmo de prueba a 1 Hz.

Para validar este algoritmo antes de probarlo físicamente, se hizo un desarrollo en VHDL – AMS 2007.1 de todo el Puente trifásico, incluyendo IGBTs, diodos de rueda libre, una estrella de carga resistiva, asi como el Bus de DC. Este desarrollo consiste en modelar cada componente en software, para con ellos simular su comportamiento ya trabajando como parte de un convertidor electrónico de potencia. Ver figura 5.7. En la figura 5.8 observamos cómo se realiza la interacción en el mismo simulador, del algoritmo de conmutación que es de naturaleza digital, con la salida sinusoidal trifásica, que es analógica y de potencia. Esta es una de las principales ventajas que nos ofrece VHDL – AMS de Mentor Graphics, ya que permite la simulación de componentes de distintas naturalezas.

Figura 5.7 – Implementación de algoritmo de prueba en VHDL – AMS donde se pudo simular software y hardware del convertidor. Observamos en la grafica una salida trifásica de cuasi – sinusoidal de voltaje aplicada sobre una estrella resistiva. Se hizo la simulación considerando un Bus de Directa de 300 voltios.

86

Figura 5.8 – Implementación de algoritmo de prueba en VHDL – AMS. Interacción entre algoritmo de conmutación de vectores activos y el puente trifásico.

Se implementó en VHDL la técnica de conmutación SVM a 60 Hz. Esta implementación fue desarrollada y simulada en Modelsim SE 6.5, ver figura 5.9. La implementación física fue realizada mediante ISE Design Suite 12.1, utilizando la FPGA de Xilinx XC3S1600E. Se probó bajo distintos esquemas de cargas, validando su correcta implementación física y su funcionamiento en el VSI. Ver figura 5.10.

Figura 5.9 – Implementación de la estrategia de conmutación SVM en Modelsim.

87

Figura 5.10 – Formas de onda resultante de la implementación del SVM a 60 Hz. Sobre una estrella de carga resistiva y aplicado un motor de inducción Motor Hampden IM -100

Se realiza el banco de pruebas del Back to Back Converter para su utilización como herramienta de desarrollo, y generación de conocimiento en estudiantes con especialización en Electrónica de Potencia. Se implementó a nivel pre – comercial, es decir, fue diseñado y construido con componentes comerciales y dimensionado para ser puesto en el mercado en futuras versiones. Se encuentra físicamente en el PQ Lab del ITESM Campus Monterrey, Aulas IV. Ver figura 5.11.

Figura 5.11 – Implementación física Back to Back Converter.

te

88

5.2 CONCLUSIONES. El diseño e implementación de este convertidor, resultó un trabajo muy demandan

a nivel ingenieril, así como a nivel económico y de infraestructura. Un equipo de desarrollo interdisciplinario integrado por alumnos de distintas maestrías, trabajaría de manera más eficiente y podría concretar los objetivos trazados, en un menor tiempo y con un mejor alcance.

La técnica de conmutación SVM puede ser implementada por completo en una FPGA, sólo que se requiere embeber un microcontrolador en el dispositivo, para poder realizar la tarea de cálculo, que en otras circunstancias la ejecutaría el DSP.

El programar la técnica de conmutación SVM en algún microcontrolador de propósito específico, para control de motores, facilitaría de manera considerable el control del VSI, por mencionar algunos fabricantes están: INFINEON, ATMEL, ST Microelectronics, etc.

El manejo de los algoritmos de control y conmutación, a nivel simulación, garantiza una muy buena implementación a nivel físico, ya que se comprobó cómo ModelSim SE PLUS 6.5, puede llegar a ser un excelente complemento en un desarrollo de Electrónica de Potencia.

5.3 RECOMENDACIONES. El presente trabajo fue diseñado y construido para formar parte del Power

Electronics Lab del ITESM Campus Monterrey. Uno de sus principales objetivos es, ser herramienta para el desarrollo y generación de conocimiento en alumnos del área de Electrónica de Potencia. Para su uso y correcta operación es necesario apegarse a los siguientes lineamientos:

• El alumno que esté trabajando con el Convertidor Electrónico de Potencia, debe

tener conocimiento previo de electrónica digital y Electrónica de Potencia, tanto práctico como teórico.

• Es de suma importancia antes de utilizar el convertidor estudiar los diagramas eléctricos de la parte de control y potencia para asegurar que no se cometerá error alguno.

• Antes de probar algún algoritmo de conmutación, previamente tiene que haber sido validado a nivel simulación (recomendado ModelSim SE PLUS 6.5) y a nivel físico (Utilizando Osciloscopio Multicanal, TDS 2004 de Tektronics).

• Se recomienda usar una cámara termográfica para detección de puntos calientes durante la operación y pruebas del convertidor.

5.4 TRABAJO FUTURO. Surgen varias líneas de investigación y trabajo a futuro, que se recomienda seguir

para concretar todo el esfuerzo y horas de trabajo invertidas en este desarrollo. Así mismo, el próximo estudiante de maestría que continúe este trabajo se enfocará exclusivamente en la implementación de algoritmos de conmutación y control para el convertidor, ya que el

89

hardware ha quedado implementado a nivel pre-comercial. Las líneas futuras de trabajo podrían ser:

• Modificación de la técnica de Conmutación SVM presentada en este trabajo,

para lograr control de amplitud, frecuencia, fase y secuencia. • Utilizando las herramientas de Xilinx, Software Development Kit (SDK) y

Embedded Development Kit (EDK) programar el microcontrolador MicroBlaze de la FPGA, para poder realizar la estrategia de conmutación y control, dentro de un mismo dispositivo. Y con esto lograr mayor eficiencia y bajo costo en la implementación final. Recomendado FPGA Spartan 3E-XC3S1600E o modelos más recientes.

• Otra que implica un gran reto, es el re-diseño de la Interfaz de Potencia, actualmente es una interfaz para el VSI y otra para el Rectificador de Voltaje Trifásico Controlado. La tarea de realizar la re-ingeniería para dejar una sola Interfaz de Potencia para el Back to Back Converter y con esto, reducir considerablemente el tamaño de la etapa de acondicionamiento de disparos. Recomendado tecnología de fabricación de 4 capas con Altium designer.

• El Hardware del Back to Back Converter no tiene implementado físicamente algún sistema de enfriamiento para controlar su temperatura, por lo que se sugiere realizar algún estudio térmico y conforme la exigencia del propio convertidor, diseñar e implementar físicamente su sistema de enfriamiento.

• Replicar el Back to Back Converter e implementarlo en el laboratorio de Electrónica Industrial en el ITESM Campus Monterrey, para que los estudiantes de Profesional tengan contacto con un convertidor electrónico de potencia, y puedan interactuar con hardware para despertar aún más, su interés por la Electrónica de Potencia.

• Debido a que se implementa el Back to Back Converter como un amplificador de potencia, es necesario desarrollar e implementar, a nivel software, la técnica de control necesaria para lograr flujo bidireccional de potencia, y con esto utilizar el Convertidor en sistemas de generación eólica.

• Realizar la ingeniería de software para poder utilizar el Convertidor electrónico de Potencia Back to Back, como parte de un sistema ASD, Adjustable Speed Drive.

• Entre otras.

90

ANEXO A

DOCUMENTACIÓN BACK TO BACK CONVERTER.

A. DIAGRAMAS ELÉCTRICOS Y HOJAS DE DATOS DE FABRICANTES.

En este punto, se proporciona los diagramas eléctricos de todo el convertidor electrónico. Asi como se comenta sobre las múltiples de entradas y salidas de cada circuito, para una mejor compresión al momento de ser utilizado. También se incluyen las hojas de datos de los fabricantes para una mejor y más rápida referencia de los componentes.

• Recordar que antes de cada puesta en marcha del convertidor, es necesario

validar la correcta conexión del hardware y software, para asegurar que no se cometerán errores.

La siguiente figura muestra el hardware que compone el Back to Back Converter. Así que para una mejor comprensión se anexará toda la documentación correspondiente del convertidor.

Back to Back

ConverterVoltage Source

Inverter

Rectificador

Activo

Snubber

Interfaz de Potencia

Hardware VSI

VSI, FPGA SPARTAN 3E XC3S1600E

Snubber

Interfaz de Potencia

Hardware VSI

Figura A.1 – Hardware del Back to Back Converter en bloques.

91

Fig

ura

A.2

– In

terf

az d

e P

ote

nci

a es

tán

dar

par

a co

nve

rtid

ore

s el

ectr

ón

ico

s.

92

D SN5

C SN 5Cap

C SN 2Cap

D SN2

RIC

rcuit

R SN5Res

R SN5aRes

R SN2Res

R SN2aRes

Fig

ura

A.3

– D

isch

arg

e S

upp

ress

ing

RC

D S

nub

ber

Circu

it.

D SN1

C SN 1

R SN1Res

C SN 4Cap

D SN4

Co IGBT1

Emi IGBT1

Co IGBT 4

Emi IGBT4

D SN3

.1 uF

C SN 3Cap

C SN 6Cap

D SN6

Co IGBT3

Emi IGBT3

Co IGBT 6

Emi IGBT6

Co IGBT5

Emi IGBT5

Co IGBT 2

Emi IGBT2

123456

S1 S4 S3Conector Weidmüller

123456

S6 S5 S2Conector Weidmüller

Co IG

BT1

Emi IG

BT1

Co IG

BT 4

Emi IG

BT4

Co IG

BT3

Emi IG

BT3

Co IG

BT 6

Emi IG

BT6

Co IG

BT5

Emi IG

BT5

Co IG

BT 2

Emi IG

BT2

Circuito de protección.

Para el VSI,

Circuito obtenido de app de FUJI ELECT

Discharge Suppressing RCD Snubber Ci

R SN1aRes

R SN4Res

R SN4aRes

R SN3Res

R SN3aRes

R SN6Res

R SN6aRes

CONECTORES DE USO RÁPIDO WEIDMüLLER.

FÍSICAMENTE LAS CONECCIONES DEL SNUBBER ESTAN DISTRIBUIDAS DE LA SIGUIENTE MANERA>

S1 - S4 - S3 - S6 - S5 - S2

93

QVSI3

QVSI6

QRVSI5

QVSI2

Co IGBT5

Emi IGBT5

Co IGBT 2

Emi IGBT2

123

S3eidmuller

123456

S6 S5 S2Conector Weidmuller

Em

i IG

BT

4C

o IG

BT

3E

mi I

GB

T3

Co

IGB

T 6

Em

i IG

BT

6C

o IG

BT

5E

mi I

GB

T5

Co

IGB

T 2

Em

i IG

BT

2

onectores Snubber VSI

Out_B Out_C

0

21

18

19

15-20

23

Fig

ura

A.4

– D

iagr

ama

gen

eral

del

B

ack

to B

ack

Co

nve

rter

. In

cluy

e n

um

era

ció

n d

e ta

bler

o.

QRE1

QRE4

QRE3

QRE6

QRE5

QRE2

QVSI1

QVSI4

SWP+

SWN-

SW

L1

SW

L2

SW

L3

L1,4

5

L2,4

6

L3,4

7

xuF

C DC Link

Co IGBT1

Emi IGBT1

Co IGBT 4

Emi IGBT4

Co IGBT3

Emi IGBT3

Co IGBT 6

Emi IGBT6

456

S1 S4 Conector W

Co

IGB

T1

Em

i IG

BT

1C

o IG

BT

4

C

R_Co IGBT1

R_Emi IGBT1R_Co IGBT 4

R_Emi IGBT4

R_Co IGBT3

R_Emi IGBT3R_Co IGBT 6

R_Emi IGBT6

R_Co IGBT5

R_Emi IGBT5R_Co IGBT 2

R_Emi IGBT2

123456

S1_R S4_R S3_RConector Weidmuller_R

123456

S6_R S5_R S2_RConector Weidmuller

R_

Co IG

BT

1R

_E

mi I

GB

T1

R_

Co IG

BT

4R

_E

mi I

GB

T4

R_

Co IG

BT

3R

_E

mi I

GB

T3

R_

Co IG

BT

6R

_E

mi I

GB

T6

R_

Co IG

BT

5R

_E

mi I

GB

T5

R_

Co IG

BT

2R

_E

mi I

GB

T2

Conectores Snubber Rectificador

12345678910

11

12

P_EXTCLEMA de POTENCIA EXTERNA

L1

L2

L3

P_R

N_R

P_R

N_R

P_

VS

IN

_V

SI

P_V

SI

N_V

SI

Ou

t_A

Ou

t_B

Ou

t_C

Ctr

l_5

VD

CC

trl_

GN

D

Out_A

5-1

2-1

76-1

3-1

6

1

4

2-7

3

8

11

9-14

1

22

24

27

26

28-35-40

31

34 41

44

33. 42

29-36-39

25-30 32-37 38-43

48

47

94

F

igur

a A

.5

– S

PA

RT

AN

3E

-XC

3S

1600

E

95

Figura A.6 – Traco DC Converter TSM 0515S.

96

Figura A.7 – Buffer, SN74LS06.

97

Figura A.8 – IGBT Modular Fuji Electric, 2MBI 75N-060.

98

99

100

101

Figura A.9 – Optoacoplador HCPL-315J.

102

103

BIBLIOGRAFÍA

Ackermann, T. (2005). Wind Power in Power Systems. England: John Wiley & Sons Ltd.

Agilent Technologies. (2002). Optocoupler Design Guide. USA: Agilent Semiconductors.

Electric, F. (2004). Fuji IGBT Modules Application Manual. Japan: Fuji Electric Device Technology

Co.

G.A. Smith, K. N. (1981). Wind Energy Recovery by Static Scherbius Induction Generator. 317-324.

He Yikang, H. J. (2005). Modeling and Control of Wind Turbines used DFIG under Network Fault

Conditions. 986-991.

Iqbal, A. (2007). MatLab-Simulink Model of Space Vector Pwm for Three-Phase. MatLab-Simulink

Model of Space Vector Pwm for Three-Phase , 1096-1100.

Neacsu, D. O. (2006). Power Switching Converters. Boca Raton, Florida: CRC Press.

Neacsu, D. O. (2001). Space Vector Modulation, An Introduction. Tutorial at IECON2001 , 1583-

1592.

Peder Arpagaus, M. T. (2010). Traco Power. Zurich: Dept. Power Products.

PowerTransmission, E. D. (1 de Jan de 1997). Adjustable Speed Drives. ASD , págs. 39-53.

Rashid, M. H. (2004). Electrónica de Potencia. Circuitos, Dispositivos y Aplicaciones. México :

Pearson Education.

Rashid, M. H. (2001). Power Electronic Handbook. San Diego California: Academic Press.

Semikron, M. H. (2007). Gate Resistor-Principles and Applications. Nürnberg, Germany: Semikron

International.

Simoes, M. G. (2008). Alternative Energy Systems. Design and Analysis with Induction Generators.

Boca Raton, Florida: CRC Press.

Texas Instruments. (2004). Hex Inverter Buffers/Drivers Datasheet. Dallas Texas: Texas Instruments

Incorporated.

Traco Power. (2008). Traco Power TEN 20-WIN Series, Application Note. Zurich: Traco Electronic.

104

Xiao, L. H. (2001). Study on the Simplified Algorithm of Space Vector . 877-881.

Xilinx. (2007). MicroBlaze Development Kit Spartan-3E 1600 Edition User Guide. USA: Xilinx.

Xilinx. (2009). Spartan-3E FPGA Family. Xilinx.