1.PengertianVerifkasi adalah proses pemeriksaan apakah logika operasional model sesuai dengan logika diagram alur atau pemeriksaan apakah program komputer simulasi berjalan sesuai dengan yang diinginkan, ndengan pemeriksaan komputer. (Hoover dan Perry,1989)Validasi adalah penentuan apakah model konseptual simpulasi adalah representasi akurat dari sistem nyata yang sedang dimodelkan (Law dan Kelton,1991)2.Aturan Verifikasi dan Validasi dalam SimulasiHal yang harus diperhatikan dalam verfikasi dan validasiModelVerifikasiValidasi

KonseptualApakah model mengandung semua elemn,kejadian dan relasi yang sesuai

Apakah model dapat menjawab pertanyaanpemodelan?

LogikaApakah kejadian kejadian direpresentasikan dengan benarApakah mode memuat kejadian yang ada pada model konseptual

Apakah rumus matematika dan relasi benar

Apakah ukuran statistik dirumuskan dengan benarApakah model memuat semua relasi yang ada dalam konseptual

Apakah kode komputer memuat aspek mode logikaApakah mode komputer merupakan representasi valid dari sistem nyata

Komputer atau simulasiApakah statistik dan rumus dihitung dengan benarDapatkah model komputer menduplikasi kinerja sistem nyata

Apakah mode mengandung kesalahan pengkodeanApakah output model komputer mempunyai kredibilitas dengan ahli sistem dan pembuat keputusan

Petunjuk model dalam menentukan tingkat kedetaian yang diperlukan dalam model simulasi:-Hati hati dalam mendefinisikan-Model model idak valid secara universal-Menafaatkan pakar dan analisis sensitivitas untuk membantu menetukan level detil model

3.Validasi model konseptualMerupakan proses pembentukan abstraksi relevan sistem nyata terhadap pertanyaan model simulasi yang diharapkan akan dijawab. Tidak ada metode standar untuk validasi model konseptual, kita hanya perlu akan melihat beberapa metode yang berguna untuk validasi4.Representasi Kejadian SistemMenggunakan graf kejadian dengan pembuatan graf yang sama dengan pengembangan model simulasi. Representasi graf dapat digunakan sebagai jembatan ke model logis (model diagram alur) juga sebagai alat bantu komunikasi antara analisis simulasi, pengambil keputusan dan manager.5.Identifikasi Eksplisit yang Harus Ada dalam ModelDua filosofi yang digunakan untuk menentukan berapa banyak sistem nyata yang harus dimasukkan :1.Masukkan semua aspek sistem yang dapat mempengaruhi perilaku sistem dan menyederhanakan model begitu dapat memahami elemen relevan sistem2.Mulai dengan model sederhana sisem dan biarkan model berkembang semakin komleks sejalan dengan semakin jelasnya elemen elemen sistem yang harus dimasukkan dalam model untuk dijawab pertanyaan.

Sistem komputer time shared :-Kejadian :oPemakai berusaha koneksi ke sistemoPemakai terhubung dan sesi mulaioPemakai menyudahi sesi-Fasilitas :oKomputer serveoPort-Variabel status :oJumlah port yang sedang digunakanoWaktu pemanggilan berikutnyaoWaktu akhir koneksi port ke-ioMengidikasikan apakah port sibuk atau menganggur-Ukuran kinerjaoWaktu kumulatif pemakai terhubung ke sistemoJumlah total pemakai memanggil sistemoJumlah total panggilan yang terhubungoJumlah total panggilan yang gagal terhubungoUtilitas port-Variabel keputusanoJumlah portoEkspektasi lama sesi pemakai-Aturan operasionaloKlien mencoba berulang ulang sampai terhubung-Aspek sistem nyata yang tidak dimasukkan :oKlien tidak akan mencoba hubungan lagi pada periode waktu tertentu jika menemukan port semua sibukoKerusakan fasilitas6.Verifikasi dan Validasi Model LogisPendekatan yang digunakan untuk verifikasi model logis :1.Apakah kejadian dalam model diproses dengan benar2.Apakah rumus matematika dan relasi dalam model valid3.Apakah statistik dan ukuran kinerja diukur dengan benarMetode umum yang digunakan untuk verifikasi dan validasi pemrosesan kejadian dalam model logis adalah structured walk-through, dimana pengembang model logis harus menjelaskan (walk through) logika detil model ke anggota lain tim pengembang model simulasi.7.Verifikasi Model KomputerTeknik verifikasi program :1.Buatlah dan debug program komputer dalam modul-modul atau subprogram-subprogram2.Buatlah program komputer secara bersama-sama (lebih dari satu orang)3.Menjalankan simulasi dengan berbagai variasi parameter input dan memeriksa apakah outputnya reasonable4.Melakukan trace. Teknik ini merupakan salah satu teknik yang powerful yang dapat digunakan untuk mendebug program simulasi event diskrit.5.Model sebaiknya dapat dijalankan (jika memugkinkan) dengan asumsi sederhana.6.Untuk beberapa model simulasi, akan lebih bermanfaat untuk melakukan observasi sebuah animasi dari output simulasi.7.Tulislah mean sampel dan varinasi sampel untuk setiap probabilitas distribusi input simulasi, dan bandingkan dengan mean dan variansi yang diinginkan (misalnya secara historis)8.Gunakan paket simulasi

Verifikasi model komputer dapat dilakukan dengan :-Metode pemrograman terstruktur-Penulusan model simulasi-Pengujian-Pengujian relasi logis-Verfikasi dengan model analitis-Verifikasi menggunakan grafik9.Validasi Model Simulasi1.Membangun sebuah model dengan usaha melibatkan informasi semaksimal mungkin2.Menguji asumsi asumsi model secara empiris3.Menentukan sebarapa representatif output simulasiBeberapa metode validasi :1.Perbandingan output simulasi dengan sistem nyata2.Metode Delphi3.Pengujian Turing4.Perilaku ekstrim

Sumber : http://ocw.gunadarma.ac.id/course/industrial-technology/informatics-engineering-s1/pemodelan-dan-simulasi/verifikasi-dan-validasi-sistem-pemodelan