Rangkaian Flip-Flop (D-FF, RS-FF dan JK-FF)

Pengertian FLIP-FLOP flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan. Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial. Nama lain dari flip-flop adalah multivibrator bistabil.

Jenis- JenisFlip-flop D-FF RS-FF JK-FF

1. D-FF

D FF(Data atau Delay Flip-Flop)adalah Flip-Flop yang hanya terdiri dari sebuah input,yaitu D,sepasang output yang nilainya berlawanan, yaitu Q dan Q, dan sepasang feedback.Selain itu, D FF juga dilengkapi dengan bit CLK atau Clock sebagai input..

Clock ini memberikan izin, kapan saatnya nilai output boleh berubah. Ringkasnya, nilai output Q akan selalu sama dengan D dan perubahan nilai output hanya bisa terjadi jika diizinkan oleh kondisi clock.

Ada 4 macam kondisi clock, yaitu HIGH clock, yaitu saat nilai CLK = 1 atau HIGH. LOW clock, yaitu saat nilai CLK = 0 atau LOW. Positive Edge atau Rising Edge clock, yaitu saat transisi nilai CLK dari LOW ke HIGH atau dari 0 ke 1. Negative Edge atau Falling Edge clock, yaitu saat transisi nilai CLK dari HIGH ke LOW atau dari 1 ke 0.

Gambar 8.3. D-FF dengan HIGH clock. (a) Rangkaian, (b) Tabel Kebenaran (c) SimbolPada gambar 8.3 dapat dilihat Rangkaian, Tabel Kebenaran dan Simbol D-FF. Nilai output tetap selama CLK = 0. Nilai output akan sama dengan input D saat CLK = 1. Sedangkan gambar 8.4 adalah contoh D-FF yang dilengkapi Rising Edge Clock, nilai outputnya diizinkan berubah hanya saat CLK transisi dari LOW ke HIGH seperti dapat dilihat pada tabel kebenaran dalam gambar 8.4.b.

Gambar 8.4. D-FF dengan Rise Clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Terkait implementasinya, biasanya D-FF dikemas dalam IC yang berisi 8 Flip-Flop, misalnya IC yang Tabel Kebenaran dan Simbolnya dapat dilihat pada gambar 8.5. Inputnya terdiri dari MR (Master Reset), CP (Clock Pulse) dan 8-bit Dn(D0sampai D7).

Gambar 8.5. D-FF 8-bit. Tabel Kebenaran dan Simbol Rangkaiannya.

Sedangkan outputnya terdiri dari 8-bit yaitu Qn(Q0sampai Q7). Setiap D hanya terkait dengan satu Q tertentu, misalnya Q3hanya dipengaruhi D3dan seterusnya.Seperti tampak pada tabel dalam gambar 8.5, izin perubahan diberikan oleh Rising Clock atau transisi pin CP dari LOW ke HIGH.Tetapi jika MR direset atau dibuat menjadi LOW, maka seluruh pin Qndipaksa jadi LOW tanpa menghiraukan clock maupun Dn. Sehingga dalam operasi normalnya, MR harus HIGH dan kesempatan perubahan hanya pada saat pin CP mengalami transisi dari LOW ke HIGH.

2. RS-FF

Flip-flop ini mempunyai dua masukan dan dua keluaran, di mana salah satu keluarannya (y) berfungsi sebagai komplemen.

Sehingga flip-flop ini disebut juga rangkaian dasar untuk membangkitkan sebuah variabel beserta komplemennya.

RS Flip Flop mempunyai 2 input yaitu, S=Set dan R=Rest. Mempunyai 2 output yaitu Q dan. Bertindak sebagai 1 bit memori dengan output Q sebagai nilai bit tersebut. S=1, R=1 tidak di benarkan (tidak boleh diset serentak (karena akan menghasilkan output yang tidak konsisten.

Flip-flop RS dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua gerbang NOR. Lihat gambar 1 dan 2.

3. JK-FF

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock.

Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada

Gambar JK-FF. (a) Rangkaian. (b) Tabel Kebenaran. (c) Simbol.

Sesuai kondisi input JK, ada 4 kemungkinan output yang semuanya valid, yaitu:

No Change, Tidak ada perubahan pada output jika JK = 00. Set K, Pin Q akan bernilai 1 karena JK = 01. Set J, Pin Q akan bernilai 1 karena JK = 10. Toggle, Nilai output menjadi kebalikan kondisi sebelumnya jika input JK = 11. Misalnya jika sebelumnya QQ = 10, setelah diizinkan clock, berubah menjadi QQ = 01

Konversi flip-flopUntuk konversi satuflip flopyang lain, rangkaian kombinasional harus dirancang pertama.Jika JK Flip Flop diperlukan, masukan yang diberikan ke sirkuit kombinasional dan output dari rangkaian kombinasional terhubung ke input dari flip flop yang sebenarnya.Dengan demikian, output dari flip flop yang sebenarnya adalah output dari flip flop yang diperlukan.Dalam posting ini, konversi flip flop berikut akan dijelaskan.1) Flop Balik SR JK Flip Flop Seperti diceritakan sebelumnya, J dan K akan diberikan sebagai masukan eksternal untuk S dan R. Seperti ditunjukkan dalam diagram logika bawah, S dan R akan menjadi output dari rangkaian kombinasional. Tabel kebenaran untuk konversi flip flop diberikan di bawah ini.Keadaan sekarang diwakili oleh Qp dan Qp + 1 adalah negara berikutnya yang akan diperoleh jika input J dan K diterapkan. Untuk dua input J dan K, akan ada delapan kemungkinan kombinasi.Untuk setiap kombinasi J, K dan Qp, yang sesuai Qp + 1 negara yang ditemukan.Qp + 1 hanya menunjukkan nilai-nilai masa depan yang akan diperoleh oleh flip flop JK setelah nilai Qp.Tabel ini kemudian diselesaikan dengan menulis nilai-nilai S dan R yang diperlukan untuk mendapatkan setiap Qp + 1 dari sesuai Qp.Artinya, nilai-nilai S dan R yang diperlukan untuk mengubah keadaan flip flop dari Qp ke Qp + 1 yang ditulis.

Flop Balik SR JK Flip Flop2) JK Flip Flop SR Flip Flop Ini akan menjadi proses kebalikan dari konversi dijelaskan di atas.S dan R akan menjadi input eksternal untuk J dan K. Seperti ditunjukkan dalam diagram logika bawah, J dan K akan menjadi output dari rangkaian kombinasional.Dengan demikian, nilai-nilai J dan K harus diperoleh dalam hal S, R dan Qp.Diagram logika ditampilkan di bawah. Sebuah tabel konversi yang akan ditulis menggunakan S, R, Qp, Qp + 1, J dan K. Untuk dua input, S dan R, delapan kombinasi yang dibuat.Untuk setiap kombinasi, yang sesuai Qp + 1 output ditemukan ut.Output untuk kombinasi dari S = 1 dan R = 1 tidak diizinkan untuk gagal SR flip.Dengan demikian output yang dianggap tidak sah dan nilai-nilai J dan K yang diambil sebagai "tidak peduli".

3) Flop Balik SR ke D Flip Flop Seperti yang ditunjukkan pada gambar, S dan R adalah masukan sebenarnya dari flip flop dan D adalah input eksternal dari flip flop.Keempat kombinasi, diagram logika, tabel konversi, dan K-peta untuk S dan R dalam hal D dan Qp ditunjukkan di bawah ini.

4) D Flip Flop SR Flip Flop D adalah masukan yang sebenarnya dari flip flop dan S dan R adalah input eksternal.Delapan kemungkinan kombinasi yang dicapai dari input eksternal S, R dan Qp.Tapi, karena kombinasi dari S = 1 dan R = 1 tidak valid, nilai-nilai Qp + 1 dan D dianggap sebagai "tidak peduli".Diagram logika yang menunjukkan konversi dari D ke SR, dan K-peta untuk D dalam hal S, R dan Qp ditunjukkan di bawah ini.

5) JK Flip Flop ke T Flip Flop J dan K adalah masukan sebenarnya dari flip flop dan T diambil sebagai input eksternal untuk konversi.Empat kombinasi yang diproduksi dengan T dan Qp.J dan K yang dinyatakan dalam T dan Qp.Tabel konversi, peta-K, dan diagram logika yang diberikan di bawah.

6) JK Flip Flop ke D Flip Flop D adalah input eksternal dan J dan K adalah masukan sebenarnya dari flip flop.D dan Qp membuat empat kombinasi.J dan K yang dinyatakan dalam D dan Qp.Keempat kombinasi tabel konversi, K-peta untuk J dan K dalam hal D dan Qp, dan diagram logika yang menunjukkan konversi dari JK ke D diberikan di bawah ini.

7) D Flip Flop JK Flip Flop Dalam konversi ini, D adalah masukan yang sebenarnya untuk flip flop dan J dan K adalah input eksternal.J, K dan Qp membuat delapan kemungkinan kombinasi, seperti yang ditunjukkan dalam tabel konversi di bawah ini.D dinyatakan dalam J, K dan Qp. Tabel konversi, K-peta untuk D dalam hal J, K dan Qp dan diagram logika yang menunjukkan konversi dari D ke JK diberikan pada gambar di bawah.