LAPORAN TUGAS AKHIR

PRAKTIKUM TEKNIK DIGITAL

RANCANG BANGUN MODUL PRAKTIKUM JK FLIP-FLOP

NAMA KELOMPOK :

Rani Kusuma Dewi (1115031069)

FAKULTAS TEKNIKJURUSAN TEKNIK ELEKTRO

UNIVERSITAS LAMPUNG2013

1

I. JUDUL TUGAS AKHIR

RANCANG BANGUN MODUL PRAKTIKUM JK FLIP-FLOP

II. TUJUAN TUGAS AKHIR

Adapun tujuan dari pembuatan alat tugas akhir ini adalah

1. Praktikan diharapkan dapat menerapkan aplikasi JK Flip-Flop dalam

kehidupan sehari-hari

2. Mengerti dan memahami karakteristik dari JK Flip-Flop

3. Mengerti dan memahami cara membuat JK Flip-Flop

4. Membandingkan dan menyesuaikan nilai kebenaran JK Flip-Flop yang

dibuat berdasarkan nilai kebenaran teorinya.

III. DASAR TEORI

Gerbang Logika

Gerbang logika adalah rangkaian yang menggunakan sinyal digital sebagai

masukan dan keluarannya. Yang membuat rangkaian disebut sebagai gerbang

adalah bahwa setiap keluaran tergantung sepenuhnya pada sinyal yang

diberikan pada masukan-masukanya. Jika sinyal masukan ini berubah,

keluaranya juga dapat berubah.

Rangkaian logika dapat dibedakan menjadi dua bagian, yaitu : rangkaian

logika kombinasional dan rangkaian logika sekwensial. Yang dimaksud

dengan rangkaian logika kombinasional adalah rangkaian yang nilai

keluaranya (output) bergantung pada keadaan nilai masukanya (input) pada

saat itu saja, sedangkan rangkaian logika sekwensial tidak bergantung pada

saat itu saja tetapi pada waktu keadaan masukan sebelumnya.

Ada dua teknologi pembuatan gerbang rangkaian digital yang umum

dipasaran, yang pertama adalah TTL (Transistor-Transistor Logic). Gerbang

yang dibuat dengan teknologi ini berkode 74XX, misalnya 7400 adalah

gerbang NAND dua masukan.Yang kedua teknologi CMOS (Complementary

Metal Oxide Semiconductor). Kode untuk gerbang CMOS yang tersedia

2

dipasaran adalah 40XX, misalnya 4001 adalah gerbang NOR dengan dua

masukan. Gerbang TTL beroperasi pada tegangan persis 5 volt, sedangkan

gerbang CMOS bisa diberi catu tegangan dari 3 volt sampai 15 volt. Gerbang

– gerbang ini dikemas dalam bentuk IC.

Pada dasarnya semua sistem digital disusun oleh hanya tiga buah gerbang

logika dasar, gerbang –gerbang ini adalah AND,OR dan NOT. Beberapa

gerbang logika lainya seperti NAND, NOR, EXOR dan EXNOR adalah

merupakan kombinasi dari beberapa gerbang AND, OR atau NOT dan dari

gerbang inilah rangkaian kompleks apapun dapat dirancang.

Gerbang AND

Disebut juga dengan “ gerbang semua atau tidak”. Gerbang AND yang

dioperasikan kebanyakan tersusun dari dioda dan transistor yang tersusun

dalam suatu IC.

Gambar 1.1

Untuk memperlihatkan gerbang AND kita gunakan simbol logika pada

gambar 1.1. Istilah “logika” biasanya digunakan untuk menyatakan suatu

proses pengambilan keputusan. Maka suatu gerbang logika merupakan suatu

rangkaian yamg dapat memutuskan “ya” atau “tidak” pada keluaran

berdasarkan masukannya. Rangkaian gerbang AND hanya menghasilakan

output ” ya” jika kedua masukan diberikan input “ya” pula. Tabel kebenaran

gerbang AND dapat dilihat sebagai berikut :

Tabel 1.2

A B Y

0 0 0

0 1 0

3

1 0 0

1 1 1

Ada suatu metode singkat penulisan pernyataan “masukan A di-AND-kan

dengan masukan B untuk mendapatakan keluaran Y”. Metode ini disebut

Ekspresi Boolean (“Boolean” dari aljabar Boolean). Ekspresi Boolean

merupakn suatu bahas universal yang digunakan oleh ahli rekayasa dan

teknisi dalam elektronika digital. Dimana, untuk menyimbolkan fungsi AND

dalam teori Boolean digunakan suatu perkalian titik (.). jadi masukan A di

AND-kan dengan masukan B untuk mendapatkan keluaran Y ditulis dalam

aljabar Boolean dengan :

A . B =Y

Gerbang NOT

Gerbang not disebut juga dengan pembalik (inverter), yang tugasnya

memberikan suatu keluaran yang tidak sama dengan masukannya. Gerbang

ini hanya memiliki satu masukan dan satu keluaran saja. Simbol logika untuk

gerbang NOT ditunjukkan pada gambar dibawah :

Gambar 1.3

Ekspresi Boolean untuk gerbang NOT dituliskan dengan Y = A, dimana tanda

strip diatas memperlihatkan bahwa A telah dibalik atau dikomplemenkan.

Table kebenaran gerbang NOT :

Tabel 1.3

A Y(A,)

0 1

4

1 0

Gerbang NAND

Gerbang AND, OR dan NOT merupakan gerbang dasar yang dapat menghasilkan semua rangkaian digital , gerbang NAND ialah suatu NOT AND, atau suatu fungsi AND yang dibalik. Simbol logika standar untuk gerbang AND digambarkan :

Gambar 1.4

Gerbang NAND akan mempunyai keluaran 0 bila semua masukan pada logika 1, sebaliknya jika ada sebuah logika 0 pada sembarang masukan pada gerbang NAND, maka keluaran akan bernilai 1. Tabel kebenarannya :

Tabel 1.4

A B Y

0 0 1

0 1 0

1 0 0

1 1 0

Flip-Flop

Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan

satu bit data secara semi permanen  sampai ada suatu perintah untuk

menghapus atau mengganti isi dari bit yang tersimpan tersebut.

Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti

transistor, resistor dan dioda yang dirangkai menjadisuatu gerbang logika

yang dapat bekerja secara sekuensial.

Pemahaman terhadap rangkaian Flip-Flop (FF) ini sangat penting karena

FF merupakan satu sel memori. Keadaan keluaran FF dapat berada dalam

5

keadaan tinggi atau keadaan rendah, untuk selang waktu yang dikehendaki.

Biasanya untuk mengubah keadaan tersebut diperlukan suatu masukan

pemicu. Berikut ini akan diuraikan secara singkat tentang berbagai tipe FF.

Pada rangkaian sekuensial sinkron, clock berfungsi untuk melakukan

sampling terhadap sinyal NEXT STAT dan menyebabkan perubahan state.

Proses ini sering disebut dengan proses triggering. Berdasrkan cara

melakukan trigger, clock pada dasarnya dibedakan menjadi dua, yaitu Edge

Trigger Flip-flop dan Pulse Trigger Flip-flop. Berdasarkan clock (trigger)

yang diberikan Flip-flop dibedakan menjadi 4 kategori yaitu :

a. Rising Edge Clock

b. Falling Edge Clock

c. Positive Clock Pulse

d. Negative Clock Pulse

Sedangkan berdasarkan cara penyimpanannya Flip-flop digolongkan menjadi :

a. RS Flip-flop

b. JK Flip-flop

c. D Flip-flop

d. T Flip-flop

e. T Flip-flop

Clock

Sistem digital dapat beroperasi secara sinkron dan asinkron. Pada sistem

digital sinkron, keluaran semua gerbang logika berubah dalam waktu yang

bersamaan. Sedang pada sistem digital asinkron, keluaran semua gerbang

logika berubah dalam waktu yang tidak bersamaan. Pada system ini

diperlukan isyarat pemandu, kapan keluaran suatu gerbang berubah. Isyarat

ini berupa logika 0 dan 1 yang periodis. Berikut ini digambarkan sisi naik dan

sisi turun dari clock:

6

Pada sistem digital sinkron, waktu terjadinya sisi naik dan sisi turun clock

akan menjadi pedoman waktu bagi perubahan keluaran semua untai digital.

Simple Latch

Latch sederhana atau yang disebut juga flip flop dasar merupakan rangkaian

gerbang logika yang outputnya ditentukan oleh kondisi sekarang dan

sebelumnya. Rangkaian ini merupakan dasar dari berbagai flip flop,

contohnya: S-R flip flop, D-flip flop, dll. Karena rangkaian ini outputnya

ditentukan oleh kondisi sebelumnya maka rangkaian ini disebut juga

rangkaian bermemori. Flip-flop R-S mempunyai dua masukan yang diberi

label S dan R, serta dua keluaran Q dan Q.Pada Flip-flop keluaran selalu

berlawanan atau komplementer. Dengan kata lain bila Q = 0, maka keluaran

Q = 1 dan sebagainya. Huruf S dan R pada masukan Flip-flop R-S seringkali

disebut sebagai masukan “set” dan “reset”.

Bila masukan S dan R keduanya 0 maka keluarannya menjadi 1. Ini disebut

keadaan larangan untuk Flip-flop dan tidak digunakan. Bila masukan S adalah

0 dan masukan R adalah 1, maka keluaran Q diset pada kondisi logis 1,

kondisi ini yang disebut dengan kondisi set. Sebaliknya bila masukan R

adalah 0 dan S adalah 1 maka keluaran Q direset menjadi 0, kondisi ini yang

disebut dengan kondisi reset. Saat R dan S adalah 1,merupakan kondisi

istirahat dan membuat Q dan Q dalam keadaan komplementer sebelumnya,

yang disebut kondisi tetap.

Dengan demikian untuk mengaktifkan pengesetan (pengesetan Q ke 1)

diperlukan suatu logis 0. Untuk mengaktifkan reset atau menghapus Q ke 0,

juga diperlukan suatu logis Q.

Flip-flop RS

7

Flip-flop RS atau SR (Set-Reset) merupakan dasar dari flip-flop jenis lain.

Flip-flop ini mempunyai 2 masukan: satu disebut S (SET) yang dipakai untuk

menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut R

(RESET) yang dipakai untuk me-reset (membuat keluaran berkeadaan 0).

Flipflop RS dapat dibentuk dari dua gerbang NOR atau dua gerbang NAND

seperti yang ditunjukkan pada Gambar 6.3(a) dan (b).

Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada

pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi

logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1

dan Q not pada logika 0.

Gambar 3.1 Rangkaian dasar flip-flop RS(a) memakai gerbang NOR

(b) memakai gerbang NAND

Perhatikan bahwa keluaran dari suatu gerbang diumpan-balik ke masukan

gerbang lainnya. Keluaran masing-masing gerbang membentuk keluaran

keluaran dari pada susunan flip-flop RS. Seperti yang ditunjukkan oleh table

kebenaran pada gambar, untuk flip-flop yang menggunakan gerbang NOR,

8

masukan 1 pada S membuat flip-flop diset (Q= 1) dan masukan 1 pada R

membuat flip-flop direset (Q= 0). Untuk flip-flop yang disusun dari gerbang

NAND, S= 0 menyetel (set) flip-flop dan R= 0 me-reset flip-flop. Untuk flip-

flop dengan NOR, masukan R=S= 0 tidak mengubah keadaan keluaran,

artinya keluaran Q dan Q tetap, ditunjukkan sebagai Q- dan Q- pada tabel

kebenaran dalam Gambar 3.1 Untuk kombinasi masukan R=S= 1, yang

ditunjukkan dengan "-" pada pada kolom keluaran yang bersangkutan,

keadaan keluaran tersebut tidak tentu. Ini dapat diterangkan sebagai berikut:

Andaikanlah untuk R= S = 1 keluaran flip-flop adalah Q= 1. Untuk Q= 1 dan

S = 1, maka Q = 0. Tetapi karena R = 1, maka Q juga harus 0 dan ini jelas

berlawanan dengan pengandaian sebelumnya. Kalau diandaikan Q = 0, maka

juga Q = 0 yang berarti bertentangan dengan sifat flip-flop. Karena itu, untuk

flip-flop RS kombinasi masukan R = S = 1 dilarang (tabu).

Untuk flip-flop RS dengan NAND, kerjanya sama dengan flip-flop dengan

NOR bila tegangan masukan rendah dianggap logik 1 dan tegangan masukan

tinggi dianggap logik 0, artinya bila kita memakai logika negatif. Jadi table

kebenaran untuk flip-flop dengan NAND dengan logika negatif akan tepat

sama dengan tabel kebenaran untuk flip-flop dengan NOR. Untuk

keseragaman uraian, maka yang umum dipakai untuk menyatakan kerja flip-

flop RS adalah table kebenaran untuk rangkaian NOR.

Dalam hal tundaan waktu, karena setiap masukan hanya melalui satu gerbang,

tundaan waktu untuk flip-flop RS yang disebutkan di atas dianggap sama

dengan tundaan waktu 1 gerbang yang umumnya dalam besaran nano-detik

(10-9 detik).

Flip Flop JK

Flip-flop JK yang diberi nama berdasarkan nama masukannya, yaitu J dan K.

Flip-flop ini mengatasi kelemahan flip-flop RS, yang tidak mengizinkan

pemberian masukan R=S= 1, dengan meng-AND-kan masukan dari luar

dengan keluaran seperti dilakukan pada flip-flop T. FF JK mempunyai

masukan "J" dan "K". FF ini "dipicu" oleh suatu pinggiran pulsa clock positif

atau negatif. FF JK merupakan rangkaian dasar untuk menyusun sebuah

9

pencacah. FF JK dibangun dari rangkaian dasar FF-SR dengan menambahkan

dua gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian

diferensiator pembentuk denyut pulsa clock

Rangkaiannya ditunjukkan pada Gambar 3.2.

(a)

(b)

Gambar 3.2. Rangkaian dasar dan karakteristik flip-flop JK

Dengan susunan ini, maka masukan J dan K berfungsi tepat sama dengan

masukan S dan R pada flip-flop RS, kecuali untuk J=K=1. Kalau pada flip-

flop RS masukan R=S=1 terlarang, maka pada flip-flop JK, masukan J=K=1

akan membuat flip-flop JK berfungsi seperti flip-flop T.

Dari tabel keadaan-berikut yang ditunjukkan pada Gambar 6.7, dapat

diperoleh bahwa persamaan keadaan-berikut, disebut juga persamaan

karakteristik daripada flip-flop JK, yaitu:

Seperti dapat dilihat dari persamaan ini, keadaan flip-flop akan berubah untuk

setiap perubahan masukan J dan K. Ini berarti bahwa flip-flop JK ini bekerja

tak serempak. Untuk memperoleh flip-flop JK yang dapat bekerja serempak

10

dengan rangkaian lain perlu ditambahkan kelengkapan untuk penabuhan

clocking).

Ini dapat dilakukan dengan meng-AND-kan pulsa CP (clock Pulse) dengan

masukan K dan J seperti yang ditunjukkan pada Gambar 6.8. Perlu dicatat

bahwa untuk flip-flop yang peka terhadap perubahan pulsa negatif, pada

masukan CP diberikan lingkaran kecil seperti pada NOR dan NAND.

Gambar 3.3. Rangkaian flip-flop JK ditabuh

Flip-flop JK Induk-Budak

Suatu flip-flop JK induk-budak (Master-Slave JK flip-flop) disusun dari dua

flip-flop RS, yang satu bertindak sebagai induk/tuan sedangkan yang lainnya

bertindak sebagai budak/pengikut yang mengikuti keadaan keluaran flip-flop

induk sesaat sesudah berlalunya perubahan keluaran itu. perbedaan waktu

perubahan keadaan induk dan budak ini terjadi karena adanya inverter antara

pulsa penabuh untuk flip-flop induk dan masukan flip-flop budak, seperti

ditunjukkan pada Gambar 3.4.

Gambar 3.4. Rangkaian Flip-flop Induk-Budak

Bila pulsa penabuh flip-flop induk berkeadaan 1, maka keluarannya akan

berubah menurut keadaan masukan J dan K pada saat itu, sesuai dengan table

pada Gambar 6.7 didepan. Tetapi, karena adanya inverter pada masukan flip-

11

flop budak, maka masukan S dan R flip-flop budak itu akan tetap 0 dan

keluarannya tidak mengalami perubahan. Tetapi pada saat penabuh induk

kembali 0, yang berarti keluaran inverter menjadi 1, maka keluaran budak

berubah menurut keadaan keluaran induk saat itu, yaitu keadaannya sesudah

ditabuh. Perhatikan bahwa bila penabuh berkeadaan 0 (CP= 0, dan CP= 1),

maka gerbang-gerbang AND pada masukan budak menjadi aktif dan keluaran

Q akan mengikuti keadaan P karena hanya ada dua kemungkinan kombinasi

RS untuk budak, yaitu :

RS= 10 atau RS= 01. Bila P= 1 maka RS= 01 dan Q menjadi 1 sedangkan

bila P= 0, maka RS= 10 dan Q menjadi 0. Dengan susunan ini, dapat dijamin

bahwa persamaan flip-flop Q+ = QK + Q J akan tetap dipenuhi sejauh

keadaan J dan K hanya berubah di antara dua pulsa penabuh positif (selagi

CP= 1). Bila J dan/atau K berubah selagi CP= 0, maka apa yang dipindahkan

ke flip-flop budak adalah keadaan P akibat perubahan terakhir sebelum CP

berubah menjadi 0.

IV. ALAT DAN BAHAN PERCOBAAN

Adapun alat dan bahan pada percobaan dalam pembuatan alat tugas

akhir ini adalah :

1. Papan PCB2. Kabel Penghubung3. Kabel Banana 4. Solder5. Tang6. Multimeter7. Tang8. Ember9. Plastik Transparan10. Larutan Ferri Klorit11. Obeng12. Bor

13. Switch toggle14. Resistor15. IC 74LS0416. IC 74LS0017. IC 74LS18. Baterai19. Socket20. Led Super Bright

(merah)21. Timah22. Switch Limit

12

V. GAMBAR RANGKAIAN

a. Skematik Modul

b. PCB Layout

Rangkaian PCB Layout Register (All Layers View)

13

Rangkaian PCB Layout Register (Bottom View)

Tampilan Antar muka Modul

14

MISAL

MISAL

VI. PROSEDUR PERCOBAAN

Adapun Prosedur Percobaan dalam pembuatan alat ini adalah :

1. Membuat Rangkaian Percobaan pada software DipTrace sehingga

menghasilkan gambar skematik pada PCB.

2. Print dan Photocopy hasil gambar pada sebuah plastic transparan

3. Tempelkan fotocopy plastic transparan yang sudah mengandung

gambar skematik pada PCB dengan cara menggosoknya Hingga

seluruh Ipis pada plastic tersebut menempel pada PCB

4. Lubangi bagian-bagian pada PCB sesuai dengan rangkaian yang

dibutuhkan menggunakan bor ,

5. Lalu Larutkan Papan PCB tersebut dengan menggunakan Larutan

Ferric Cloride

6. Setelah direndam mulai menggoyangkan ember secara perlahan

untuk membantu proses lunturnya tembaga,

15

MISAL

7. Setelah papan PCB dilarutkan, bersihkan dengan cara menyikatnya

hingga gariss hitam pada papan hilang, papan PCB siap dipakai,

8. Lalu setelah papan siap. Rangkai semua komponen sesuai dengan

rangkaian percobaan.

9. Untuk memperkokoh posisi komponen pada PCB solder tiap kaki

komponen dengan lelehan dari timah sesuai dengan jalur yang

dibuat

10. Lakukan finishing dengan membuat rangka luar berupa kayu atau

triplek dan tempelkan lembar identitas keterangan modul yang

berfungsi sebagai keterangan sekaligus dekoratif.

11. Lakukan pengujian nilai kebenaran modul yang dibuat. Pengujian

dimulai dengan menguji nilai gerbang dasar hingga gerbang flip-

flop JK.

12. Membandingkan nilai kebenaran yang dihasilkan dengan nilai

kebenaran secara teorinya.

13. Mencatat data pengamatan, analisis dan lakukan pembahasan

14. Pengumpulan dan Presentasi modul yang dibuat.

16

VII. DATA HASIL PERCOBAAN

Ini menampilkan data nilai kebenaran masing2 gerbang hingga flip-flop JK itu

sendiri berdasarkan alat yang kamu buat.

VIII. PEMBAHASAN

Bahas gmna alat yang kamu buat? Benerr g nilainya dengan teori?klo beda

bahas knpa?

17

IX. KISIMPULAN

Adapun Kesimpulan yang dapat diambil yaitu :

1.

18