Aljabar Boolean
-
Upload
ariezt-forster -
Category
Documents
-
view
115 -
download
7
Transcript of Aljabar Boolean
TUGAS
SISTEM DIGITAL
PENGKODEAN DAN RANGKAIAN SEQUENTIAL
DISUSUN OLEH :
Dwi Susanto (123100016)
Wahyu Budi Santosa (123100020)
Nursyam Majid (123100027)
Aris Margono (123100029)
Revi A.Y (123100035)
FAKULTAS TEKNOLOGI INDUSTRI
JURUSAN TEKNIK INFORMATIKA
UPN VETERAN YOGYAKARTA
2012
1. ALJABAR BOOLEAN
Aljabar boolean merupakan aljabar yang berhubungan dengan variabel-variabel biner
dan operasi-operasi logik. Variabel-variabel diperlihatkan dengan huruf-huruf alfabet, dan
tiga operasi dasar dengan AND, OR dan NOT (komplemen). Fungsi boolean terdiri dari
variabel-variabel biner yang menunjukkan fungsi, suatu tanda sama dengan, dan suatu
ekspresi aljabar yang dibentuk dengan menggunakan variabel-variabel biner, konstanta-
konstanta 0 dan 1, simbol-simbol operasi logik, dan tanda kurung.
Suatu fungsi boolean bisa dinyatakan dalam tabel kebenaran. Suatu tabel kebenaran
untuk fungsi boolean merupakan daftar semua kombinasi angka-angka biner 0 dan 1 yang
diberikan ke variabel-variabel biner dan daftar yang memperlihatkan nilai fungsi untuk
masing-masing kombinasi biner.
Aljabar boolean mempunyai 2 fungsi berbeda yang saling berhubungan. Dalam arti
luas, aljabar boolean berarti suatu jenis simbol-simbol yang ditemukan oleh George Boole
untuk memanipulasi nilai-nilai kebenaran logika secara aljabar. Dalam hal ini aljabar boolean
cocok untuk diaplikasikan dalam komputer. Disisi lain, aljabar boolean juga merupakan suatu
struktur aljabar yang operasi-operasinya memenuhi aturan tertentu.
DASAR OPERASI LOGIKA
LOGIKA :
Memberikan batasan yang pasti dari suatu keadaan, sehingga suatu keadaan tidak
dapat berada dalam dua ketentuan sekaligus.
Dalam logika dikenal aturan sbb :
Suatu keadaan tidak dapat dalam keduanya benar dan salah sekaligus
Masing-masing adalah benar / salah.
Suatu keadaan disebut benar bila tidak salah.
Dalam ajabar boolean keadaan ini ditunjukkan dengan dua konstanta : LOGIKA ‘1’ dan ‘0’
Operasi-operasi dasar logika dan gerbang logika :
Pengertian GERBANG (GATE) :
Rangkaian satu atau lebih sinyal masukan tetapi hanya menghasilkan satu sinyal keluaran.
Rangkaian digital (dua keadaan), karena sinyal masukan atau keluaran hanya berupa
tegangan tinggi atau low ( 1 atau 0 ).
Setiap keluarannya tergantung sepenuhnya pada sinyal yang diberikan pada masukan-
masukannya.
Contoh:
1. f(x, y) = x + x’y
= (x + x’)(x + y)
= 1 (x + y )
= x + y
2. f(x, y, z) = x’y’z + x’yz + xy’
= x’z(y’ + y) + xy’
= x’z + xz’
3. f(x, y, z) = xy + x’z + yz = xy + x’z + yz(x + x’)
= xy + x’z + xyz + x’yz = xy(1 + z) + x’z(1 + y) = xy + x’z
2. Gerbang Logika
Gerbang Logika adalah rangkaian dengan satu atau lebih dari satu sinyal asukan tetapi hanya
menghasilkan satu sinyal berupa tegangan tinggi atau tegangan rendah. Dikarenakan analisis
gerbang logika dilakukan dengan Aljabar Boolean maka gerbang logika sering juga disebut
Rangkaian logika.
Rangakaian logika sering kita temukan dalam sirkuit digital yang diimplemetasikan secara
elekrtonik dengan menggunakan dioda atau transistor.
1. Gerbang logika Inverter
Inverter (pembalik) merupakan gerbang logika dengan satu sinyal masukan dan satu
sinyal keluaran dimana sinyal keluaran selalu berlawanan dengan keadaan sinyal masukan.
Input (A) Output (Y)
0 (Rendah) 1 (Tinggi)
Tinggi (1) Rendah (0)
Tabel Kebenaran/Logika Inverter
Inverter disebut juga gerbang NOT atau gerbang komplemen (lawan) disebabkan keluaran
sinyalnya tidak sama dengan sinyal masukan.
Gambar simbol Inverter (NOT)
Fungsi gerbang NOT
- Y = NOT A atau Y = ~A
Misal : A = 1, maka Y = 0 atau Y = NOT 1 = 0.
A = 0, maka Y = 1 atau Y = NOT 0 = 1.
a. Gerbang AND
Gerbang AND mempunyai dua atau lebih dari dua sinyal masukan tetapi hanya
satu sinyal keluaran. Gerbang AND mempunyai sifat bila sinyal keluaran ingin tinggi
(1) maka semua sinyal masukan harus dalam keadaan tinggi (1).
Gambar simbol Gerbang AND dengan dua imput.
Fungsi gerbang AND :
Y = A AND B
Y = A . B = AB
Misal : A = 1 , B = 0 maka Y = 1 . 0 = 0.
A = 1 , B = 1 maka Y = 1 . 1 = 1.
Input (A) Input (B) Output
(Y)
0 0 0
0 1 0
1 0 0
1 1 1
b. Gerbang OR
Gerbang OR mempunyai dua atau lebih dari dua sinyal masukan tetapi hanya satu
sinyal keluaran. Gerbang OR mempunyai sifat bila salah satu dari sinyal masukan tinggi
(1), maka sinyal keluaran akan menjadi tinggi (1) juga.
Gambar simbol Gerbang OR.
Gambar simbol Gerbang OR dengan tiga masukan.
Fungsi gerbang OR :
- Y = A OR B . Y = A + B.
atau
Misal : A = 1 , B = 1 maka Y = 1 + 1 = 1.
A = 1 , B = 0 maka Y = 1 + 0 = 1.
Input (A) Input (B) Output (Y)
0 0 0
0 1 1
1 0 1
1 1 1
Tabel Logika Gerbang OR dengan tiga masukan.
Input (A) Input (B) Input (C) Output (Y)
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
c. Gerbang NAND (Not-AND)
Gerbang NAND mempunyai dua atau lebih dari dua sinyal masukan tetapi hanya
satu sinyal keluaran. Gerbang NAND mempunyai sifat bila sinyal keluaran ingin rendah
(0) maka semua sinyal masukan harus dalam keadaan tinggi (1).
Gambar gerbang NAND dalam arti logikanya
Fungsi gerbang NAND :
Y = - AB
Misal : A = 1 , B = 1 maka = 1 . 1 = not 1 = 0.
Input (A) Input (B) Output (AB)
0 0 1
0 1 1
1 0 1
1 1 0
d. Gerbang NOR (Not-OR)
Gerbang NOR mempunyai dua atau lebih dari dua sinyal masukan tetapi hanya
satu sinyal keluaran. Gerbang NOR mempunyai sifat bila sinyal keluaran ingin tinggi
(1) maka semua sinyal masukan harus dalam keadaan rendah (0). Jadi gerbang NOR
hanya mengenal sinyal masukan yang semua bitnya bernilai nol.
Gambar gerbang NOR dalam arti logikanya
Gambar simbol Gerbang NOR standar
Fungsi gerbang NOR :
Misal : A = 1 , B = 1 maka = 1 + 1 = ~1 = 0.
Tabel Logika Gerbang NOR dengan dua masukan.
Input (A) Input (B) Output (A+B)
0 0 1
0 1 0
1 0 0
1 1 0
e. Gerbang XOR (Antivalen, Exclusive-OR)
Gerbang XOR disebut juga gerbang EXCLUSIVE OR dikarenakan hanya
mengenali sinyal yang memiliki bit 1 (tinggi) dalam jumlah ganjil untuk menghasilkan
sinyal keluaran bernilai tinggi (1).
Gambar simbol Gerbang XOR standar
Fungsi gerbang XOR :
Y = A + B
Tabel Logika Gerbang XOR dengan dua masukan
Input (A) Input (B) Output
(AB+AB)
0 0 0
0 1 1
1 0 1
1 1 0
f. Gerbang XNOR (Ekuivalen, Not-Exclusive-OR)
Gerbang XNOR disebut juga gerbang Not-EXCLUSIVE-OR. Gerbang XNOR
mempunyai sifat bila sinyal keluaran ingin benilai tinggi (1) maka sinyal masukannya
harus benilai genap (kedua nilai masukan harus rendah keduanya atau tinggi keduanya).
Fungsi gerbang XNOR :
Y = ~(A + B)
Tabel Logika Gerbang XNOR dengan dua masukan
Input (A) Input (B) Output (Y)
0 0 1
0 1 0
1 0 0
1 1 1
Gambar simbol Gerbang XNOR standar
Contoh Soal:
Diketahui rangkaian digital seperti ini :
Carilah persamaan booleannya dan tabel logikanya ?
Jawaban Soal :
- Persamaan booleannya :
- Y = ( A AND B) OR (C AND D)
- Y = (A . B) + (C . D)
- Tabel Logika :
Input (A) Input (B) Input (C) Input (D) Output (Y)
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
3. RANGKAIAN LOGIKA KOMBINASIONAL
Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya
ditentukan hanya oleh masukkan eksternal saja. Suatu rangkaian diklasifikasikan sequential jika ia
memiliki sifat keluarannya ditentukan oleh tidak hanya masukkan eksternal tetapi juga oleh kondisi
sebelumnya.
. b. Penyederhanaan Secara Aljabar
Contoh:
f(x, y) = x + x’y
= (x + x’)(x + y)
= 1 × (x + y )
= x + y
f(x, y, z) = x’y’z + x’yz + xy’
= x’z(y’ + y) + xy’
= x’z + xy’
f(x, y, z) = xy + x’z + yz = xy + x’z + yz(x + x’)
= xy + x’z + xyz + x’yz
= xy(1 + z) + x’z(1 + y) = xy + x’z
X Y z xy xy + x’z X’z X’yz xyz xy + x’z + xyz + x’yz
yz Yz+x’z
0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 0 1
0 1 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 1 0 1 1 1
1 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0
1 1 0 1 1 0 0 0 1 0 0 1 1 1 1 1 0 0 1 1 1 1
c. Peta Karnaugh
Metode grafik menyediakan sebuah prosedur yang sederhana dan langsung untuk penyederhanaan
fungsi-fungsi aljabar Boolean. Metode grafik yang dikenal yaitu metode pemetaan yang dikenal
dengan nama Peta Karnaugh atau Karnaugh Map.
Variabel-variabel dalam tabel kebenaran disebut minterm. Sebuah fungsi yang terdiri dari n buah
variabel, jika diekspresikan ke dalam sebuah tabel kebenaran akan memiliki 2n minterm, yang
berarti ekuivalen dengan 2n bilangan biner yang diperoleh dari n digit. Sebuah fungsi Boolean akan
sama dengan 1 untuk beberapa minterm dan sama dengan 0 untuk yang lain. Informasi yang
terkandung dalam sebuah tabel kebenaran dapat diekspresikan dalam bentuk baku dengan
membuat daftar desimal ekuivalennya, untuk minterm yang menghasilkan sebuah angka 1 untuk
suatu fungsi. Peta Karnaugh adalah suatu diagram yang terdiri dari bujursangkar-bujursangkar
dimana setiap bujur sangkar mewakili sebuah minterm. Bujursangkar-bujursangkar yang berkaitan
dengan minterm yang menghasilkan 1 pada fungsinya diberitanda 1 dan yang lain diberi tanda 0
atau dibiarkan kosong. Jumlah bujursangkar pada peta Karnaugh ditentukan oleh banyaknya variabel
masukan. Terdapat peta-peta untuk fungsi-fungsi yang terdiri atas 2 variabel masukan, 3 variabel
masukan atau 4 variabel masukan.
Pada peta Karnaugh, bujursangkar yang bersebelahan atau berbatasan hanya boleh berbeda satu
nilai logika saja.
Peta Karnaugh untuk 2 variabel masukan (A dan B):
Peta Karnaugh untuk 3 variabel masukan (A,B dan C):
Peta Karnaugh untuk 4 variabel masukan (A, B, C dan D):
Aturan dasar penyederhanaan dengan menggunakan peta Karnaugh :
Peta digambarkan sedemikian rupa sehingga suku-suku dari bujursangkar yang bersebelahan hanya
berbeda satu variabel saja.
Suku-suku dari persamaan yang akan disederhanakan dimasukkan ke dalam variabel bujursangkar
yang berpadanan dengan memberi tanda 1 di dalamnya.
Bila pada bujuursangkar yang bersebelahan terdapat tanda 1, maka variabel yang berbeda bagi
kedua bujursangkar tersebut dapat dihilangkan (sesuai dengan hukum komplementasi). Sehingga
bagi suku tersebut tinggal hanya hanya variabel yang sama yang akan merupakan bagian dari hasil
akhir penyederhanaan.
Pengelompokkan dua bujursangkar akan menghilangkan satu variabel, mungkin juga terjadi bahwa
suatu variabel lenyap karena diabsorpsi.
jika semua suku telah disederhanakan, maka persamaan akhir telah diperoleh dengan menuliskan
semua suku-suku yang telah disederhanakan dan selanjutnya menjalin mereka.
a. Peta Karnaugh dengan dua peubah
y
0 1
m0 m1 x 0 x’y’ x’y
m2 m3 1 xy’ xy
b. Peta dengan tiga peubah
yz 00
01
11
10
m0 m1 m3 m2 x 0 x’y’z’ x’y’z x’yz x’yz’ m4 m5 m7 m6 1 xy’z’ xy’z xyz xyz’
Contoh. Diberikan tabel kebenaran, gambarkan Peta Karnaugh.
x Y z f(x, y, z) 0 0 0 0
0 0 1 0 0 1 0 1
0 1 1 0 1 0 0 0
1 0 1 0 1 1 0 1
1 1 1 1
yz 00
01
11
10
x 0 0 0 0 1
1 0 0 1 1
b. Peta dengan empat peubah
yz 00
01
11
10
m0 m1 m3 m2 wx 00 w’x’y’z’ w’x’y’z w’x’yz w’x’yz’
m4 m5 m7 m6 01 w’xy’z’ w’xy’z w’xyz w’xyz’
m12 m13 m15 m14 11 wxy’z’ wxy’z wxyz wxyz’ m8 m9 m11 m10 10 wx’y’z’ wx’y’z wx’yz wx’yz’
Contoh. Diberikan tabel kebenaran, gambarkan Peta Karnaugh.
w X y z f(w, x, y, z) 0 0 0 0 0
0 0 0 1 1 0 0 1 0 0
0 0 1 1 0 0 1 0 0 0
0 1 0 1 0
0 1 1 0 1
0 1 1 1 1 1 0 0 0 0
1 0 0 1 0 1 0 1 0 0
1 0 1 1 0 1 1 0 0 0
1 1 0 1 0 1 1 1 0 1
1 1 1 1 0
yz 00
01
11
10
wx 00 0 1 0 1 01 0 0 1 1
11 0 0 0 1 10 0 0 0 0
Teknik Minimisasi Fungsi Boolean dengan Peta Karnaugh
1. Pasangan: dua buah 1 yang bertetangga
yz 00
01
11
10
wx 00 0 0 0 0
01 0 0 0 0
11 0 0 1 1 10 0 0 0 0
Sebelum disederhanakan: f(w, x, y, z) = wxyz + wxyz’
Hasil Penyederhanaan: f(w, x, y, z) = wxy
Bukti secara aljabar:
f(w, x, y, z) = wxyz + wxyz’
= wxy(z + z’)
= wxy(1)
= wxy
2. Kuad: empat buah 1 yang bertetangga
yz 00
01
11
10
wx 00 0 0 0 0 01 0 0 0 0
11 1 1 1 1
10 0 0 0 0
Sebelum disederhanakan: f(w, x, y, z) = wxy’z’ + wxy’z + wxyz + wxyz’
Hasil penyederhanaan: f(w, x, y, z) = wx
Bukti secara aljabar:
f(w, x, y, z) = wxy’ + wxy
= wx(z’ + z)
= wx(1)
= wx
yz 00
01
11
10
wx 00 0 0 0 0
01 0 0 0 0 11 1 1 1 1
10 0 0 0 0
Contoh lain:
yz 00
01
11
10
wx 00 0 0 0 0 01 0 0 0 0
11 1 1 0 0 10 1 1 0 0
Sebelum disederhanakan: f(w, x, y, z) = wxy’z’ + wxy’z + wx’y’z’ + wx’y’z
Hasil penyederhanaan: f(w, x, y, z) = wy’
3. Oktet: delapan buah 1 yang bertetangga
yz 00
01
11
10
wx 00 0 0 0 0
01 0 0 0 0 11 1 1 1 1
10 1 1 1 1
Sebelum disederhanakan: f(a, b, c, d) = wxy’z’ + wxy’z + wxyz + wxyz’ +
wx’y’z’ + wx’y’z + wx’yz + wx’yz’
Hasil penyederhanaan: f(w, x, y, z) = w
Bukti secara aljabar:
f(w, x, y, z) = wy’ + wy
= w(y’ + y)
= w
Wx/ yz
00 01
11
10
00 0 0 0 0
01 0 0 0 0 11 1 1 1 1
10 1 1 1 1
Contoh 5.11. Sederhanakan fungsi Boolean f(x, y, z) = x’yz + xy’z’ + xyz + xyz’.
Jawab:
Peta Karnaugh untuk fungsi tersebut adalah:
yz
00 01 11 10
x 0 1
1 1 1 1
Hasil penyederhanaan: f(x, y, z) = yz + xz’
Contoh 5.12. Andaikan suatu tabel kebenaran telah diterjemahkan ke dalam Peta Karnaugh.
Sederhanakan fungsi Boolean yang bersesuaian sesederhana mungkin.
yz 00
01
11
10
wx 00 0 1 1 1
01 0 0 0 1 11 1 1 0 1
10 1 1 0 1
Jawab: (lihat Peta Karnaugh) f(w, x, y, z) = wy’ + yz’ + w’x’z
Contoh 5.13. Minimisasi fungsi Boolean yang bersesuaian dengan Peta Karnaugh di bawah ini.
yz 00
01
11
10
wx 00 0 0 0 0 01 0 1 0 0
11 1 1 1 1 10 1 1 1 1
Jawab: (lihat Peta Karnaugh) f(w, x, y, z) = w + xy’z
Jika penyelesaian Contoh 5.13 adalah seperti di bawah ini:
yz 00
01
11
10
wx 00 0 0 0 0
01 0 1 0 0 11 1 1 1 1
10 1 1 1 1
maka fungsi Boolean hasil penyederhanaan adalah
f(w, x, y, z) = w + w’xy’z (jumlah literal = 5)
yang ternyata masih belum sederhana dibandingkan f(w, x, y, z) = w + xy’z (jumlah literal = 4).
Contoh 5.14. (Penggulungan/rolling) Sederhanakan fungsi Boolean yang bersesuaian dengan Peta
Karnaugh di bawah ini.
yz 00
01
11
10
wx 00 0 0 0 0
01 1 0 0 1
11 1 0 0 1 10 0 0 0 0
Jawab: f(w, x, y, z) = xy’z’ + xyz’ ==> belum sederhana
Penyelesaian yang lebih minimal:
yz 00
01
11
10
wx 00 0 0 0 0
01 1 0 0 1 11 1 0 0 1
10 0 0 0 0
f(w, x, y, z) = xz’ ===> lebih sederhana
Contoh 5.15: (Kelompok berlebihan) Sederhanakan fungsi Boolean yang bersesuaian dengan Peta
Karnaugh di bawah ini.
yz 00
01
11
10
wx 00 0 0 0 0
01 0 1 0 0 11 0 1 1 0
10 0 0 1 0
Jawab: f(w, x, y, z) = xy’z + wxz + wyz ® masih belum sederhana.
Penyelesaian yang lebih minimal:
yz 00
01
11
10
wx 00 0 0 0 0
01 0 1 0 0 11 0 1 1 0
10 0 0 1 0
f(w, x, y, z) = xy’z + wyz ===> lebih sederhana
Contoh 5.16. Sederhanakan fungsi Boolean yang bersesuaian dengan Peta Karnaugh di bawah ini.
cd 00
01
11
10
ab 00 0 0 0 0
01 0 0 1 0 11 1 1 1 1
10 0 1 1 1
Jawab: (lihat Peta Karnaugh di atas) f(a, b, c, d) = ab + ad + ac + bcd
Contoh 5.17. Minimisasi fungsi Boolean f(x, y, z) = x’z + x’y + xy’z + yz
Jawab:
x’z = x’z(y + y’) = x’yz + x’y’z
x’y = x’y(z + z’) = x’yz + x’yz’
yz = yz(x + x’) = xyz + x’yz
f(x, y, z) = x’z + x’y + xy’z + yz
= x’yz + x’y’z + x’yz + x’yz’ + xy’z + xyz + x’yz
= x’yz + x’y’z + x’yz’ + xyz + xy’z
Peta Karnaugh untuk fungsi tersebut adalah:
yz
00
01
11
10
x 0 1 1 1
1 1 1
Hasil penyederhanaan: f(x, y, z) = z + x’yz’
Peta Karnaugh untuk lima peubah
000 001 011 010 110 111 101 100
00 m0 m1 m3 m2 m6 m7 m5 m4 01 m8 m9 m11 m10 m14 m15 m13 m12
11 m24 m25 m27 m26 m30 m31 m29 m28 10 m16 m17 m19 m18 m22 m23 m21 m20
4. RANGKAIAN LOGIKA SEKUENSIAL
Outputnya tidak bergantung pada nilai input saat itu, tetapi juga input-input sebelumnya.
Karena itu dikatakan mempunyai karakteristik memori.
Piranti sekuensial : Flip-flop, register dan counter.
Rangkaian dasar logika sekuensial berupa flip-flop. Flip-flop ada beberapa jenis, yang dapat
dihubungkan menjadi pencacah, register, dan memori.
FLIP-FLOP R-S
Simbol logika flip-flop R-S adalah tampak pada gambar 7.1.
Q
QSET
CLR
S
R
set
reset
normal
komplemen
masukankeluaran
Gambar 7.1 Simbol logika suatu flip-flop R-S
Flip-flop memiliki dua masukan yang diberi nama R (reset) dan S (set), dan dua keluaran diberi
simbol Q sebagai keluaran normal, dan simbol Q sebagai komplemen Q.
D-Flip-flop
Huruf D pada D flip-flop berarti delay artinya tunda/menunda, yaitu sesuai fungsinya
menunda sinyal.
Q
QSET
CLR
D
Q
QSET
CLR
S
R
`wFlip-flop J-K
Flip-flop J-K merupakan flip-flop universal, digunakan paling luas karena memiliki sifat dari
semua jenis flip-flop.
J
Q
Q
K
SET
CLR
Clk
input Output
Mode asinkron merupakan prioritas, artinya jika set atau clr diaktifkan (bernilai 0), maka input
sinkron tidak relevan, output mengikuti perintah asinkron. Set artinya menset Q = 1, dan reset
artinya menset Q = 0. Hold berarti tetap/tidak berubah, yang berarti menyimpan/memori. Mode
operasi yang tidak ada pada flip-flop lainnya adalah toggle, yang berarti keadaan output berubah 0
kemudian 1;0 ; 1;. . .berganti-ganti setiap datang pulsa detak.
REGISTER
Fungsi : sebagai memori sementara untuk penggeseran data ke kiri atau ke kanan.
Dibangun dari kumpulan flip-flop, banyaknya flip-flop menentukan panjang register dan juga
panjang kata biner yang dapat disimpan di dalam register.
Register seri
Contoh : Register seri geser ke kanan 4 bit
Diagram logika : Indikator keluaran data paralel
Register Paralel
Contoh : Register paralel geser ke kanan yang beresirkulasi 4 bit.
Diagram logika : Indikator keluaran data paralel
Soal :
Ubahlah flip-flop di bawah ini menjadi D flip-flop!
a. S-R flip-flop
b. J-K flip-flop
c. T flip-flop
d. Master Slave D flip-flop
Jawab :
a. ~ D Flip-Flop denganmenggunakan IC 74009.
- Nyalakan Komputer
- Jalankan aplikasi Circuit maker
- Setelahaplikasi Circuit maker terbukakitaletakkankomponen-
komponenyangdiperlukanuntukmembuatrangkaian D Flip-Flop.
- Untuk IC yang digunakan IC 7400 caranyapilih Digital by Function > Gate NAND >pilih
IC7400.Dan jugaPilih Gate NOT caranya Digital by Function > Gate inverter > 7404.
- Tempatkan Switch caranyapilih Switches > Digital Switch > Logic Switch.
- Tempatkanlampuuntuk display caranyapilih Digital Animated > Display > Logic Display.
- Setelahsemuakomponendiletakkansesuaidengantempatnya, lakukan wiring denganmengklik
+.Hinggaterbentukrangkaiansepertiini.
- Setelah semua terhubung lakukan pengetesan.
~ D Flip-Flop menggunakan IC 7474
- NyalakanKomputer.
- Jalankanaplikasi Circuit maker.
- Setelahaplikasi Circuit maker terbuka kita letakkan komponen-komponen yang diperlukan
untuk membuat rangkaian D Flip-Flop.
- Untuk IC yang digunakan IC 7474 caranyapilih Digital by Function > Flip-Flop>lalupilih IC
7474>7474 ½.
- Tempatkan Switch caranyapilih Switches > Digital Switch > Logic Switch.
- Tempatkan lampu untuk display caranya pilih Digital Animated > Display > Logic Display.
- Setelah semua komponen diletakkan sesuai dengan tempatnya, lakukan wiring dengan
mengklik +.Hingga terbentuk rangkaian seperti ini.
- Setelah semua terhubung lakukan pengetesan.
b. JK Flip-Flop menggunakan IC 7476
- Nyalakan Komputer
- Jalankan aplikasi Circuit maker.
- Setelah aplikasi Circuit maker terbukakita letakkan komponen-komponen yang diperlukan
untuk membuat rangkaian JK Flip-Flop.
- Untuk IC yang digunakan IC 7476 caranyapilih Digital by Function > Flip-Flop>lalupilih IC
7476>7476 ½.
- Tempatkan Switch caranyapilih Switches > Digital Switch > Logic Switch.
- Tempatkan lampu untuk display caranya pilih Digital Animated > Display > Logic Display.
- Setelah semua komponen diletakkan sesuai dengan tempatnya, lakukan wiring dengan
mengklik +. Hingga terbentukr angkaian seperti ini.
- Setelah semua terhubung lakukan pengetesan.
a. Flip-Flop S-R yang dibangun menggunakan Flip-Flop D.
b. Flip-flop yang dibangun menggunakan Flip-flop D.
c. Flip-flop T yang dibangun menggunakan Flip-flop D