LIVRO F[1]

ENENSAIOS DE ELETRÔNICA DIGITALSAIOS DE ELETRÔNICA DIGITAL

TEORIA E PRÁTICATEORIA E PRÁTICA

Prof. Luiz FranciscoProf. Luiz FranciscoCoêlho CoutinhoCoêlho Coutinho

TODOS OS DIREITOS RESERVADOS - é proibida a reprodução total ou parcialdesta apostila, por qualquer meio ou processo, especialmente porsistemas reprográficos, microfílmicos, fotográficos e gráficos, salvocom autorização, por escrito, do Autor. A violação dos direitosautorais é punível como crime (artigo 184 e parágrafos, do CódigoPenal, Lei n 6.895, de 17/12/80) com pena de prisão e multa,conjuntamente com busca e apreensão e indenizações diversas (artigos122, 123, 124 e 126, da Lei n 5.988, de 14/12/73, dos DireitosAutorais).

DATA DA ULTIMA REVISÃO: Fortaleza, Ano 2000/2

ENDEREÇO PARA CORRESPONDÊNCIAS:

LUIZ FRANCISCO COELHO COUTINHO.Rua Mal. Deodoro, 421 Bloco A Apto 501BenficaFortaleza - CearáCEP: 60.020-060email: [email protected]

PREFÁCIO

Esta apostila foi elaborada com base nas diversas disciplinas deSistemas Digitais que lecionei no Curso de Eletrotécnica do CentroFederal de Educação Tecnológica do Ceará, desde o ano de 1983.

Todos os ensaios aqui apresentados foram exaustivamente testadospor mim, bem como, por outros colegas que lecionam disciplinassemelhantes em outros Cursos do CEFET-CE.

Cada ensaio apresenta inicialmente seus objetivos gerais, quedirecionam o roteiro prático. Em seguida, uma pequena informaçãoteórica é desenvolvida de forma a propiciar ao aluno, uma rápidarevisão dos conceitos envolvidos em cada ensaio, objetivando umperfeito desenvolvimento dos procedimentos experimentais; entretanto, éinteressante que o embasamento teórico se dê de forma plena em sala deaula, antes mesmo da realização de cada ensaio no laboratório.

Todo o material a ser utilizado listado para o desenvolvimento dosensaios é de fácil aquisição no mercado nacional, necessitando-seapenas como complemento de um kit apropriado para práticas deEletrônica Digital ou mesmo de uma matriz de pontos (“Protoboard”) comuma Fonte de Tensão de +5 Volts, compatível com circuitos TTL e de umGerador de Funções.

Por último, alguns exercícios propostos foram colocados a titulode revisão e fixação dos conteúdos estudados nas experiências, bem comoalguns projetos que ficam a titulo de desafio para o aluno.

Prof. Luiz FC Coutinho.

AGRADECIMENTOS

Gostaria de agradecer:

À minha esposa Liduina e aos meus filhos Luís Rodolfo e Ana Lídia,pelo apoio e principalmente pela compreensão nas horas empenhadas nessetrabalho e irrecuperáveis no convívio pessoal do nosso dia a dia.

Ao professor Pedro Urbano Braga de Albuquerque pelas relevantescontribuições no desenvolvimento de alguns ensaios e circuitosutilizados.

Ao professor Antônio Moisés Filho de Oliveira Mota pelas sugestõesfornecidas.

À todos os meus colegas e alunos que direta ou indiretamenteajudaram-me a concluir esta apostila.

Prof. Luiz FC Coutinho

SUMÁRIO

PREFÁCIO 03AGRADECIMENTOS 05SUMÁRIO 07ENSAIO 1: Introdução a Eletrônica Digital

11ENSAIO 2: Circuitos Lógicos Básicos Utilizando CI’s

19ENSAIO 3: Portas TTL Tri-State 29ENSAIO 4: Álgebra Booleana 35ENSAIO 5: Projetos Práticos

43ENSAIO 6: Circuitos Decodificadores

49

ENSAIO 7: Multiplexador de 4 Entradas57

ENSAIO 8: Circuitos Somadores e Subtratores e Unidade de Lógica eAritmética de 4 Bits 63ENSAIO 9: Memória de Apenas Leitura - ROM

73ENSAIO 10: Flip Flop RS Síncrono 81ENSAIO 11: Flip Flop JK, Flip Flop D e Flip Flop T

85ENSAIO 12: Contadores Assíncronos

91ENSAIO 13: Contadores Síncronos 101ENSAIO 14: Registrador de Deslocamento

113ENSAIO 15: Conversor D/A 117ENSAIO 16: Conversor A/D 125ENSAIO 17: Memória de Acesso Aleatório - RAM

135PROJETOS PRÁTICOS 147APÊNDICE A: Gerador de base de Tempo CMOS

151APÊNDICE B: TIMER 555 157APÊNDICE C: FAMÍLIA TTL

165APÊNDICE D: FAMÍLIA CMOS

177BIBLIOGRAFIA 185

CIRCUITOSCOMBINACIONAIS

ENSAIO 1: INTRODUÇÃO À ELETRÔNICA DIGITAL

OBJETIVOS:

Montar Portas Lógicas a partir de componentes discretos; Construir Tabelas Verdades de Portas Lógicas Básicas.

INFORMAÇÃO TEÓRICA:

Embora a eletrônica digital moderna seja totalmente constituída decomponentes integrados, utilizaremos neste primeiro contato, diodos,resistores e transistores sob a forma discreta para implementação dasfunções lógicas básicas. Toda a eletrônica digital está montada nacombinação de Portas lógicas básicas, que serão vistas neste ensaio, eem unidades de memória, denominadas de flip-flops, que serão estudasposteriormente.

A eletrônica digital, diferentemente da eletrônica linear,caracteriza-se pela utilização de dois estados lógicos bem definidos,aos quais podemos associar:

ESTADO 0 0 NÃO CORTADO LOW 0V BLOQUEIAESTADO 1 1 SIM SATURADO HIGH +5V CONDUZ

Tabela 1

Estes dois estados mostrados na tabela 1, são geralmente citadoscomo níveis lógicos, ou seja, uma tensão de +5 Vcc representaria umnível lógico 1 ou 1 lógico, enquanto que 0 Volt representaria um nívellógico 0 ou 0 lógico. Com o advento dos computadores, o sistemabinário, se integra cada vez mais em nossa vida, sendo imprescindívelao engenheiro e ao técnico em eletrônica o conhecimento dasparticularidades associadas a tal sistema. No sistema binário a base é2 e os símbolos comumente utilizados são o “0” e o “1”. A tabela 2mostrada abaixo, faz uma relação entre o sistema decimal e o sistemabinário.

SISTEMA DECIMAL SISTEMA BINÁRIO0 01 1

2 103 114 1005 1016 1107 1118 10009 1001

Tabela 2PORTA LÓGICA:

Uma Porta lógica consiste num bloco que possui duas ou maisentradas que assumem um dos dois estados lógicos, mostrados na tabela1, denominados BIT (Binary Digit). A Porta fornece na saída um nívelde acordo com o seu comportamento lógico característico, denominado deTabela da Verdade.

Um sinal lógico aparecerá na saída de uma determinada Portasomente para uma certa combinação de sinais aplicados nas suasentradas, o que caracteriza uma função lógica. Cada Porta lógicabásica desenvolverá então uma função lógica básica e a partir delasoutras funções poderão ser desenvolvidas com seus respectivoscircuitos.

As operações lógicas mais elementares são a “E”, a “OU” e a “NÃO”que serão apresentadas a seguir. Chamamos então de circuito lógico,aquele que realiza eletricamente o comportamento matemático das funçõeslógicas, onde as variáveis independentes, correspondem aos terminais deentrada e as dependentes ou as funções lógicas aos terminais de saídados circuitos lógicos, figura 1.

Figura 1

Os símbolos mais utilizados para as Portas lógicas são mostradosna figura 2 e correspondem à norma norte-americana.

INVERSOR PORTA E PORTA OU

PORTA NE PORTA NOU PORTA OUX

Figura 2Os símbolos lógicos utilizados nesse livro seguem o padrão

americano, por ser mais difundido entre nós. Entretanto convém frisarque a IEC (“International Electrotechnical Comission”) desenvolveu umalinguagem simbólica muito poderosa e que está sendo adotada em diversospaíses, inclusive aqui no Brasil.

A tabela 2 mostrada abaixo apresenta alguns símbolos usuais das 3Normas mais conhecidas:

CIRCUITONORMAAMERI-CANA

NORMAIEC

NORMA DIN40700

FUNÇÃO

INVERSORY = A’

E Y = A.B

OU Y = A + B

NE Y = (A.B)’

NOU Y=(A + B)’

OUX Y=AB

OUX’COMPARADOR

Y=AB

Tabela 2

NE COMENTRADASINVERTID

AS

Y=(A’.B)’

NOU COMENTRADASINVERTID

AS

Y=(A’+B)’

FLIPFLOP

Tabela 2 - continuação

MATERIAL A SER UTILIZADO:

KIT para práticas de Eletrônica Digital 2 transistores NPN 2 diodos de uso geral 3 resistores de 1K Fios para conecções

PROCEDIMENTOS EXPERIMENTAIS:

Monte os circuitos mostrados nos quadros a seguir, observando commuita atenção as polaridades dos diodos e transistores. Ligue a saídaY em um indicador lógico e as entradas A e B a duas chaves de dados.Observe os indicadores lógicos correspondentes as entradas e a saída,complete a tabela verdade e responda que tipo de função cada circuitorepresenta.

CIRCUITO 1 TABELA VERDADEA B Y

0 0

0 1

1 0

1 1

FUNÇÃO LÓGICA:


0 0

0 1

1 0

1 1

FUNÇÃO LÓGICA:

CIRCUITO 3 TABELA VERDADEA Y

0

1

FUNÇÃO LÓGICA:


0 0

0 1

1 0

1 1

FUNÇÃO LÓGICA:


0 0

0 1

1 0

1 1

FUNÇÃO LÓGICA:

EXERCÍCIOS PROPOSTOS:

1. Implemente um Inversor a partir de uma Porta:

NE NOU OUX

2. Faça a tabela verdade do circuito mostrado abaixo. Que tipo defunção lógica é equivalente a este circuito?

3. Construa outro circuito cuja tabela verdade seja a mesma da questão3.4. Converta cada número binário em decimal:

10111 2 = ____________10 10001112 = ___________10 11100002 = ___________10

5. Converta os seguintes números decimais em binário e em hexadecimal: 33 10 = ____________16 25510 = ____________16 102410 = ___________16

6. Qual é o maior valor decimal que pode ser representado por um númerobinário de:

4 bits

8 bits 16 bits

7. Relacione os números hexadecimais na seqüência entre 290H e 2BFH.8. Desenhe o circuito lógico para Y = A . B’ . C + A’ . D + B’ .C9. Simplifique a expressão Y da questão anterior e faça a sua tabelaverdade.10. Faça uma pesquisa sobre:

FAN IN e FAN OUT CÓDIGO ASCII TTT x CMOS - características e interfaces

RESPOSTAS DOS EXERCÍCIOS PROPOSTOS:

ENSAIO 2: CIRCUITOS LÓGICOS BÁSICOS UTILIZANDOCI’S

OBJETIVOS:

Identificar a pinagem dos circuitos lógicos básicos; Verificar o funcionamento de portas lógicas; Construir circuitos digitais básicos utilizando circuitos integrados. Verificar as propriedades lógicas da função OUX; Implementar funções lógicas por meio de portas OUX;


Os CI’s são pequenos blocos (chips) contendo componentes queformam os diversos circuitos eletrônicos, encapsulados em formametálica, cerâmica ou plástica, com terminais de acesso às entradas esaídas dos circuitos.

Um chip pode conter mais de 5.000.000 de componentes, variando,portanto o seu tamanho e o número de pinos. Existem CI’s comerciaiscom 6, 8, 10, 14, 16, 18, 24, 28 e 40 pinos, cuja numeração é feita emsentido anti-horário, sendo o CI visto de cima, e tendo como referênciauma marca ou furo característico, indicando sempre o pino 1, conformemostrada a figura 1 e cujas dimensões são vistas na tabela 1.

Figura1:

Circuitos Integrados Plásticos (Dual-In-Line).

DIMENSÕES N DE PINOSmm 6 8 14 16 18 20

A max 7.88 7.88 7.88 7.88 7.88 7.88B max 8.89 10.41 19.60 19.60 23.37 27.18C max 6.61 6.61 6.61 6.61 6.86 6.86

Tabela 1Existem tabelas e catálogos contendo a relação de cada CI com sua

respectiva identificação interna e mostrando também todas as suasfunções. Veja as Parte IV e V referentes aos CI’s TTL e CMOS utilizadosnesse livro.

EXPRESSÕES BOOLEANAS:

O projeto de um circuito lógico combinacional inicia-se porconstruir uma tabela verdade que traduza em forma de 0’s e 1’s oquestionamento do problema. A tabela verdade detalha a operação exatado circuito digital. Considere a tabela 2 mostrada a seguir. Observeque contém 3 variáveis independentes de entrada (A, B e C) e uma saídaY dependente de A, B e C. A saída Y somente é igual a 1 em duassituações: ABC = 010 e ABC = 111.

A B C YPRODUTO

FUNDAMENTAL

0 0 0 00 0 1 00 1 0 1 Y = A’.B.C’0 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1 Y = A.B.C

Tabela 2

Para que Y seja igual a 1 em cada situação sombreada da tabela 2 énecessário que A = C = 0 e B = 1 para o primeiro caso e A = B = C = 1para o segundo caso. A expressão Booleana completa será então osomatório de todos os produtos fundamentais que levam a saída Y a 1lógico. Então Y = A’.B.C’ + A.B.C. Esta expressão é às vezes chamada

de forma de soma-de-produtos de uma expressão Booleana, e é mostradanovamente em destaque na figura 2.

Figura 2

Note que esta expressão pode ser traduzida num padrão comum com alógica E-OU de Portas lógicas. O diagrama lógico para este circuito émostrado na figura 3, que executa a lógica descrita pela expressãobooleana de soma-de-produtos.

Figura3

A FUNÇÃO OU EXCLUSIVA:

A função OUX é uma operação lógica muito utilizada no dia a dia dequem trabalha com sistemas digitais. Sua função apresenta saída iguala 1 toda vez que as entradas forem diferentes, conforme mostra a tabelaverdade da função indicada na Tabela 3.

A B Y0 0 00 1 11 0 11 1 0Tabela 3

FUNÇÃO LÓGICA E SÍMBOLO:A função lógica para a porta OUX é dada por Y = A B cuja tabela

verdade está mostrada na Tabela 3 e símbolo mostrado na figura 4.A forma mais rápida de implementar a função OUX é como indicada

na figura 5. A saída Y é igual a 1 toda vez que as entradas foremdiferentes entre si,conforme indicado natabela da funçãomostrada na Tabela 3.

Figura 4 Figura 5

PRECAUÇÕES A SEREM TOMADAS:

Deve-se tomar bastante cuidado ao se lidar com os CI’s visto que seusterminais são bastante delicados;

Evite, o máximo possível, o contato direto dos dedos com os terminaisdos CI’s tipo CMOS, devido a possíveis descargas eletrostáticas, quepoderão danificar irreversivelmente o CI;

Nunca se deve ligar um CI de maneira errada, ou seja, alimentar aentrada positiva com uma tensão negativa e vice-versa; Observe semprea seguinte polarização:

Vss, Vee ou GND - ligar ao negativo da fonte; Vcc ou Vdd - ligar ao positivo da fonte. Alimentação padrão dos CI’s: TTL : 5V 5%

CMOS: 5 a 15 Volts.


KIT para práticas de Eletrônica Digital 1 4011 1 74LS04 1 74LS08 1 74LS32 1 74LS86 1 capacitor de 0,47F x 100V 1 capacitor de 0,68F x 100V 1 resistor de 1M @ ¼ W 1 resistor de 2,2M @ ¼ W Fios para conecções


1. Coloque o CI 4011 na base de montagem. Aplique 5 Volts ao terminal14 do CI e 0 Volt no pino 7. Identifique as entradas e saídas do CIpelo diagrama lógico interno mostrado na figura 6.

Figura 6

2. Monte o CIRCUITO 1 mostrado no quadro a seguir, observando com muitaatenção as identificações de entradas e saídas das portas lógicas.Ligue a saída Y em um indicador lógico e as entradas A e B a duaschaves de dados. Observe os indicadores lógicos correspondentes asentradas e a saída, complete a tabela verdade e responda que tipo defunção lógica o circuito representa.


0 0

0 1

1 0

1 1

FUNÇÃO LÓGICA:

3. Monte agora o CIRCUITO 2, conforme indicado a seguir. Ligue a saídaY em um indicador lógico e as entradas A e B a duas chaves de dados.Observe os indicadores lógicos correspondentes as entradas e a saída,complete a tabela verdade e responda que tipo de função o circuitorepresenta.


0 0

0 1

1 0

1 1

FUNÇÃO LÓGICA:

4. Monte agora o circuito mostrado na figura 7. Ligue a saída a umindicador lógico e responda a as questões abaixo:• Como se comporta o circuito?

___________________________________________________________________________________________• Troque o capacitor por um de 0,68F. O que acontece com a freqüência

de oscilação ? _____________________________________________________________________

______________________

Figura 7: Astável com portas lógicas NE.

5. Através da tabela 4 mostrada a seguir, comprove que o tempo deoscilação (período) do circuito astável do procedimento 4 pode ser dadoaproximadamente por:

T = 1,4.R.C (segundos)onde R é o valor do resistor em Ohms e C o valor da capacitância emFaradays.

R C T calculado T medido1M 0,47F1M 0,68F

2,2M 0,47F

2,2M 0,68FTabela 4

6. Monte o circuito mostrado na figura 5 e verifique se o circuito opera segundoa função OUX, completando a tabela 2 que se segue.

ENTRADAS SAÍDAA B Y0 00 11 01 1

Tabela 5FUNÇÃO LÓGICA: Y = _________________________

7. Utilizando ainda o circuito do procedimento 1, complete os quadrosmostrados abaixo para cada valor da variável B e verifique ofuncionamento do INVERSOR CONTROLADO.

B A Y B A Y0 0 1 00 1 1 1

8. Monte agora o circuito mostrado na figura 8. Complete a Tabela 6 quesegue e verifique o funcionamento do decodificador BINÁRIO para GRAY.

Figura 8

D C B A G4 G3 G2 G10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1

Tabela 6


1. Construa uma porta lógica OUX a partir de portas lógicas discretas.2. Converta uma porta lógica OU em um porta lógica NE.3. Explique o funcionamento do circuito lógico mostrado na figura 9.

Figura 9: Biestável com portas lógicas NE 4. Desenhe o diagrama lógico para Y utilizando apenas o 4011.

Y = A.B’ + B.C’ + A’.B.C

5. Simplifique e desenhe o circuito simplificado do exercício 4.6. Desenhe um circuito p/a função OUX utilizando apenas a função NE.7. Desenhe o circuito de um gerador/verificador de paridade ?8. Qual a paridade do número 11001111 ?

9. Projete um decodificador GRAY para Binário.10. Projete um decodificador BCD para 7 segmentos11. Projete um decodificador capaz de acionar em um display de 7 setesegmentos as seguintes letras de uma forma seqüencial:

C O C A C O L A

E S C O L A

12. Projete um decodificador para teclado digital cuja saídacorresponda ao código binário da tecla apertada.13. Descreva detalhadamente o funcionamento do Inversor Controladodesenvolvido no Procedimento 7.

ENSAIO 3: PORTAS TTL TRI-STATE

OBJETIVOS:

Verificar o funcionamento de uma Porta Tri-State; Verificar o funcionamento de circuitos com barramentos.


As portas TTL podem ser diferenciadas quanto ao estágio de saídadas mesmas. As três configurações de saída mais comuns são:

Totem-Pole; Coletor Aberto; Tri-State.

A porta TTL de saída Totem-Pole mostrada na figura 1a é comum nasérie normal e é usada a fim de aumentar a capacidade da porta dealimentar cargas capacitivas, sem diminuição da velocidade dechaveamento.

A porta TTL de coletor aberto nada mais é do que o coletor dotransistor de saída - figura 1b - não ligado a nenhum ponto, dai onome, coletor aberto. Para que o mesmo funcione é então necessário seligar um resistor externo entre a saída e o Vcc, como é mostrado nafigura 2. Este resistor é chamado de “Pull-Up. O interesse em se usar

coletor aberto é a possibilidade de se realizar a chamada lógica deponto ou fiação. Para tanto, interconecta-se as saídas com coletoraberto desejadas, ligando-se as mesmas a um único resistor de Pull-Up,como mostra a figura 3.

Figura 1

Figura 2

Figura 3

Suponha que N saídas em coletor aberto estejam ligadas entre si.Sejam YA, YB, .... YN tais saídas antes da conexão e Y a saída comumapós a mesma. Note então que, se um dos transistores saturar, a saídacorrespondente será nível lógico “0”. Dessa forma, se um ou maistransistores saturarem, a saída comum Y será baixa. A saída Y só seráalta quando todos os transistores estiverem abertos. Dessa forma Y =YA.YB. ... YN e teremos uma função E de fiação.

As portas TTL com saída em três estados possuem, além das entradasnormais, uma entrada de controle que determina se a saída é normal -baixa ou alta - ou se é o 3 estado - Z. Este 3 estado é caracterizadopor apresentar uma alta impedância e, para efeito prático, pode-seconsiderar que a saída está aberta, isto é, desconectada do ponto emque tal saída está ligada. A figura 4 ilustra dois tipos de portas 3-State cuja tabela verdade pode ser vista na tabela 1 mostrada a seguir.

Figura 4

C A Y1 C A Y20 0 1 0 0 Z0 1 0 0 1 Z1 0 Z 1 0 01 1 Z 1 1 1

Tabela 1

Uma das principais aplicações das portas 3-States consiste naimplementação de barramentos para comunicação de dados, onde mais de umperiférico pode ocupar o barramento sem que haja um conflito lógico.Naturalmente, além de seguidores e inversores, existem também os blocosfuncionais com saída de 3 estados. Como por exemplo, podemos citar asmemórias PROM, Portas de I/O, multiplexadores de dados, etc.

Devido à existência do 3 estado Z é possível conectar entre si assaídas de portas com três estados, controlando-se as mesmas de talforma que apenas uma saída esteja ativada de cada vez, sendo que asdemais devem estar no estado Z. Este fato é que facilita a utilizaçãode CI’s comerciais com 3 estados na execução de barramentosnecessários na implementação de computadores.


Observe sempre a seguinte polarização para os circuitos integrados: Vss, Vee ou GND - ligar ao negativo da fonte;

Vcc ou Vdd - ligar ao positivo da fonte. Alimentação padrão dos CI’s:

TTL: 5V 5% CMOS: 5 a 15 Volts.


KIT para práticas de Eletrônica Digital 1 74LS04 1 74LS126 Fios para conecções

74LS126


1. Complete a T.V da porta 3-State mostrada na Figura 5.

C A Y0 00 1

1 01 1

Figura 5

2. Monte agora o circuito mostrado na Figura 6. Utilize para tanto um74LS126 e um 74LS04.3. Verifique o funcionamento do circuito transferindo a informação Apara o barramento à DIREITA e a informação B para o barramento àESQUERDA

Figura 6


1. O que é uma porta de três estados ? Dê exemplos.2. O que é porta de coletor aberto ? Dê exemplos.3. O que é barramento ?4. Mostre como ligar duas memórias ROM de 1K x 8 BITs em barramentoscomuns.5. Explique detalhadamente o funcionamento do circuito mostrado nafigura 6.6. O que é um circuito Flip Flop ?7. Desenhe o diagrama interno do 74LS126.8. Idem para o 74LS125.

ENSAIO 4: ÁLGEBRA BOOLEANA

OBJETIVOS:

Montar circuitos combinacionais e obter suas Tabelas Verdades; Verificar o funcionamento de portas lógicas; Comprovar diversas operações e teoremas da Álgebra Booleana.


Em meados do século XIX, George Boole (1815 - 1864) desenvolveu umsistema matemático de análise lógica que hoje é conhecido como Álgebrade Boole ou Álgebra Booleana. Suas propriedades, postulados e teoremaspermitem a síntese e a otimização de circuitos digitais.

A Álgebra Booleana foi inicialmente desenvolvida para tratar deproblemas de lógica e raciocínio básico como questionamentos do tipoVerdadeiro-Falso, e assim permaneceu como uma parte da matemática puraaté sua real aplicação prática em circuitos de chaveamento,desenvolvido por Claude Shannon em 1938 !

Através do domínio da Álgebra Booleana, podemos obter uma maiorvisão para a solução de determinados circuitos, bem como, obtermosmargens para improvisações, às vezes bastantes lucrativas.

Mas o verdadeiro valor da Álgebra Booleana está na simplificaçãode equações lógicas. Um circuito pode ser otimizado, o que implicanuma economia de material, trabalho de montagem e de testes. Conhecerbem os fundamentos da Álgebra Booleana é essencial para um domínioperfeito da Eletrônica Digital.

OPERAÇÕES FUNDAMENTAIS:

A Álgebra Booleana possui três operações fundamentais:COMPLEMENTAÇÃO ou INVERSÃO, ADIÇÃO e MULTIPLICAÇÃO, que estão mostradasno quadro abaixo de uma forma resumida.

COMPLEMENTAÇÃO ADIÇÃO MULTIPLICAÇÃO

0 + 0 = 0 0 . 0 = 00’ = 1 0 + 1 = 1 0 . 1 = 01’ = 0 1 + 0 = 1 1 . 0 = 0

1 + 1 = 1 1 . 1 = 1

LEIS FUNDAMENTAIS:

A Álgebra Booleana possui três Leis Fundamentais que são:

ASSOCIATIVA ADIÇÃO A+B+C = (A+B)+C = A+(B+C) MULTIPLICAÇÃO A.B.C = (A.B).C = A.(B.C)

COMUTATIVA ADIÇÃO A + B = B + A MULTIPLICAÇÃO A.B = B.A

DISTRIBUTIVA A.(B + C) = A.B + A.C

Note que uma operação aparentemente simples como a associativarepresenta de fato uma grande mudança quanto a operacionalidade docircuito; observe: A + B + C nos dá a idéia que deveremos montar o

circuito conforme mostrado na figura 1a e (A + B) + C, o circuitomostrado na figura 1b. É lógico que Y1 = Y2.

Figura 1

TEOREMAS E OUTRAS IDENTIDADES:

TEOREMAS de DE MORGAN:

(A . B)’ = A’ + B’ O complemento do Produto é igual a Soma dos Complementos

(A + B)’ = A’ . B’O complemento da Soma é igual ao Produto dos Complementos

IDENTIDADES: A + A.B = A A = A’.B = A + B (A + B). (A + C) = A + B.C A.(A + B) = A A.(B + C) = A.B + A.C A.B = A.(A’ + B) (A + B).(A’ + C) = A.C +A’.B

(A + C).(A’ + B) = A.B +A’.C

A’’ = A

SIMPLIFICAÇÃO DE EXPRESSÕES:

Aplicando estes conceitos da Álgebra Booleana poderemos facilmentesimplificar expressões lógica, onde cada circuito corresponde a umaexpressão lógica e se tão mais simples for a expressão lógica maissimples será o circuito.

Veja como exemplo a expressão Y = A.B.C + A.C’ + A.B’. Realizandoas devidas simplificações, teremos:

EXPRESSÃO LEI/TEOREMA

Y = A.(B.C + B’+ C’) Associativa/ComutativaY = A. (B.C + (B+C)’) De MorganY = A.1 X + X’ = 1Y = A X . 1 = X

Resultado: a expressão simplificada agora é Y = A.


Deve-se tomar bastante cuidado ao se lidar com os CI’s visto queseus terminais são bastante delicados;

Evite, o máximo possível, o contato direto dos dedos com osterminais dos CI’s tipo CMOS, devido a possíveis descargaseletrostáticas, que poderão danificar irreversivelmente o CI;

Nunca se deve ligar um CI de maneira errada, ou seja, alimentar aentrada positiva com uma tensão negativo e vice-versa; Observesempre a seguinte polarização:

Vss, Vee ou GND - ligar ao negativo da fonte; Vcc ou Vdd - ligar ao positivo da fonte. Alimentação padrão dos CI’s: TTL : 5V 5% CMOS: 5 a 15 Volts.


KIT para práticas de Eletrônica Digital 1 74LS00 1 74LS04 1 74LS11 1 74LS32 Fios para conecções


Para cada um dos seguintes procedimentos, montar o circuito e levantarsua tabela verdade.1. OPERAÇÕES COM 1:

PORTA E PORTA OUA Y1 A Y20 01 1

2. OPERAÇÕES COM 0:

PORTA E PORTA OUA Y1 A Y20 01 1

3. OPERAÇÕES COM A MESMA VARIÁVEL:

A Y1 Y2 Y3 Y401

Y1 = A.A Y2 = A + A Y3 = A.A’ Y4 = A + A’

4. IDENTIDADE: A.(B + C) = A.B + A.C

CIRCUITOS TABELA VERDADEA

00001111

B

00110011

C

01010101

Y1 Y2

5. TEOREMAS DE DE MORGAN: Y1 = (A.B)’ = Y2 = A’ + B’ Y3 = (A + B)’ = Y4 = A’. B’

A B Y1 Y2 Y3 Y40 00 11 0

DESENHE AQUI OS CIRCUITOS PARA Y1, Y2, Y3 E Y4.


1. Derive os teoremas: A + B = A + A’.B; A.B = A.(A’+ B); A A.B = A. B’; A (AB) = B.

2. Defina: Os teoremas de De Morgan; Saturação fraca e saturação forte; Equação de soma de produtos; Tabela Verdade.

3. Desenhe o circuito lógico descrito por Y = (A.B.C)’ . D’.Use o 74LS04, o 74LS08 e o 74LS11 com os números dos pinos.4. Desenhe o circuito NE-NE para a expressão Y da questão anterior.Use o 74LS20 com os números dos pinos.5. Prove que A(BC) = A(BC)6. Desenhe o circuito que executa a tabela abaixo:

A B C Y1 Y20 0 0 1 00 0 1 1 00 1 0 0 10 1 1 0 11 0 0 1 11 0 1 1 11 1 0 1 01 1 1 1 0

7. Simplifique o circuito da questão 6 e desenhe depois o circuitosimplificado.8. Desenhe uma porta OUX utilizando apenas portas NE.

ENSAIO 5: PROJETOS PRÁTICOS

PROJETO PRÁTICO I

OBJETIVOS:

Comprovar experimentalmente o desenvolvimento de um projetocombinacional simples;

Construir um sensor de presença de água.

PROJETO:

Utilizando um motor-bomba, manter uma caixa d’água, na medida dopossível, sempre cheia, a partir de uma cisterna.

DESENVOLVIMENTO TEÓRICO:

A figura 1 mostra uma esquema básico de como seria o projeto comsuas respectivas variáveis de entradas e saída.

SIMBOLOGIA:

A = Caixa d’águaC = CisternaM = Motor-BombaSA = Sensor de Presença de água na caixa d’águaSC = Sensor de Presença de água na cisterna

Figura 1

A tabela 1 abaixo mostra todas as posições possíveis para asdiversas situações do sistema:

SC SA M0 0 00 1 01 0 11 1 0

Tabela 1

SIMBOLOGIA:

SC 0 Não há água na cisternaCS 1 Há água na cisternaSA 0 Não há água na caixa d’águaSA 1 Há água na caixa d’águaM 0 Motor ParadoM 1 Motor LigadoAtravés do processo do somatório dos produtos fundamentais,

podemos concluir que M = SC.SA’ cujo diagrama lógico é mostrado nafigura 2.

Figura 2

SENSORES UTILIZADOS:

De acordo com a tabela verdade do sistema o sensor deve indicarnível lógico 0 quando não houver água e nível lógico 1 quando houverágua. Esta forma, uma opção é o circuito mostrado na figura 3, cujatabela verdade é mostrada ao lado, que compara a resistência da águacom uma resistência muito alta (4.7M) formando assim um divisor detensão, que é detectada pela porta NÃO.

Figura 3 Figura 4

Numa situação de presença d’água, conforme indica a tabela 2,teremos um divisor de tensão entre 4.7 M e a resistência elétrica daágua, que na pior das hipóteses é algo em torno de algumas dezenas deK, com representa um nível lógico baixo no ponto X - Figura 4.


Placa de Montagem Experimental - Protoboard 1 4069 1 4081 1 BC 337 1 1N4004 Relé de Bobina 12 Volts com 1 contato reversível 2 resistor de 1K

2 resistores de 4.7M

1 LED Vermelho Fonte DC de 12 Volts Fios para conecções


1. Monte o circuito completo do sistema conforme mostrado na figura 5 everifique se o circuito opera segundo o desenvolvimento do projeto,

simulando a presença d’água nos sensores.

Figura 5

2. Incorpore ao circuito mostrado na figura 5, um indicador capaz desinalizar que a cisterna está sem água.

PROJETO PRÁTICO II

OBJETIVO:

Construir uma Ponta Lógica Digital.

PROJETO:

Construir uma ponta lógica capaz de determinar o nível lógico de umponto de um circuito digital.

DESENVOLVIMENTO TEÓRICO:

A figura 1 mostra um esquema básico de como seria o projeto,composto de 2 LEDs, sendo um vermelho para indicar o nível lógico altoe um verde para indicar o nível lógico baixo e de um oscilador derelaxação para permitir injetar sinais no circuito de teste quandonecessário for.

Figura 1

A tabela 1 a seguir mostra todas as posições possíveis para asdiversas situações do projeto:

A LED VM LED VD0 apagado aceso1 aceso apagado

ABERTA piscando piscando

Tabela 1

SIMBOLOGIA:

LED VM 0 LED Vermelho apagado - Nível Baixo em ALED VM 1 LED Vermelho aceso - Nível Alto em ALED VD 0 LED Verde apagado - Nível Alto em ALED VD 1 LED Verde aceso - Nível Baixo em A


Placa de Montagem Experimental - Protoboard 1 4049 1 LED Vermelho de 5 mm 1 LED Verde de 5 mm 1 resistor de 330 K

2 resistores de 470

1 resistor de 1M

1 capacitor de 0,47 F Fonte DC de 12 Volts Fios para conecções


1. Monte o circuito completo do indicador de nível lógico digitalconforme mostrado na figura 1 e verifique se o circuito opera segundo o

desenvolvimento do projeto, simulando a presença dos dois níveislógicos na entrada A.

2. Projete uma placa de circuito impresso para acondicionar o projetodentro de uma caneta do tipo pincel atômico.

ANOTE SUAS OBSERVAÇÕES E CONCLUSÕES

ENSAIO 6: CIRCUITOS DECODIFICADORES

OBJETIVOS:

Verificar o funcionamento de um decodificador BCD 8421 para 7segmentos;

Conhecer um display de 7 segmentos. Verificar a operação de um decodificador 1 de 4; Usar um decodificador 1 de 4 como demultiplexador; Determinar o efeito de uma entrada aberta.

DECODIFICADOR BCD 8421 PARA 7 SEGMENTOS


Um decodificador nada mais é do que um tradutor que, nesse caso,traduzirá do código BCD (Binary Coded Decimal) para o código de 7segmentos que formam um display com LEDs e nos possibilita escrevernúmeros de 0 a 9 e alguns outros símbolos especiais que poderemosformar.

Figura 1O decodificador BCD 8421 como também os displays com LEDs estão

entre os circuitos digitais mais utilizados pela industria. O LED é umdiodo semicondutor especial que emite luz quando diretamentepolarizado. A maior parte dos displays com LEDs emitem luz vermelha etêm dos diodos distribuídos conforme mostra a figura 1, montados emcátodo ou ânodo comum.

Para a formação de cada número, deveremos ter uma combinação decertos LEDs acessos. Por exemplo, para o número 2, deveremos ter osLEDs a = b = d = e = g = 1 e c = f = 0 se o display for de cátodocomum.

O decodificador BCD 8421 para 7 segmentos se encarregará de fazerestas combinações, conforme a tabela a seguir.

DECIMAL D C B A a b c d e f g0 0 0 0 0 1 1 1 1 1 1 01 0 0 0 1 0 1 1 0 0 0 02 0 0 1 0 1 1 0 1 1 0 13 0 0 1 1 1 1 1 0 0 0 14 0 1 0 0 0 1 1 0 0 1 15 0 1 0 1 1 0 1 1 0 1 16 0 1 1 0 1 0 1 1 1 1 17 0 1 1 1 1 1 1 0 0 0 08 1 0 0 0 1 1 1 1 1 1 19 1 0 0 1 1 1 1 1 0 1 1

PRECAUÇÕES A SEREM TOMADAS: Deve-se tomar bastante cuidado ao se lidar com os CI’s visto que

seus terminais são bastante delicados; Evite, o máximo possível, o contato direto dos dedos com os

terminais dos CI’s tipo CMOS, devido a possíveis descargaseletrostáticas, que poderão danificar irreversivelmente o CI;

Nunca se deve ligar um CI de maneira errada, ou seja, alimentar aentrada positiva com uma tensão negativo e vice-versa; Observesempre a seguinte polarização:

Vss, Vee ou GND - ligar ao negativo da fonte; Vcc ou Vdd - ligar ao positivo da fonte. Alimentação padrão dos CI’s: TTL : 5V 5% CMOS: 5V a 15 Volts.

MATERIAL A SER UTILIZADO: KIT para práticas de Eletrônica Digital 1 4511 1 74LS139 PD 560 (ou display de cátodo comum equivalente) 7 resistores de 330 @ ¼ W Fios para conecções

Figura 2PROCEDIMENTOS EXPERIMENTAIS:

1. Identifique através da figura 2 as ligações do decodificador 4511 aodisplay PD 560, conforme indica a figura 3, deixando desabilitadas as

funções especiais do decodificador - pinos 3, 4 e 5; complete o quadroabaixo e verifique o funcionamento do decodificador BCD para 7segmentos.

Figura 3D C B A DISPLAY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1

2. Habilite cada uma das funções especiais do decodificador 4511individualmente e verifique a sua função.

PINO FUNÇÃO3 = LT’4 = BI’5 = LE

DECODIFICADOR 1 DE 4

Um decodificador lógico é um dispositivo MSI de entradas múltiplascom capacidade de selecionar uma única saída com base nos níveis deentrada. Um decodificador 1 de 4 significa que 1 entre 4 saídas pode

ser selecionada de cada vez. Neste ensaio veremos primeiro a operaçãode decodificação de um decodificador 1 de 4, que depois será utilizadocomo um demultiplexador.

O CI 74LS139 é um decodificador 1 de 4 duplo, isto é, existem doisdecodificadores 1 de 4 em cada CI.

O 74LS139 possui o diagrama lógico mostrado na figura 4. Os doisdecodificadores são designados como decodificador 1 e decodificador 2.Cada decodificador tem três entradas, G’, A e B, e quatro saídas, Y0,Y1, Y2 e Y3.

Figura 4HABILITAÇÃO E ENDEREÇOS:

A entrada G’ é o pino que habilita o funcionamento normal do CI.Quando G’ é mantido em nível alto, o CI não está habilitado e as saídasestão todas em nível alto, independentemente dos níveis presentes nasentradas A e B.

Quando G’ é mantido em nível baixo, o CI está habilitado e apenasuma das saídas será ativada de acordo com o valor das entradas deendereçamentos A e B, assim como mostra a tabela a seguir.

ENTRADAS SAÍDASB A 1Y0 1Y1 1Y2 1Y30 0 0 1 1 10 1 1 0 1 11 0 1 1 0 11 1 1 1 1 0

As entradas A e B são de endereçamento. Quando o CI estáhabilitado, apenas uma saída está em nível baixo. Essa saída éselecionada de acordo com as entradas A e B como indica a tabela acima.As duas entradas A e B determinam a seleção de 1 a 4 saídas, portantoisto justifica o título de decodificador 1 de 4.

DECODIFICADOR A SER UTILIZADO: 74LS139

Figura 5

PROCEDIMENTOS EXPERIMENTAIS: continuação3. Identifique através da figura 5 as ligações do decodificador 74LS139,deixando habilitado o decodificador, ou seja, G’= 0; complete o quadro abaixo everifique o funcionamento do decodificador 1 de 4.

ENTRADAS SAÍDASB A 1Y0 1Y1 1Y2 1Y30 00 11 01 1

2. Deixe a entrada B aberta e volte a repetir o procedimento 3. Complete oquadro a seguir.

ENTRADAS SAÍDASB A 1Y1 1Y2 1Y3 1Y4

Aberta 0Aberta 1

3. O 74LS139 pode ser utilizado ainda como um demultiplexador. Isto é,um dado aplicado ao pino G’ pode ser enviado para uma das saídas conforme oendereço codificado pelas entradas A e B. Aplique agora um sinal de 10 Hz naentrada do pino G’. Selecione A e B e complete o quadro abaixo.

B A SAÍDA NA QUAL O DADO APARECE0 00 11 01 1

DESENHE AQUI O CIRCUITO DO PROCEDIMENTO 3.

EXERCÍCIOS PROPOSTOS:1. Qual a função dos resistores no circuito da figura 3?2. Que valor de resistência será necessário para limitar a corrente decada segmento do PD 560 em 10 mA se a alimentação do decodificador forde 12 Volts?3. Em que condição o 4511 exigirá mais corrente da fonte ?4. Dê aplicações práticas para cada função especial do 4511.5. Quais as letras distintas que podem ser também mostradas pelodisplay PD 560 ?6. Por que as letras B, D, G, I e S não são distintas ?7. Se aplicarmos 1010 nas entradas do decodificador, o que aparecerá nodisplays ?8. Qual é a entrada mais significativa do decodificador ?9. É possível ligar um display de ânodo comum ao 4511 ?10. Explique porque não utilizar um único resistor em série com o comumdo display no circuito da figura 3. Mostre outra possível solução.11. Defina:

Multiplexador Demultiplexador Gerador de Paridade Verificador de Paridade

12. Faça um estudo detalhado sobre o CI 74LS138.13. Mostre como ligar um 74LS138 como Demultiplexador.14. Projete um decodificador do código BCD para o código GRAY.15. Qual a diferença do 74LS139 para o 54LS139 ?16. Utilizando somente portas NOU projete um circuito de umdecodificador de duas entradas e quatro saídas.17. Projete um decodificador BCD para HEXA.18. Mediante o uso do decodificador 74LS154, mostre como implementar asseguintes funções lógicas:

Y1 = A’BCD’ + A’BC’D + AB’C’D + ABCD Y2 = ABCD + A’B’C’D’

19. Mediante o uso de um decodificador e de portas lógicassuplementares projete um gerador de paridade par e um gerador deparidade impar.20. Mediante o uso de um DEMUX de quatro entradas, projete um circuitoque gere a seguinte função lógica:

Y = A + B.C’

ENSAIO 7: MULTIPLEXADOR DE 4 ENTRADAS

OBJETIVOS:

Verificar o funcionamento de um circuito multiplexador; Implementar um gerador de funções lógicas a partir de um

multiplexador.


Um multiplexador é um circuito capaz de selecionar uma únicaentrada de um grupo de entradas e enviá-la como única saída. A entradaselecionada é determinada por uma das linhas de endereços da entrada,como por exemplo, omultiplexador74LS153 que possui2 linhas deendereços, é capazde selecionar apenasuma das 4 possíveisentradas .

Figura 1

O 74LS153 COMO MULTIPLEXADOR E GERADOR DE FUNÇÕES.

O diagrama lógico para o 74LS153 é mostrado na figura 1. Existemdois multiplexadores em cada CI, designados por multiplexador 1 emultiplexador 2. Os multiplexadores 1 e 2 são habilitados através dasentradas 1G’ e 2G’ respectivamente e as linhas de endereços A e B sãocomum a ambos os multiplexadores.

A tabela verdade 1 mostrada abaixo representa a função completa domultiplexador 74LS154 e a tabela verdade 2 mostrada a seguir, a suafunção simplificada .

SELET INPUTS DATA INPUTS STROBE OUTPUTB A C0 C1 C2 C3 G YX X X X X X 1 00 0 0 X X X 0 00 0 1 X X X 0 10 1 X 0 X X 0 00 1 X 1 X X 0 11 0 X X 0 X 0 01 0 X X 1 X 0 11 1 X X X 0 0 01 1 X X X 1 0 1

Tabela 1

ENDEREÇOS SAÍDAB A Y0 0 C00 1 C11 0 C21 1 C3

Tabela 2

Com duas variáveis quaisquer, A e B, por exemplo, há quatrofunções possíveis (AB = 00, 01, 10 e 11). Um multiplexador de 4 X 2pode ser usado para gerar essas funções, como é mostrado na tabela 1,bastando para isso, definirmos as diversas saídas de acordo com afunção lógica que desejamos implementar. Como por exemplo, paraimplementarmos a função OUX com o 74LS153 é suficiente fazer 1C0 = 1C3= 0 e 1C1 = 1C2 = 1 e obtermos a saída em 1Y.


Deve-se tomar bastante cuidado ao se lidar com os CI’s visto que seusterminais são bastante delicados;

Nunca se deve ligar um CI de maneira errada, ou seja, alimentar aentrada positiva com uma tensão negativa e vice-versa; Observe semprea seguinte polarização:

Vss, Vee ou GND - ligar ao negativo da fonte; Vcc ou Vdd - ligar ao positivo da fonte.

Alimentação padrão dos CI’s: TTL: 5V 5% CMOS: 5 a 15 Volts.


KIT para práticas de Eletrônica Digital 1 74LS153 Fios para conecções

74LS153PROCEDIMENTOS EXPERIMENTAIS:

1. Monte o circuito mostrado na figura 2.2. Aplique um sinal de 10 Hz em cada uma das entradas do MUXindividualmente e complete a tabela verdade 3 mostrada abaixo.Verifique se o circuito opera segundo um multiplexador 4 x 1.

ENDEREÇOS SAÍDAB A Y0 00 11 01 1

Tabela 3

Figura 2

3. Monte agora o circuito mostrado na figura 3 completando a tabela quese segue. Verifique o funcionamento do multiplexador como gerador defunção lógica.

Responda: Que função o circuito da figura 3 gera ? Explique.

Figura 3

ENDEREÇOS SAÍDAB A Y0 00 11 01 1

FUNÇÃO LÓGICA: Y = _________________________


1. O que é gerador de Produtos Canônicos ?

2. Quantas variáveis de controle necessitamos para multiplexar 16informações ? Generalize.

3. O que é Matriz de simples e duplo encadeamento ?

4. Quantos multiplexadores existem em um 74LS153 ? Idem 74LS154 ?

5. Mostre como obter um MUX 8 x 3 a partir de MUXs 4 x 2.

6. Mostre como gerar uma função lógica através de um MUX ?

7. Mostre como gerar a função Y = A.B.C + A.C + B.C’ com o 74LS153.

8. Projete um Meio Somador utilizando um 74LS153.

ENSAIO 8: CIRCUITOS DE ARITMÉTICA E LÓGICA

OBJETIVOS:

Verificar as propriedades lógicas de um circuito ½ somador; Construir um somador completo; Implementar um somador/subtrator completo de 4 BITs. Verificar o funcionamento de uma Unidade de Lógica e Aritmética; Usar uma ULA para executar operações lógicas; Usar uma ULA para executar operações aritméticas.

CIRCUITOS SOMADORES E SUBTRATORES

Uma das grandes aplicações dos circuitos lógicos está nas UnidadesAritméticas dos sistemas digitais, onde são realizadas as operações emcódigo binário.

O circuito básico é o somador binário. Sua importância reside nofato de que em muitas unidades aritméticas, pode-se realizar qualqueroperação matemática. A subtração, por exemplo, é obtida por umprocesso de soma de complementos, a multiplicação por somas edeslocamentos sucessivos.

Dois circuitos digitais básicos são usados para executar estasfunções aritméticas: o ½ somador e o somador completo. Chamamos de ½somador ao circuito onde se pode somar apenas 2 BITs, dando comoresultado uma soma S e o transporte T, figura 1.

Figura 1

Um somador completo é um circuito lógico com três entradas de duassaídas que funciona segundo a tabela 1 a seguir. O somador pode operartrês dígitos binários de cada vez e pode, portanto, ser usado parasomar números binários em geral. A maneira mais simples de seconstruir um circuito somador completo é através de associações de ½somadores, conforme mostra a figura 2.

O somador completo é um circuito lógico fundamental em operaçõesaritméticas, e está incorporado nos computadores digitais para executarfunções aritméticas na unidade de lógica e aritmética - ULA.

A B TE S TS0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

Tabela 1

Figura 2


Observe sempre a seguinte polarização para os circuitos integrados: Vss, Vee ou GND - ligar ao negativo da fonte; Vcc ou Vdd - ligar ao positivo da fonte.



KIT para práticas de Eletrônica Digital 1 74LS04 1 74LS08 1 74LS32 1 74LS86 1 74LS181 1 74LS283 ou 74LS83 Fios para conecções


1. Monte o circuito mostrado na figura 2 e verifique se o circuitoopera segundo um somador completo, completando a tabela 2 que se segue,onde TE é o transporte de entrada , TS é o transporte de saída e S é oresultado da soma.

A B TE TS S0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

Tabela 22. Monte agora o circuito mostrado na figura 3 completando a tabela 3que se segue. Verifique o funcionamento do circuito somador/subtratorcompleto de 4 BITs. Nas colunas indicadas por A e B entre com valoresbináriospara os 2númerosde 4BITs: A =A4A3A2A1e B =B4B3B2B1.

Figura 3

A B SUB SOMA/SUBTRAÇÃOA4 A3 A2 A1 B4 B3 B2 B1 - TS S4 S3 S2 S1

0000

011111

Tabela 3

UNIDADE DE LÓGICA E ARITMÉTICA DE 4 BITS.

Uma Unidade de Lógica e Aritmética (ULA) é uma circuito integrado(MSI) capaz de executar todas as possíveis operações lógicas com duasvariáveis, assim como um número de operações aritméticas.

OPERAÇÕES LÓGICAS:

Considere duas variáveis lógicas A e B como entradas de umcircuito lógico que tem apenas uma única saída F, como mostra a figura4. Usando apenas as três funções lógicas básicas poderemos executaraté 16 operações lógicas disponíveis para a saída - Tabela 1.

Figura 4

Aparentemente existem mais possibilidades do que as 16 operaçõeslistadas na tabela 4. Por exemplo, a função A’. B’ não aparece narelação. Mas uma aplicação do teorema de De Morgan mostra que:

A’. B’ = (A + B)’e a função lógica NOU esta listada na tabela 1. Da mesma forma afunção A’ + B’ não aparece na tabela 1, mas é equivalente à função NE- (A.B)’.

N FUNÇÃO1 A2 A’3 B4 B’5 A.A’6 A + A’7 A.B8 (A.B)’9 A + B10 (A + B)’11 A’. B12 A. B’13 A’+ B14 A + B’15 A B16 (AB)’

Tabela 4

UNIDADE DE LÓGICA E ARITMÉTICA - 74LS181:O 74LS181 é mostrado na figura 5. As variáveis de entrada A e B

são palavras de 4 BITs. A saída F também é de 4 BITs. As entradas deseleção de função (S0S1S2S3) determinam que função lógica deve serexecutada, conforme mostra a tabela 5.

Para operações lógicas, a entrada M (Modo de Seleção) deve estarem nível lógico alto e para operações aritméticas, a entrada M deveestar em nível lógico baixo.

Podemos conectar mais de uma ULA para executar operaçõesaritméticas com palavras de mais de 4 BITs. Cn é o pino de entrada devai um, e C n + 4 é o pino de saída de vai um para ligações de outrasULAs. C n + 4 assume nível baixo quando ocorre o vai um. Os pinos P e Gsão pinos geradores de sinais. Os pinos P, propagador de vai um, e G,gerador de vai um, são usados onde altas velocidades de operações sãoexigidas, necessitando-se de sinais de vai um entre duas ULAs.

Figura 5

ENTRADA DESELEÇÃO DE MODO

LÓGICA M = 1

ARITMÉTICA M = 0

S3 S2 S1 S0 F F0 0 0 0 A’ A0 0 0 1 (A + B)’ A + B0 0 1 0 A’.B A + B’0 0 1 1 0 lógico Menos 10 1 0 0 (A.B)’ A mais A.B’0 1 0 1 B’ (A + B) mais A.B’0 1 1 0 AB A menos B menos 10 1 1 1 A.B’ A.B’ menos 11 0 0 0 A’ + B A mais A.B1 0 0 1 (AB)’ A mais B1 0 1 0 B (A + B’) mais A.B1 0 1 1 A.B A.B menos 1

1 1 0 0 1 lógico A mais A1 1 0 1 A + B’ (A + B) mais A1 1 1 0 A + B (A + B’) mais A1 1 1 1 A A menos 1

Tabela 5

Neste ponto cabem as seguintes observações: Na tabela 2 diferenciamos: “+” representa OU lógico e “mais”

representa soma aritmética, assim como ““ representa OUX lógico e“menos” representa subtração aritmética.

A.B significa produto lógico ( Função E) de A com B, e assim pordiante.

As operações lógicas são realizadas BIT a BIT. A aritmética usada é a de complemento de 2. A saída [A + B] tem a configuração de coletor aberto.

PROCEDIMENTOS EXPERIMENTAIS: continuação

3. Monte o circuito mostrado na figura 6. Escolha um valor para A eoutro para B (ligue-os a +Vcc ou 0V conforme seja o caso) e complete a

tabela 6 mostrada a seguir. Figura 6

A = B =

ENTRADA DESELEÇÃO DE MODO

LÓGICA M = 1

ARITMÉTICA M = 0

S3 S2 S1 S0 Cn+4 F3 F2 F1 F0 Cn+4 F3 F2 F1 F00 0 0 00 0 0 1

0 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1

Tabela 62. Aplique nível lógico baixo no pino M para obter operaçõesaritméticas de soma com pelo menos quatro valores diferentes de A e B eS3S2S1S0 = 1001. Ligue também Cn a nível alto. Lembre-se que serágerado um sinal de vai um na saída denominada Cn +4 toda vez que houverum estouro na capacidade dos 4 BITs, ou seja, a soma, for maior do que11112.

A = B = F =

3. Verifique também a operação de subtração com pelo menos dois valoresdiferentes de A e B. S3S2S1S0 = 0110, M = 0 e Cn = 0. Escolha um caso emque A > B e outro em que A < B.

A = B = F =

4. Faça A = B e anote as saídas F com S3S2S1S0 = 0110, Cn = 1 e M = 0.

A =B =F =[A = B] =

NOTA: Como A = b e a saída é do tipo coletor aberto, é necessárioligar inversores na saída para se obter as respostas corretas.

5. Mude o valor de A ou de B e repita o procedimento 4.

A =B =F =[A = B] =


1. Mostre como transformar um somador completo em um ½ somador.2. Mostre com transformar um ½ somador em um somador completo.3. Por que o circuito somador é um circuito combinacional ?4. Projete um ½ subtrator.5. Projete um subtrator completo.6. Projete o circuito do 74LS183.7. Qual a função dos pinos 7 e 9 do 74LS183 ?8. Mostre como obter um somador completo de 8 BITs com o 74LS183.9. Mostre como obter um somador/subtrator completo de 8 BITs com o 74LS183.10. Repita os exercícios 8 e 9 utilizando agora o 74LS83.11. Explique detalhadamente o funcionamento do circuito mostrado

abaixo.

ENSAIO 9: MEMÓRIA ROM

OBJETIVOS:

Projetar uma ROM a diodos; Verificar o funcionamento de circuitos com ROM’s.


Em um computador digital, a função da memória é armazenarinformações na forma de palavras digitais. Tais palavras podem sernúmeros de operandos, instruções de máquina, códigos de entrada e saídaou então são apenas dados.

Numa primeira diferenciação, podemos classificar as Memórias emdois grandes tipos: ROM e RAM. Estudaremos nesse ensaio apenas asmemórias ROM.

As memórias ROM diferem das RAM pelo fato de não permitiremescrita quando em funcionamento em tempo real, isto é, no circuito aque foi destinada, daí o nome: ROM - memória de apenas leitura. Oconteúdo da memória ROM é pré-programado pelo fabricante, muitas vezes,de acordo com o pedido específico do usuário e geralmente não pode sermodificado pelo mesmo.

As principais características das memórias ROM’s são:

Para cada endereço, existe apenas um dado ou palavra; Uma vez programada a memória, o dado é imutável e pode

apenas ser lido; O conteúdo ou dado não é volátil, isto é, ele não será

perdido quando se faz a leitura ou mesmo quando a fonte dealimentação é desligada.

Um tipo muito usado de ROM é a PROM (Programmable Read_OnlyMemory) em que o conteúdo da memória ROM é programado pelo usuário.Essa programação comumente denominada de queima da PROM pode serbastante trabalhosa, pelo fato de exigir um circuito especial pararompimento dos fusíveis (diodos) a fim de gravar o conteúdo desejado.

Outro tipo de ROM é a EPROM (Erasable Programmable Read_OnlyMemory) que permite a reprogramação pelo usuário. Para cada novaprogramação, o usuário deve apagar totalmente o conteúdo anteriordeixando a EPROM em condições de receber novos dados.

As EPROM’s podem ainda ser classificadas quanto à sua maneira deser apagada em:

UVEPROM - Ultraviolet EPROM E2PROM - Electrically EPROM

No caso da UVEPROM a programação do conteúdo é feitaeletricamente, enquanto que o apagamento é realizado pela exposição àluz ultravioleta e para a E2PROM tanto a programação quanto o apagamentodo conteúdo são feitas eletricamente, o que torna esta memória maisversátil.

A ROM é um circuito combinacional, ou seja é um codificador. Noentanto, o circuito comercial que contém a ROM já traz junto umdecodificador como mostra a figura 1.

Figura 1O decodificador possui N entradas e M = 2 N saídas. Para cada

condição de entrada, apenas uma saída é baixa, sendo as demais altas.É claro que poderia ser o contrário. A tabela 1 mostra um exemplopara N = 2 e M = 2 N = 4.

A1 A0 S3 S2 S1 S00 0 1 1 1 00 1 1 1 0 11 0 1 0 1 11 1 0 1 1 1

Tabela 1O codificador possui então M entradas e K saídas. Não há uma

relação obrigatória entre M e K, ou seja, K pode ser qualquer valorinteiro. As saídas D’s são funções das palavras que se desejamarmazenar. As entradas A0, A1, ...,AN do decodificador são chamadas debits de endereços. A cada endereço corresponde uma palavra de saídada ROM - D0, D1, .... ,DK-1 - que é a palavra que foi armazenada.

Por exemplo, seja N = 2 e suponha que as palavras sejam de4 BITs, isto é, Di = D3D2D1D0 e que sejam: D0 = 1001, D1 = 1010,D2 = 0001 e D3 = 0101 conforme mostra a tabela 2.

A1 A2 S3 S2 S1 S0 Di D3 D2 D1 D00 0 1 1 1 0 D0 1 0 0 10 1 1 1 0 1 D1 1 0 1 01 0 1 0 1 1 D2 0 0 0 11 1 0 1 1 1 D3 0 1 0 1

Tabela 2Observe que cada saída Di (i = 0, 1, 2 e 3) poderia ser obtida

diretamente da tabela verdade. Entretanto o propósito é usar uma ROM.

Uma maneira simples de se realizar a ROM é com diodos. Suponha aROM do exemplo anterior. A figura 2 mostra o circuito de como seriaessa ROM com o decodificador mostrado na tabela 2. Observe que osresistores R estão ligados ao +Vcc e na saída há inversores. Alémdisso, observe que os diodos conduzem quando a linha S a qual estão

ligados está em nível lógico baixo. Se o nível lógico for alto, nãoconduzem. Por fim, quando um diodo ligado a uma linha DK conduz,estabelece nessa linha um nível lógico baixo, sendo que na saída doinversor teremos nível lógico alto.

Figura 2Em resumo, no circuito mostrado na figura 2, aonde houver um

diodo, corresponderá a um nível lógico alto na saída e vice-versa.


Observe sempre a seguinte polarização para os circuitos integrados: Vss, Vee ou GND - ligar ao negativo da fonte; Vcc ou Vdd - ligar ao positivo da fonte.

Alimentação padrão dos CI’s:

TTL: 5V 5% CMOS: 5 a 15 Volts.


KIT para práticas de Eletrônica Digital 1 74LS04 1 74LS139 7 Diodos 1N4148 4 Resistores de 10 K

Fios para conecções


1. Monte agora o circuito mostrado na Figura 3. Utilize para tanto um74LS139 e um 74LS04.

Figura 32. Verifique o funcionamento do circuito observando se os dados obtidosnas saídas D3, D2, D1 e D0 estão de acordo com os dados programadospelos diodos segundo a tabela 2.


1. Implemente uma ROM a diodos capaz de gerar os seguintes dadosutilizando o 74LS138 como decodificador:

D7 D6 D5 D4 D3 D2 D1 D01 1 1 1 0 0 0 01 1 1 1 1 1 1 00 0 0 0 0 0 0 00 0 0 0 1 1 1 11 0 1 0 1 0 1 00 0 0 0 1 1 1 11 1 1 1 0 0 0 01 1 1 1 1 1 1 1

2. Faça uma pesquisa sobre a EPROM 2732 e a RAM 6116.3. Implemente um banco de memória ROM de 2K x 8 a partir de memóriasROM de 512 x 8.4. Idem exercício anterior, a partir de memórias ROM de 1K x 4.5. Esquematize uma ROM com o seguinte conteúdo:

00H, ACH, F0H, 15H, 36H, F5H, FFH, FFH, FAH, 00H, FFH, FFH, 0CH, 11H,FFH, FFH, 36H, 83H, 76H, 90H, 00H,00H, 00H, EEH, A8, E2, FFH, FFH, FFH.

6. Determine as palavras de endereço inicial e final para as memórias:

1K x 1 1K x 8 8K x 8 64K x 8

8. O que é uma PAL ?9. Explique como gravar uma EPROM.10. O que é um gravador de EPROM ?

CIRCUITOSSEQÜENCIAIS

ENSAIO 10: FLIP FLOP RS SÍNCRONO

OBJETIVOS:

Construir um flip flop RS com portas lógicas discretas; Levantar a tabela verdade de um flip flop RS; Verificar a operação de um flip flop RS.


Qualquer dispositivo ou circuito que tem dois estados estáveis édenominado de biestável. Uma chave do tipo alavanca, por exemplo, é umbiestável, pois dependendo da posição da alavanca ela está aberta oufechada; isso implica dizer que ela tem uma espécie de memória, vistoque permanecerá em um estado definido até que alguém mude a posição daalavanca.

Um flip flop é um circuito eletrônico biestável. Da mesma formaque a alavanca, o flip flop também tem memória, visto que sua saída

permanecerá em um estado definido até que alguma mudança sejarealizada. De uma forma geral, qualquer dispositivo biestável por serutilizado para armazenar um digito binário (BIT); como exemplo, quandoo flip flop tem sua saída em 0 Vcc, ele pode ser considerado comoarmazenando um sinal lógico 0, e quando sua saída é estabelecida em+5Vcc, como armazenando um sinal lógico 1.

Estes dois estados são geralmente citados como níveis lógicos, ouseja, uma tensão de +5Vcc representaria um nível lógico 1 ou 1 lógico,enquanto que 0 Volt representaria um nível lógico 0 ou 0 lógico.


KIT para práticas de Eletrônica Digital 1 74LS00

Fios para conecções

Figura 1: Diagrama interno do 74LS00


1. Monte o circuito mostrado na figura 2, observando com muita atençãoas identificações de entradas e saída de cada porta lógica - figura1. Ligue as saídas Q e Q’ em um indicador lógico e as entradas S e R aduas chaves de dados.

CIRCUITO DO FLIP FLOP RS TABELA VERDADES R Qf

0 0

0 1

1 0

1 1

Figura 2: Circuito do Flip Flop RS Síncrono.

2. Observe os indicadores lógicos correspondentes as entradas e assaídas, complete a tabela verdade mostrada na figura 3 e tire suasconclusões sobre o flip flop estudado. Complete também a tabela verdademostrada na figura 2.

S R Qa Qf Qf

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

Figura 3: Tabela Verdade do Flip Flop RS Síncrono


1. Relacione tantos dispositivos biestáveis você puder pensar.

2. A figura 4 mostra as formas de onda de entrada R, S e CLK aplicadosa um Flip Flop RS Síncrono. Desenhe a forma de onda de saída Q.

clk

R

S

Q

Figura 4: Formas de ondas em R e S de um Flip Flop RS

3. Idem para a figura 5.

clk

R

S

Q

Figura 5: Formas de ondas em R e S de um Flip Flop RS

4. Desenhe um circuito para o Flip Flop RS Síncrono utilizando portaslógicas NOU.

5. Defina: Assíncrono Atraso de propagação Biestável Disparo pela borda Tempo de ajuste Tempo de conservação Flip Flop

6. Implemente um Flip Flop RS Síncrono com o 74LS27.

ENSAIO 11: FLIP FLOP JK, FLIP FLOP T e FLIP FLOP D

OBJETIVOS:

Levantar a tabela verdade de um flip flop JK; Verificar a operação de um flip flop JK; Montar um divisor de freqüência utilizando um flip flop JK. Levantar a tabela verdade de um flip flop D e de um flip flop T Realizar transformações entre flip flops.


Os flip flops podem ser usados para construir contadores,circuitos que contam o número de bordas de relógio positivas ounegativas que estão acionando sua entrada de clock. Para estafinalidade o flip flop JK é o elemento ideal.

Num flip flop JK diferentemente do flip flop RS, quando J e K sãoambas altas (observe que este é o estado proibido para um flip flopRS), é possível ativar ou desativar o flip flop, de maneira que Q mudapara o complemento do último estado - veja a tabela 1 abaixo.Portanto, J =1 e K = 1 significa que o flip flop irá comutar para oestado oposto na próxima borda positiva ou negativa do clock.

J K Qf0 0 Qa0 1 01 0 11 1 Qa’

Tabela 1


KIT para práticas deEletrônica Digital

1 74LS76 1 74LS04

1 74LS74 Fios para conecções



1. Monte o circuito mostrado na figura 2, observando com muita atençãoas identificações das entradas e saída do flip flop. Ligue as saídas Qe Q’ em um indicador lógico e as entradas J e K bem como a entrada declock a uma chave de dados. Observe os indicadores lógicoscorrespondentes as entradas e a saída, completando a tabela verdademostrada na figura 3. Anote depois suas conclusões sobre o flip flopestudado.

Nota: não esqueça de desabilitar as entradas de clear e preset do flipflop.

CIRCUITO DO FLIP FLOP JK TABELA VERDADEJ K Qf

0 0

0 1

1 0

1 1

Figura 2: Circuito do flip flop JK.

J K Qa Qf Qf

0 0 00 0 10 1 00 1 11 0 0

1 0 11 1 01 1 1

Tabela 2: Tabela Verdade do flip flop JK

2. Monte agora o circuito da figura 3, aplicando um pulso de 1 Hz naentrada de clock e ligando a saída em um indicador lógico. Responda: o

que faz o circuito?Expliquedetalhadamente seufuncionamentofazendo o diagramade tempo docircuito.

Figura 3.

Desenhe aqui o diagrama de tempo para o circuito da figura 3

FLIP FLOP D E FLIP FLOP T.

Os diversos tipos de flip flops têm como característicafundamental os dois estados distintos nas suas saídas, ou seja, se Q =0 então Q’ = 1 e vice-versa.

Os flip flops mais conhecidos são os RS, JK, D e T. Entre elesexiste ainda os denominados mestre-escravos, que são flip flops que sãoativados pela transição negativa do sinal de clock.

Os flip flops D e T possuem as tabelas verdades mostradas abaixo -Tabela 3 e podem ser derivados de um flip flop JK como mostrado nafigura 4 e como poderemos verificar experimentalmente nesse ensaio.

D Qf T Qf0 0 0 Qa1 1 1 Qa’

Tabela 3

Figura4

Os flip flops além das entradas normais podem possuir as entradasde SET ou PRESET e RESET ou CLEAR, onde a primeira tem a função dequando atuar forçar nível lógico 1 na saída Q e a segunda forçar nívellógico 0 na saída Q. Não é aconselhável atuar com as duas ao mesmotempo porque passaremos a ter nas saídas um estado indesejável pois assaídas Q e Q’ assumirão estado lógico 1.PROCEDIMENTOS EXPERIMENTAIS - continuação

3. Desenvolva um flip flop D a partir de um flip flop JK e monte depoiso circuito obtido. Utilize para isso o 74LS76 e o 74LS04 como osrespectivos números de suas entradas e saídas. Veja a figura 4

4. Levante a tabela verdade para este flip flop conforme indicado naTabela 4. Desenhe o circuito no quadro a seguir.

D Qa Qf Qf’ T Qa Qf Qf’0 0 0 00 1 0 11 0 1 01 1 1 1

Tabela 4 Tabela 5

5. Desenvolva agora um flip flop T a partir de um flip flop JK e montedepois o circuito obtido. Utiliza para isso o 74LS76 como os números desuas entradas e saídas. Veja a figura 4

6. Levante a tabela verdade para este flip flop conforme indicado naTabela 5. Desenhe o circuito no quadro a seguir.

CIRCUITO DO FLIP FLOP D CIRCUITO DO FLIP FLOP T

7. Coloque no protoboard o CI 74LS74 - Figura 5 - e levante a suaTabela Verdade e verifique também a função dos seus pinos de controle.Responda: como são habilitados estes pinos?

Figura 5


1. Implemente um flip flop JK a partir de um flip flop RS.2. Aa formas de onda de entrada J, K e CLK aplicados a um flip flop JK.Desenhe a forma de onda de saída Q.

clk

J

K

Q

4. As formas de onda de entrada J, K e CLK aplicados a um flip flop JK.Desenhe a forma de onda de saída Q.

clk

J

K

Q

5. Projete um flip flop que possua a tabela verdade mostrada abaixo apartir de um flip flop RS.

X1 X0 Qf0 0 00 1 11 0 Qa1 1 Qa’

6. Idem questão anterior a partir de um flip flop JK.7. Mostre como obter um divisor de freqüência por 2 a partir de um flipflop JK.8. Idem questão anterior para um divisor por 4 e por 8.9. Determine as formas de onda da saída Q do flip flop JK para asseguintes condições das entradas:

ck t

clr

t

pr t

J t

K t

Q t

10. Desenvolva o flip flop T a partir de um flip flop D11. Idem T em D.12. Determine as formas de onda da saída Q do flip flop T para asseguintes condições das entradas:

ck

clr

pr

T

Q

13. Mostre como obter um circuito capaz de dividir a freqüência de umsinal lógico de 1 MHz por 2.14. Idem por 4 e por 8.15. Construa um flip flop JK a partir de um flip flop D.16. Idem a partir de um flip flop T.17. Projete um flip flop que possua a seguinte tabela verdade:

X1 X0 Qf0 0 00 1 11 0 Qa’1 1 Qa


ENSAIO 12: CONTADORES ASSÍNCRONOS

OBJETIVOS:

Montar um contador binário básico; Elaborar um contador binário de modulo N; Conhecer o funcionamento do contador 74LS90. Implementar contadores de diferentes módulos com o 74LS90;


Flip Flops podem ser ligados juntos para formar um contadordigital que pode ser utilizado contador de pulsos digitais, contador defreqüência, voltímetro digital e inúmeras outras aplicações. Ocontador binário básico é talvez o mais simples de se construir e servede base para outros tipos de contadores avançados.

Um flip flop T pode ser usado para se obter um contador divisorpor 2. Se T = 1 significa que Qf = Qa’, isto, é sua saída mudará deestado cada vez que o sinal de relógio estiver na borda de descida comopodemos observar nas formas de ondas mostradas na Figura 1. Observe quea freqüência do sinal de saída é exatamente a metade da freqüência dosinal de entrada, daí o termo divisor por 2.

ck

Q

Figura 1

Dois flip flop conectados em cascata conforme mostra a figura 2dividem então a freqüência do sinal de entrada por 4 e portanto esteconjunto de flip flops faz a contagem de 4 estados discretos. A saídaQA é a metade da freqüência de entrada e a saída QB é um quarto dafreqüência do sinal de entrada, o que justifica o termo contadordivisor por 4.

ck

QA

QB

Figura 2

Quando a saída de um flip flop comanda a entrada do flip flop seguinte, ocontador é referido como um contador binário de ondulações ou contadorassíncrono. O número de estados depende do número de flip flops queestão sendo usados. Em geral, N flip flops proporcionam 2N estados, e2N é o módulo do contador. Por exemplo, um contador com 4 flip flopstem 2N = 24 = 16 estados, e dizemos que o módulo do contador é 16. Onúmero de estados de um contador pode depender também de umdecodificador que é acrescentado de modo a interromper a contagem em umdeterminado estado. Por exemplo, um contador de década possui módulo

10, ou seja, conta 10 estados e continua necessitando de 4 flip flopspara sua implementação.

Os contadores assíncronos programáveis de 0 a N podem ser obtidosa partir de um contador de módulo 16 utilizando uma equação dezeramento, que deve ser tal que quando o contador for atingir o estadoN + 1 ele deverá reiniciar sua contagem. Não é obrigatória que acontagem comece em 0, podendo assumir quaisquer estados iniciais.Utiliza-se para tal finalidade as entradas de PRESET/SET e/ouCLEAR/RESET dos flip flop ou do contador.

No circuito mostrado na figura 3, o contador sem a porta dedecodificação é de módulo 4, ou seja, conta de 0 a 3 (00 a 11).Entretanto com a inclusão da porta decodificadora essa contagem éinterrompida no estado QA = 1 e QB = 1 - (11) e o contador passa a termódulo 3, ou seja conta de 0 a 2 (00 a 10).

Nesse ensaio faremos uma série de programações para o contadorassíncrono, tanto em modo crescente como decrescente.

Figura 3Ck

QA 0 1 0 0 1

QB 0 0 1 0 0

Figura 3 - continuação


Nunca se deve ligar um CI de maneira errada, ou seja, alimentar aentrada positiva com uma tensão negativa e vice-versa; Observe comatenção a seguinte polarização:


Alimentação padrão dos CI’s: TT: 5V 5% CMOS: 5 a 15 Volts.

MATERIAL UTILIZADO:

KIT para práticas de Eletrônica Digital 1 74LS08 2 7476 1 74LS00 1 74LS08 1 74LS20 1 74LS90 Fios para conexão


1. Monte o circuito mostrado na figura 4. Utilize para isso dois 7476.Aplique um sinal de relógio de 1Hz na entrada de clock e complete oquadro de estados do contador conforme mostrado abaixo.

Figura 4

Q3 Q2 Q1 Q0 CLOCK0123456789101112131415161718

2. Acrescente um decodificador ao circuito da figura 4 de modo a torna-lo um contador de década. Utilize para isto o 7400. Desenhe depois ocircuito no espaço a seguir - Figura 5 - e volte a completar o quadrode estados do contador conforme mostrado também a seguir.

Q3 Q2 Q1 Q0 CLOCK0123456789101112131415

DESENHE AQUI O CIRCUITO DO PROCEDIMENTO 2

Figura 5

3. Monte o circuito mostrado na figura 6. Utilize para isso dois 7476.

Figura 6

4. Aplique um sinal de relógio de 1Hz na entrada de clock e faça asseguintes programações: (para cada caso desenhe o circuito)

a) Modo Crescente: 0 a 7 0 a 13 3 a 12

b) Modo Decrescente: 10 a 3 13 a 7 15 a 5

DESENHE ABAIXO OS CIRCUITOS DO PROCEDIMENTO 4

CONTADOR ASSÍNCRONO 74LS90

O contador de década assíncrono 74LS90 consiste em 4 flip flopsmaster slave como mostrado na figura 7. O flip flop A permite realizara função de dividir por 2. Os outros 3 flip flops são internamenteconectados para permitirem a função de dividir por 5. No 74LS90 acontagem ocorre na borda negativa do sinal de clock. As entradas R0(1)e R0(2) quando habilitadas permitem uma situação de RESET e as entradasR9(1) e R9(2) quando habilitadas permitem levar o contador ao estado 9.

Pelo fato de que a saída A não está diretamente conectada aosoutros 3 flip flops, três modos de contagens são possíveis:

Modo BCD obtido quando a saída A é conectada externamente aentrada de clock BD - pino 1;

Contador divisor simétrico por 10 quando a saída D é conectadaexternamente a entrada de clock A;

Contador divisor por 2 e por 5 utilizando as linhas comuns deRESET.

O 74LS90 pode ainda ser ligado em cascata para prover um contadorde outros módulos de contagens.


O 74LS90 possui a tabela verdade mostrada abaixo, onde X indicaque uma lógica 0 ou 1 poderá estar presente.

BCD COUNT SEQ RESET/COUNTCount OUTPUTS RESET INPUTS OUTPUTS

D C B A R0(1) R0(2) R9(1) R9(2) D C B A0 0 0 0 0 1 1 0 X 0 0 0 01 0 0 0 1 1 1 X 0 0 0 0 02 0 0 1 0 0 X 1 1 1 0 0 13 0 0 1 1 X 0 1 1 1 0 0 14 0 1 0 0 1 1 1 1 1 0 0 15 0 1 0 1 X 0 0 X Count6 0 1 1 0 0 X X 0 Count7 0 1 1 1 0 X 0 X Count8 1 0 0 0 X 0 X 0 Count9 1 0 0 1

Tabela 1

PROCEDIMENTOS EXPERIMENTAIS - continuação

5. Coloque um 74LS90 na base de montagem ligando as entradas R0(1,2) eR9(1,2) em chaves de dados, as saídas a indicadores lógicos e a entradade clock A no gerador de 1Hz.6. Mantenha as entradas de controle em nível lógico baixo e verifique omódulo de contagem.7. Repita os procedimentos 1 e 2 para a entrada de clock BD. RESPONDA: CKA - CONTADOR MÓDULO _______ BORDA: ______

CKBD - CONTADOR MÓDULO _______ BORDA: ______8. Interligue agora o pino relativo a saída A ao sinal de clock BD eaplique um sinal de relógio de 1 Hz na entrada de clock A.RESPONDA: CKA - CONTADOR MÓDULO _______ BORDA: ______9. Verifique como funcionam as entradas de controles R0(1,2) e R9(1,2)construindo a tabela verdade 2 mostrada a seguir.

BCD COUNT SEQ RESET/COUNTCount SAÍDAS RESET INPUTS SAÍDAS

D C B A R0(1) R0(2) R9(1) R9(2) D C B A0 1 1 0 X1 1 1 X 02 0 X 1 13 X 0 1 14 1 1 1 1

5 X 0 0 X6 0 X X 07 0 X 0 X8 X 0 X 09

Tabela 210. Realizados todos os testes, implemente os seguintes contadores:

Módulo 4 Módulo 6 Módulo 10


1. Qual a transição para o contador da figura 2 e da figura 6?2. Qual o nível de atuação da entrada de RESET/CLEAR ?3. Qual o nível de atuação da entrada de SET/PRESET ?4. Quando a entrada de PRESET/SET está ativada o que acontece com ocircuito?5. Quando a entrada de RESET/CLEAR está ativada o que acontece com ocircuito?6. Desenhe um contador assíncrono de módulo 60 utilizando flip flops JK7. Qual o módulo de um contador binário com 6 flip flops ?8. Idem para 9 flip flops ?9. Quantos flip flops são necessários para construir um contadorbinário com 256 estados ?10. Desenhe um contador de binário Up/Down de 4 bits.11. Desenhe um contador crescente de módulo 60.12. Implemente um contador de 0 a 99 utilizando o 74LS90.13. Incorpore ao projeto do exercício 12 um decodificador para 7segmentos.14. Implemente um contador de 0 a 59 utilizando dois 74LS90.15. Mostre como ligar o 74LS90 como divisor por 2.16. Idem divisor por 5.17. Idem divisor por 10.

ENSAIO 13: CONTADORES SÍNCRONOS

OBJETIVOS:

Montar um contador binário integrado de 4 BITs Up/Down; Elaborar um contador binário integrado de modulo N; Verificar o funcionamento do Contador Síncrono 4017; Utilizar o contador 4017 como um Divisor de Freqüências. Montar um Contador Síncrono Deslocador; Utilizar Circuitos Decodificadores de Módulo de Contagem; Verificar a operação do Contador Síncrono 4026.


Um contador binário é usado geralmente em aplicações que requeremcontagem ascendente através de seus estados numa seqüência bináriaascendente; entretanto, ocasionalmente é desejável usar um contadorque numa contagem progressiva faça uma contagem binária na ordemdescendente. Um contador como estas propriedades encontra váriasaplicações, pois é capaz de fazer contagens nas ordens ascendente edescendente - uma das mais importantes está relacionada à conversão desinais analógicos em digitais.

O CI 4029 é um contador binário síncrono de 4 bits para contagemde ordens ascendente e descendente. Ele tem um entrada de PRESET quepode interromper ou reiniciar uma contagem quando desejado, cujaentrada de dados é obtida de forma paralela.

As entradas de CARRY IN e CARRY OUT do contador são usadas paraligar outros CI’s em cascata, e que quando não utilizadas a entrada deCarry In deve ser CI = 0 e a entrada de Carry Out CO sem conexão.

O contador pode realizar contagens em binário (0000 a 1111) e emdécada (0000 a 1001) conforme o controle efetuado pelo pino BIN/DEC bemcomo contagens crescente ou decrescente através do pino de controleUP/DOWN.

As saídas obtidas do processo de contagem são tomadas nos pinosQ4, Q3, Q2 e Q1: veja a figura 1 mostrada abaixo.

Figura 1PRECAUÇÕES A SEREM TOMADAS:

Nunca se deve ligar um CI de maneira errada, ou seja, alimentar aentrada positiva com uma tensão negativa e vice-versa; Observe comatenção a seguinte polarização:



MATERIAL UTILIZADO: KIT para práticas de Eletrônica Digital 1 4017 2 4027 2 4026

2 4029 1 4069 1 4081 2 4511 14 resistores de 330 @ ¼ W 2 display de 7 segmentos de catodo comum 10 LEDs vermelhos e 6 diodos de uso geral Fios para conexão


1. Monte o circuito mostrado na figura 2 e faça o ensaio do CI 4029conforme mostra a tabela a seguir.

Figura 2

UP/DOWN BIN/DEC TIPO DE CONTAGEM

0 00 11 01 1

2. Desenhe a seqüência de contagem para o caso Binário-Crescente doprocedimento 1.

ck t

Q0 t

Q1 t

Q2 t

Q3 t

3. Elabore e monte com o 4029/4081 um contador crescente de modulo 60.Utilize para isso dois 4029 e um 4081 como decodificador de módulo decontagem. Aplique um sinal de relógio de 1 Hz na entrada de clock eobserve o comportamento do sistema contador. Anote suas observações.

4. Acrescente um decodificador para 7 segmentos ao circuito doprocedimento 3. Utilize para isso dois 4511 - Decodificador BCD 8421para 7 segmentos.

O CONTADOR JOHNSON 4017:

O CI 4017 é um contador de Johnson de 5 estágios, síncrono, com 10saídas decodificadas para contagem de ordem ascendente e seqüencial.Ele possui um entrada de RESET que pode reiniciar uma contagem quandodesejado, levando a saída Q0 para 1.

A saída de CARRY OUT é usada para ligar outros CI’s em cascata, eque quando não utilizada deve-se deixá-la sem conexão.

O contador avança uma contagem à transição positiva do sinal deCLOCK se o sinal em CLOCK INHIBIT é baixo.

As saídas obtidas do processo de contagem são tomadas nos pinos“Q0”, “Q1”,“Q2” .... “Q9”:veja a figura 3abaixo.

Figura 3

O 4017 pode ser utilizado para implementar um divisor de freqüênciapor 10, bastando para isso que o sinal seja aplicado na entrada declock e obtido dividido por 10 em Q0. Outros valores de divisão entre2 e 10 também são possíveis; por exemplo, para se obter um divisor por6, a saída Q6 deverá ser ligada a entrada de RESET do contador,inicializando-o novamente nesse estado, ou seja Q0 = 1.

PROCEDIMENTOS EXPERIMENTAIS continuação:

5. Implemente um divisor por 10 utilizando o 4017. Para isso monte ocircuito mostrado na figura 4. Verifique o funcionamento do contadordivisor aplicando um sinal de 1 Hz na entrada de clock completandodepois as formas de ondas conforme o quadro mostrado a seguir.

Figura 4

ck t

Q0 t

Q1 t

Q2 t

Q3 t

Q4 t

Q5 t

Q6 t

Q7 t

Q8 t

Q9 t

6. Implemente agora um divisor por 6 utilizando o 4017 observando ofuncionamento do contador divisor aplicando um sinal de 1 Hz na entradade clock completando depois as formas de ondas conforme o quadromostrado a seguir.

ck t

Q0 t

Q1 t

Q2 t

Q3 t

Q4 t

Q5 t

Q6 t

Q7 t

Q8 t

Q9 t

CONTADOR DESLOCADOR:

Quando a saída de um último flip flop do registrador deslocador emsérie é realimentada nas entradas J e K do primeiro flip flop, oresultado é um circuito conhecido como CONTADOR DESLOCADOR.

A figura 5 mostra o diagrama esquemático para um contadordeslocador com 3 flip flops para formar um contador deslocador demódulo 6 e cuja tabela de estados pode ser vista na tabela a seguir.Esse contador conta apenas 6 dos 8 estados possíveis e os estados 010 e101 não presentes na contagem são considerados ilegais. Se dos doisestados ilegais ocorrerem, esse contador oscilará entre um estadoilegal e o outro. Desta forma, algum artifício deverá ser utilizadopara garantir o operação correta do contador, que detectará o estadoilegal e forçará o circuito para um estado legal.

Uma porta E pode ser utilizada para pré-ativar o contador quandoem um estado ilegal para um estado legal.

O contador avança uma contagem à transição positiva do sinal deCLOCK se as entradas de SET e RESET forem baixas.

As saídas obtidas do processo de contagem são tomadas nas saídasQ0, Q1 E Q2 dos flip flops.

Figura 5TABELA DE ESTADOS:

Q2 Q1 Q00 0 00 0 10 1 11 1 11 1 01 0 00 0 0

PROCEDIMENTOS EXPERIMENTAIS continuação:

7. Monte o circuito do contador deslocador conforme mostra a figura 5.Para isso utilize 2 4027 ligando as entradas de SET e RESET ao terra dafonte - nível lógico 0. Verifique o funcionamento do contadordeslocador aplicando um sinal de 1 Hz na entrada de clock, completandodepois a tabela mostrada a seguir.

Q2 Q1 Q0

8. Desligue o clock do contador deslocador. Utilizando agora uma portaE pré-ative o contador a um estado ilegal - 010 ou 101. Apliquenovamente o sinal de clock e observe a nova seqüência de contagem.Anote seus resultados na tabela abaixo

Q2 Q1 Q0

9. Acrescente agora outro flip flop ao circuito da figura 5. Preencha atabela a seguir e determine quais são os estados ilegais.

Q3 Q2 Q1 Q0

CONTADOR SÍNCRONO 4026:

O CI 4026 mostrado na figura 6, consiste em um contador síncronode década com saídas decodificadas para 7 segmentos que podem seracopladas diretamente a um displays de LED’s de 7 segmentos de cátodocomum.

O contador avança uma contagem a cada transição positiva do sinalde CLOCK se o sinal de CLOCK ENABLE for baixo.

Quando o controle DISPLAY ENABLE for baixo as setes saídasdecodificadas são forçadas a baixo, retendo o estado do contador.

Um sinal alto na entrada RESET limpa o contador, levando-o a zero.Caso seja necessário a implementação de circuitos decodificadores

de módulos de contagem, deve-se ligar o cátodo comum do displays aoterra através de 3 diodos de forma a elevar o potencial de nível lógicoalto para um valor aceitável (1,5V + 3 x 0,7V = 3,6V), tendo em vista aqueda de tensão nos LEDs do display estar em torno dos 1,5 Volts - LEDde cor vermelha.

As sete saídas identificadas como a, b, c, d, e, f e g acionamdiretamente um display de cátodo comum que representará um númerodecimal de 0 a 9

Figura 6

PROCEDIMENTOS EXPERIMENTAIS - continuação:

10. Implemente um contador de DÉCADA utilizando o 4026 (contadorsíncrono de década com saída decodificada para 7 segmentos) conformemostra a figura 7.

Figura 7: CONTADOR DE DÉCADA

11. Modifique agora o circuito desenvolvido no procedimentoexperimental 10 de forma a obter um contador de módulo 6. Verifiquedepois seu funcionamento.

12. Interligue agora os dois circuitos desenvolvidos de forma a obterum contador de módulo 60.


1. Projete um relógio digital para HH:MM:SS. O sistema deve conter: Ajuste Rápido para a hora; Ajuste Lento para a hora; Alarme programável; Clock pela rede; Função desliga Display na falta da rede.

2. Implemente com o 4029 um contador capaz de realizar as seqüênciasmostradas a seguir:a. 15 14 13 12 11 15b. 6 7 8 9 10 6

3. Projete um gerador de base de tempo de 1 segundo a partir da rede.4. Implemente com o 4017 um seqüenciador para 20 canais.5. Projete um circuito contador deslocador de 10 canais - saídas Q0 aQ9.6. Projete um circuito contador seqüencial de 10 canais.7. Mostre como implementar o circuito do exercício 6 utilizando o 4017.8. Qual a função dos diodos utilizados em série com o terminal comum dodisplay ?9. Por que não é necessário a utilização de resistores em série comcada segmento do display no circuito da figura 1 ?10. Desenhe um contador de módulo 60 com dois 4026 acionado por umsensor ótico.11. Desenhe um relógio digital para horas e minutos utilizando o 4026.

ENSAIO 14: REGISTRADORES DE DESLOCAMENTO

OBJETIVOS:

Verificar a operação de um Registrador de Deslocamento; Utilizar circuitos RD comerciais.


Os Registradores de Deslocamento são comumente encontrados naentrada e saída de circuitos digitais. São formados por um conjunto deflip flop com o objetivo de armazenar ou atrasar informações deentrada/saída, ou são pequenas memórias para guardar dadostemporariamente. São muito utilizados também na transmissão e recepçãode dados digitais.

Formados a partir de flip flop, trata-se de um dispositivosíncrono, pois, como mostra a figura 1, possui as entradas de clockinterligadas.

Os registradores podem receber uma informação na sua entrada naforma serial ou paralela, e deslocá-la para saída, onde também pode serretirada na forma serial ou paralela.

Os registradores de deslocamento classificam-se em função de comorecebem os dados em sua entradas e de como esses dados são fornecidosnas suas saídas, ou seja:

registradores de deslocamento com entrada série/saída série; registradores de deslocamento com entrada série/saída paralela; registradores de deslocamento com entrada paralela/saída série; registradores de deslocamento com entrada paralela/saída

paralela;

Figura1


Observe com atenção a seguinte polarização: Vss, Vee ou GND - ligar ao negativo da fonte; Vcc ou Vdd - ligar ao positivo da fonte.


MATERIAL UTILIZADO:

KIT para práticas de Eletrônica Digital 1 4014 1 4015 Fios para conexão


1. Utilizando o 4014 (registrador de deslocamento de 8 bits) faça osseguintes ensaios para entrar com o dado D = 10101100 :

de forma serial e saída serial; de forma paralela e saída serial.

2. Entre agora com o dado D =10000000 e interligue depois Q8 à entradaserial e ligue a entrada de clock no gerador de 1Hz. Observe ocomportamento do circuito e anote suas conclusões.3. Monte agora um registrador de deslocamento de 8 bits com entradaserial e saída paralela com o 4015. Desenhe e faça ensaios de entrada esaída de dados com o circuito.EXERCÍCIOS PROPOSTOS:

1. Desenhe um registrador de deslocamento de 8 BITs.2. Quantos flip flops são necessários para se implementar um RD de 16BITs ?3. Mostre como ligar 2 74LS95 de modo a construir um RD de 8 BITs. 4. Que sinais são necessários para cada pinos do exercício anterior equal a ordem correta na qual eles devem ser aplicados para essaoperação ?5. Desenhe as formas de ondas para o exercício 4.

ENSAIO 15: CONVERSOR D/A

OBJETIVOS:

Montar um circuito que atue como uma escada binária; Verificar as tensões de saídas compensadas de uma escada binária; Implementar um circuito Conversor D/A com amplificador operacional

para diminuir o efeito de impedância entre o circuito da escadabinária e a carga.


A escada binária é uma rede resistiva cuja tensão de saída é umasoma de entradas digitais convenientemente compensadas. Uma escadabinária tendo 5 bits de entrada é mostrada na figura 1. A rede écomposta de apenas dois valores diferentes de resistências, R e 2R,conforme mostrado. A tensão de saída compensada é escada binária.

A escada binária é projetada de tal modo que, se aplicarmos +V naentrada V4, que é o BIT mais significativo (MSB), com todas as outrasentradas aterradas, a tensão de saída será VA = +V/2. Aplicando-se +V naentrada V3 e aterrando-se todas as outras entradas, a saída será VA =+V/4 e de modo similar para as outras entradas como mostra a tabela 1abaixo:

Tensão deEntrada Tensão de Saída

V4 +V/2V3 +V/4V2 +V/8V1 +V/16V0 +V/32

Tabela 1

Figura 1

AMPLIFICADOR OPERACIONAL.

Um amplificador operacional é freqüentemente ligado na saída deuma escada binária para evitar o efeito de carga sobre a rede. Oamplificador operacional mostrado na figura 2 é ligado como umamplificador não-inversor de ganho unitário.

Suas características são alta impedância de entrada, tensão desaída igual à tensão de entrada e baixa impedância de saída. Umcircuito com essas características é denominado em Eletrônica Digitalde Buffer. A tensão de saída da escada VA aparecerá então na saída dobuffer.

Figura 2

ESPECIFICAÇÕES PARA CONVERSORES D/A

Consideraremos agora, vários parâmetros que servem para descrevera qualidade do desempenho de um conversor D/A. Estes parâmetros sãogeralmente especificados pelos fabricantes dos conversores.

RESOLUÇÃO:

A resolução de um conversor D/A especifica o número de bits deentrada e, consequentemente, o número de tensões na saída possíveis.Por exemplo, um conversor que por aceitar 10 bits de entrada é referidocomo um conversor com uma resolução de 10 bits. O número de possíveistensões de saída é 210 = 1024. Assim a mínima variação possível datensão de saída é 1/1024 da faixa de variação da saída.

Na prática a resolução útil de um conversor é quase sempre menordo que especificado, porque a resolução é limitada por ruídos,temperatura e outros fatores.LINEARIDADE OU PRECISÃO RELATIVA:

Linearidade e precisão relativa são sinônimos usados paraespecificar conversores, geralmente, o termo linearidade é usado paraconversores D/A enquanto que precisão relativa é usado para conversoresA/D.

Em um conversor D/A ideal, iguais incrementos numéricos da entradadigital deveriam nos dar incrementos iguais na saída analógica.

Se analisarmos a saída de um conversor D/A que consiste de umconjunto de pontos discretos, o erro de linearidade ou a nãolinearidade pode ser definida como a máxima distância entre qualquerdestes pontos discretos e a reta traçada entre os pontos zero e fundode escala para uma conversão unipolar, estes pontos são ajustados pelousuário ( na prática ) por um trimpot de ajuste.

Figura3

Os pontos na figura 3, mostrada acima, indicam a tensão analógicacorrespondente a cada entrada digital para um conversor real. Se oconversor fosse ideal, os pontos cairiam sobre a linha reta. Nafigura, indicamos por ““ o erro de linearidade. A tensão é avariação nominal da saída analógica correspondente à variação no BITmenos significativo (LSB).

A linearidade de um conversor é especificada geralmente pelacomparação entre e . Assim, de um modo geral, encontramos alinearidade de um conversor comercial especificada como “menor do que ½ LSB” , o que significa que . Esta é uma especificaçãomuito importante. Suponhamos que em uma entrada digital encontramosque é positivo e , enquanto na próxima entrada digitalsuperior é negativo e . neste caso o conversor teria umcomportamento inaceitável de não ser monotônico, isto é, um aumento naentrada digital nos daria uma diminuição na saída analógica. Portantoa não linearidade máxima permissível é de ½ LSB.

A linearidade de um conversor depende principalmente da precisãodos resistores. Depende também da precisão com a qual as quedas detensão nas chaves são fixadas. como tanto, os resistores como astensões de chaveamento são dependentes da temperatura, a linearidadepode ser afetada por mudanças substanciais da temperatura.

PRECISÃO:

A precisão de um conversor é uma medida de diferença entre atensão analógica obtida na saída e aquela que o seria em um caso ideal.A falta de linearidade contribui para a imprecisão. Maiores limitaçõesna precisão são devidas à incertezas nas tensões de referência, aoganho do amplificador, ao OFFSET do amplificador, etc. Asespecificações típicas de um fabricante de um conversor de qualidaderazoável podem ser dadas como, por exemplo, “0,2% do valor do LSB”.

TEMPO DE ACOMODAÇÃO:

Quando a entrada digital varia, chaves se abrem e fecham eaparecem variações de tensão. Devidos às inevitáveis capacitânciasparasitas presentes no circuito passivo, os transientes iniciados podempersistir por um tempo apreciável. Soma-se a isto tempo de resposta doamplificador operacional para os conversores com saídas em tensão.

Um gráfico típico da variação na tensão de saída como uma funçãodo tempo é mostrado na figura 4. Observe que há um tempo finitonecessário para que a saída atinja seu novo nível bem como poderátambém ocorrer uma oscilação. O intervalo compreendido entre o instanteda variação na entrada até o instante em que a saída se aproxima osuficiente de seu valor final é chamado de tempo de acomodação.

Um conversor para uso geral típico pode ter um tempo de acomodaçãocomo sendo de 500 ns para uma aproximação de 0,2% do fundo de escala

em

relação ao valor final.Figura 4

TEMPO DE CONVERSÃO:

Tempo de conversão, ou velocidade de conversão, é o temponecessário para o conversor fazer a medida total desde o instante emque o sinal digital aparece na entrada até o instante em que o sinalanalógico correspondente aparece na saída.

O tempo de conversão para os conversores D/A de alta velocidade éaproximadamente 10s ou menos (100.000 ou mais conversões/segundo).Conversores de velocidade moderada tem um tempo de conversão entre 10 a100s (10.000 a 100.000 conversões/segundo). Os conversoresconsiderados lentos apresentam tempo de conversão de 100s ou mais(abaixo de 10.000 conversões/segundo).

SENSIBILIDADE À TEMPERATURA:

Para qualquer entrada digital fixa, a saída analógica variará coma temperatura. Esta sensibilidade à temperatura varia tipicamente numafaixa entre ±50 ppm/°C em um conversor para uso geral e ±1,5 ppm/°C emunidade de alta qualidade. A sensibilidade à temperatura é devido àssensibilidades à temperatura das tensões de referência, dos resistoresdo conversor, do amplificador operacional e ainda da tensão de OFFSETdo amplificador operacional.



Alimentação do A741C: 15 Volts

MATERIAL UTILIZADO:

KIT para práticas de Eletrônica Digital 1 A741C 4 Resistores de 10K @ ¼ W 6 Resistores de 20K @ ¼ W Fonte Simétrica de 15 Volts Voltímetro Digital 3 ½ Dígitos Fios para conexão


1. Monte o circuito da escada binária conforme mostrado na figura 1.Faça R = 10K e 2R = 20K. Para iniciar aterre todas as entradas docircuito.

2. Agora ligue a entrada V4 ao nível alto (+5V); Meça e anote a tensãode saída VA . Complete a tabela 2 conforme indicado. NUNCA DEIXE QUE UMAENTRADA FIQUE SEM LIGAÇÃO. Os resultados devem estar de acordo comomostrado na tabela 1, com +V igual a +5V.

ENTRADAS DIGITAIS

SAÍDAANALÓGICA DA

ESCADA

SAÍDA ANALÓGICA DO

PROCEDIMENTO 4

V4 V3 V2 V1 V0 VA VA

+5V 0 0 0 00 +5V 0 0 00 0 +5V 0 00 0 0 +5V 00 0 0 0 +5V0 0 0 0 0

+5V +5V +5V +5V +5V

Tabela 23. Deixe V0, V1, V2 e V3 desconectados e meça a tensão na saída VA com V4 = + 5V.

VA = ____________ Volts

Explique por que obteve esse valor.______________________________________________________________________________________________________________________________________________________________________________________________

4. Conecte o CI 741 no circuito conforme mostrado na figura 2, e repitaos procedimentos 2 e 3.______________________________________________________________________________________________________________________________________________________________________________________________


1. Desenhe um Conversor D/A de 8 bits que utiliza rede deresistores R-2R. Designar as entradas como A = LSB, B, C, D, E, F, Ge H = MSB e a saída como VA.

2. Qual a principal vantagem na utilização da rede de resistores R-2Rem conversores D/A ?

3. Para o Conversor D/A do exercício 1, qual a tensão de saída paracada uma das combinações de entrada, se a tensão de entrada alta forigual a +5V?

a. 10000000b. 00000001c. 10001000d. 11111111

4. Se as entradas de A a G do exercício 1 forem desconectadas, qual onovo valor de VA se VH = +5V?

5. Mostre que a tensão de saída devido ao 2 BIT mais significativo emum conversor D/A pode ser dada pela seguinte equação:

VA = VG / 4

6. Defina resolução indicando seus fatores dependentes e calcule depoisqual a resolução percentual do Conversor D/A do exercício 1.

7. Defina:

Linearidade

Escalonamento Resolução Percentual

8. Que fração a tensão de saída de um Conversor D/A de 5 BITs aumentarácom a variação do BIT menos significativo ? E para o BIT maissignificativo ?

9. Comente: Um conversor D/A com resolução percentual de 1,58 é maisdesejável do que um conversor com resolução percentual de 6,67.

10. Calcule a resolução percentual de um conversor D/A de 8 BITs.


ENSAIO 16: CONVERSOR A/D

OBJETIVOS:

Verificar o funcionamento de um circuito Conversor A/D comercial; Especificar um Conversor A/D.


Os Conversores A/D são circuitos ou componentes que excitado poruma tensão ou corrente produzem uma saída digital equivalente. O ADCproduzirá uma saída codificada a qual mudará de 1 LSB de acordo comalgum incremento ou decremento na tensão ou corrente de entrada.

Os ADC’s são utilizados para compatibilizar a interface entreinstrumentos digitais, tais como computadores, com o mundo analógico.O processo de converter uma tensão analógica em um sinal digitalequivalente é conhecido como conversão analógico para digital - CA/D.Essa operação é mais complicada que a operação inversa de conversão - aconversão D/A. Foram desenvolvidos vários métodos de conversão A/D,tais como o de conversão simultânea, o conversor A/D de duplainclinação, o conversor A/D método do contador, o conversor contínuo eo conversor A/D por aproximações sucessivas, entre outros.

A razão mais importante para investigar novos métodos de conversãoé para determinar modos de reduzir o tempo de conversão. O conversorsimultâneo tem um tempo de conversão muito rápido, mas é impraticávelpara mais de poucos bits de informação. O conversor contador é demuito simples implementação, mas tem um tempo de conversãorelativamente longo. Já o conversor contínuo tem um tempo de conversãomuito rápido, uma vez travado sobre o sinal, mas perde essa vantagemquando multiplexa entradas.

Quando a multiplexação é necessária, o Conversor A/D poraproximações sucessivas é o método mais comumente usado naimplementação de um conversor A/D pois possui a vantagem de poder serimplementada inclusive por software. A operação desse conversor ébaseada em N comparações sucessivas entre a entrada analógica Vin e atensão de realimentação Vf - Figura 1. Esse método é similar ao

processo de pesagem em uma balança na qual o peso desconhecido écomparado com um peso padrão. A primeira comparação determina se Vin émaior ou menor que ½ Vmax, onde Vmax é a máxima tensão possível naentrada do conversor A/D.

Figura 1

O próximo passo é determinar se Vin é maior ou menor do que ¼ dointervalo em que Vin se encontra; cada passo executado estreita a

11111111

11101110

1101 1101

11001100

1011 1011

1010 1010

1001Inicio

1001

10000000 1000

01110111

0110 0110

0101 0101

01000100

0011 0011

00100010

00010001

0000

faixa do resultado por um fator de 2. A operação de um ADC de 4 BITspor aproximações sucessivas é mostrado na figura 2.

Figura 2

ESPECIFICAÇÕES PARA CONVERSORES A/D

Consideraremos agora, vários parâmetros que servem para descrevera qualidade do desempenho de um conversor A/D. Estes parâmetros sãogeralmente especificados pelos fabricantes dos conversores.

TENSÃO ANALÓGICA DE ENTRADAEssa especificação representa a máxima faixa de tensão analógicas

de entrada permitida. São valores típicos:

0 a 10 Volts; 5 Volts; 10 Volts; 200 mV.

IMPEDÂNCIA DE ENTRADA

Os valores variam de 1K a 1M, e depende do tipo de conversorA/D. Já a capacitância de entrada está na faixa de dezenas depicofarads.

TEMPO DE CONVERSÃOÉ o tempo necessário para se realizar uma conversão completa. Os

tempos típicos de conversão variam de 50 ns para conversores de altavelocidade até 50s, para conversores de velocidade moderada. PRECISÃO:

A precisão de um conversor é uma medida de diferença entre atensão digital obtida na saída e tensão analógica aplicada na entradado conversor. A falta de linearidade contribui para a imprecisão. Aprecisão de um conversor A/D inclui o erro de quantização, o ruído dosistema digital incluindo o que está presente na tensão de referência,que é usado no conversor D/A, desvios de linearidade, e outros fatores.Quando ao ruído de quantização é especificado como ½ LSB. A precisãotambém inclui a soma de todas as outras fontes de erro. A precisão deum conversor está associada ao número de bits que podem ser utilizados;como por exemplo: seja conversor com entrada analógica de 10 Volts.Se a precisão for de 0,02% do fundo de escala, o erro máximo devido atal limitação de precisão é de 2 mV. Para conversores com 9, 10, 11 e12 bits, os erros de quantização ( ½ LSB) são 10, 5, 2.5 e 1.25 mVrespectivamente. Na prática, existe uma vantagem em utilizarmos

conversores de 10 bits no lugar de conversores de 9 bits. Poderíamosaté utilizarmos conversores de 11 bits, mas de 12 bits provavelmentenão !

ESTABILIDADEA precisão de um Conversor A/D é geralmente dependente da

temperatura. Para qualquer entrada analógica fixa, a saída digitalvariará com a temperatura. Esta sensibilidade à temperatura variatipicamente numa faixa entre ±50 ppm/°C em um conversor para uso gerale ±1,5 ppm/°C em unidade de alta qualidade. A sensibilidade àtemperatura é devido às sensibilidades à temperatura das tensões dereferência, dos resistores do conversor, do amplificador operacional eainda da tensão de OFFSET do amplificador operacional utilizado noconversor D/A.

Coeficientes típicos de erro de temperatura são da ordem de 200ppm do por Grau Celsius. Por exemplo, se um sinal de 5 Volts éaplicado a 50°C, temos como resultado um erro de 20 x 106 x 5 Volts x(50 - 25) = 2.5 mV.

O CONVERSOR ADC 0801

O ADC 0801 é um Conversor de 8 BITs que facilmente pode serinterfaceado com o barramento de um PC XT/AT ou a um microcontroladorcomo o 8031 da INTEL. O Conversor usa aproximações sucessivas,convertendo uma entrada analógica de 0 a 5V em um equivalente digitalde 8 BITs. O ADC 0801 tem um gerador de clock interno e necessitaapenas de um resistor e de um capacitor externo e de uma fonte dealimentação de 5 Volts.

O tempo de conversão do ADC 0801 é de aproximadamente 100s.

A figura 3 mostra a pinagem do ADC 0801.

Figura 3

DESCRIÇÃO FUNCIONAL DOS PINOS DO ADC 0801N DOS PINOS NOME DESCRIÇÃO

1 CS’ Habilitação do Chip

2 RD’Habilitação de Leitura. Se o pino 2 ou opino 1 estiverem altos, as saídas digitaisestarão em tri-state.

3 WR’

Sinal de início de conversão - SOC. Parainiciar uma conversão CS’ deve estar baixo.Quando WR’ torna-se baixo, o conversor ézerado; quando WR’ retorna ao nível alto,começa a conversão.

4 CLK IN

Entrada de Clock. A freqüência de clockdeve estar na faixa de 100 a 800 KHz. OCLK IN pode ser derivado do clock da CPU,mas na faixa acima, portanto necessitandode uma divisão. Alternativamente,poderemos usar o gerador de clock interno,conectando um circuito RC externo entre CLKIN e CLK R (pino 19).

5 INTR’Sinal de Fim de Conversão. INTR’ torna-sealto no início de uma conversão e éresetado quando a conversão se completa.

6 e 7 VIN(+) e VIN(-)

São as entradas diferenciais para o sinalanalógico; esse tipo de entrada nospermite ligar à terra o pino 7 ficando comuma entrada positiva com terminação simplese vice-versa para uma entrada negativa comterminação simples.

8 A GND Terra analógico

9VREF/2

VREF é a máxima tensão de entrada analógica.Se o pino 9 está desconectado, VREF seráigual a +5V, o que possibilita uma faixa deentrada analógica de 0 a +5V. Sedesejarmos uma entrada analógica máxima de+2V, então aplicaremos +1 Volt ao pino 9.

10 D GNDTerra Digital. O ADC 0801 possui duasligações de terra. A A GND e a D GND.Ambas devem ser ligadas ao terra.

11 a 18 D7 a D0Saída Digitais. Constituem uma saída detrês estados o que permite uma conexão a umbarramento de dados de um PC AT

19 CLK R Entrada do Resistor de clock externo20 Vcc Alimentação do ADC = +5 Volts

Tabela 1

GERADOR DE CLOCK INTERNOA auto-sincronização do ADC 0801 requer um circuito RC

externamente conectado aos pinos CLK IN e CLK R, conforme mostra afigura 4. O inversor Schmitt Trigger produz uma freqüência de clockinterna de f = 1/(1,1RC) Hz.

Por exemplo se R = 10K e C = 150 pF, a freqüência de clockinterna será aproximadamente 606 KHz.Figura 4

O ADC 0801 EM OPERAÇÃO CONTÍNUA

O ADC0801 pode ser conectado para produzir uma conversão A/Dcontínua. Para tanto, temos que ligar CS’ ao terra e conectar WR’ aINTR’, conforme mostrado na figura 5. Além disso, para habilitar oregistrador de saída, RD’ é ligado ao terra.

A conversão é contínua porque o sinal INTR’, equivalente ao fim deconversão, comanda a entrada WR’, equivalente ao início de conversão, eno final de cada conversão INTR’ torna-se baixo, o que habilita oconversor e torna INTR’ alto. Logo que INTR’ torna-se alto, inicia-seuma nova conversão. Conforme cada conversão esteja terminada, oequivalente digital é carregado no registrador buffer de saída. Dessamaneira a saída digital está sendo continuamente atualizada de acordocom a entrada analógica.

Em certas condições, quando a alimentação for ligada pela primeiravez, o circuito da figura 5 pode não partir. Para assegurar uma

partida adequada, é necessário um pulso externo à entrada WR’ durante asubida da alimentação.

Figura 5



Alimentação do ADC 0801: +5 Volts.

MATERIAL UTILIZADO:

KIT para práticas de Eletrônica Digital 1 ADC 0801 - Conversor A/D de 8 BITs ou equivalente 1 Resistores de 10K @ ¼ W 8 Resistores de 330 @ ¼ W 1 Capacitor de 150 pF 8 LEDs Vermelhos Voltímetro Digital 3 ½ Dígitos. Fios para conexão


1. Monte o circuito mostrado na figura 5. Faça R = 10K e C = 150pF. Deixe a entrada de VREF/2 aberta..2. Aplique agora na Entrada Analógica VIN uma tensão contínua ajustávelde 0 a 5 Volts e complete a tabela 2 conforme cada caso obtido.

VIN D7 D6 D5 D4 D3 D2 D1 D00 V

0.5 V1 V

1.5 V2 V

2.5 V3 V

3.5 V4 V

4.5 V5 V

Tabela 2

3. Aplique agora uma tensão de +4 Volts na entrada VREF/2.

4. Repita o procedimento experimental 2 completando a tabela 3.

VIN D7 D6 D5 D4 D3 D2 D1 D00 V

0.5 V1 V

1.5 V2 V

2.5 V3 V

3.5 V4 V

4.5 V5 V

Tabela 3


1. Qual o tempo de conversão de um conversor A/D tipo aproximaçãosucessiva de 12 BITs que usa um relógio de 1MHz ?2. Qual o tempo de conversão de um conversor A/D tipo contador de 12BITs que usa um relógio de 1MHz ?3. Calcule o valor de R e C para o circuito da Figura 5 ter um sinal derelógio externo de 500 KHz.4. Que precisão total você poderia esperar de um Conversor A/D de 12BITs ?5. Que freqüência de clock deve possuir um Conversor A/D tipo contadorde 10 BITs se ele é capaz de fazer pelo menos 5000 conversões porsegundo ?6. Desenhe um Conversor A/D utilizando o par 3161/3162 - Conversor A/Dde 3 Dígitos.7. Desenhe um Conversor A/D utilizando o 7107 - Conversor A/D de 3½ Dígitos.8. Defina:

Linearidade Erro de Quantização Resolução Percentual

ENSAIO 17: MEMÓRIA DE ACESSO ALEATÓRIO - RAM

OBJETIVOS:

Estudar o funcionamento de uma RAM Básica; Verificar o funcionamento de uma RAM Comercial; Estudar o funcionamento de Barramento de Dados Bidirecionais; Verificar o funcionamento de uma RAM Comercial com Barramento de

Dados Bidirecionais.


Uma memória, por mais complexa que seja, deve satisfazer osrequisitos básicos da lógica seqüencial:

Possuir dos estados estáveis; Não consumir potência durante a permanência em um ou outro

estado estáveis; Ocupar mínimos espaços; Possuir um tempo de acesso mínimo possível.

A memória de acesso aleatório, RAM, é um conjunto de células dearmazenamento que memorizam dados na forma binária. Nessa memória osdados podem ser escritos ou lidos aleatoriamente em cada elemento dearmazenamento, quando necessário, obviamente. Uma célula básica dearmazenamento é mostrada na figura 1. Para entendermos como opera umaRAM, examinaremos o circuito da RAM de um BIT da figura 1.

O circuito da RAM representa um flip flop D com algumas funçõesespecíficas incorporadas através de circuitos lógicos combinacionais.O circuito de controle da célula possui uma linha unitária de entradade dados Din, uma linha An que seleciona a memória e uma linha R/W’ quehabilita o circuito a receber dados na entrada Din ou mostrar os dadosna saída Dout. Quando a memória não está selecionada ( An = 0 ), elafica isolada dos sinais de entrada e saída, guardando a informaçãopreviamente escrita; esse estado é denominado de estado de espera ou estadode hold.

Figura1

A Escrita é uma operação destrutiva, ou seja, o novo BIT gravadoapaga o BIT anterior e toma o seu lugar. Para escrita na RAM, devemosprimeiramente habilitá-la, ou seja, An = 1. Um sinal de controle baixona entrada de R/W’, escreve o dado Din no flip flop, pois a saída daPorta 2 é alta e habilita a Porta 1 que coloca a entrada D do flip flopno valor do dado a ser escrito, veja tabela 1.

A Leitura é uma operação não-destrutiva, pois a memória continuacom um dado até que outro seja escrito. Para leitura na RAM ésuficiente que a memória seja habilitada e que o controle R/W’ sejaalto; o dado escrito está presente na saída Dout.

A tabela verdade 1 resume todas essas operações do processo deescrita/leitura.

An R/W’ Din DESCRIÇÃO Dout0 X X Estado de Hold 01 0 0 Escreve 0 na memória 01 0 1 Escreve 1 na memória 01 1 X Lê o BIT da memória Din

Tabela 1

A memória pode ser expandida facilmente em modo série ou paralelo.A figura 2 mostra uma primeira expansão série para 8 X 1, cuja tabelaverdade do decodificador é mostrada na tabela 2 e a figura 3 mostra umsegunda expansão série/paralelo para 8 X 4.

Figura 2

ENDEREÇO SAÍDAA2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 1 0 0 0 0 0 0 1 0 00 1 1 0 0 0 0 1 0 0 01 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 0 0 01 1 0 0 1 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0

Tabela 2

Figura 3

Uma memória típica de pequeno porte é a memória TTL 7489 com umacapacidade de 16 X 4 BITs. A RAM 7489 está mostrada na figura 4 e suatabela verdade na tabela 3.

Figura 4

ME WE SAÍDAS MODO0 0 Todas em 1 Escrita0 1 Complementos dos Din’s Leitura1 X Todas em 1 Hold

Tabela 3

Mantendo-se a entrada de Capacitação da Memória (ME) baixa, a memóriaserá habilitada para uma operação de escrita ou para uma operação deleitura e as 4 linhas de endereço de dado selecionarão uma das 16posições de palavras de 4 BITs para ser escrita ou lida. Assim, se ocontrole para escrever (WE) for mantido baixo, os 4 BITs presentes nas

entradas de Dado (D4-D1) serão armazenados no endereço selecionado.Por outro lado, se WE for alta, o Dado que está armazenado atualmenteno endereço de memória será apresentado nas 4 linhas de saída de Dado(S4-S1). O sinal ME’ tem a função de selecionar o chip. Uma outracaracterística da 7489 é a configuração das saídas em coletor aberto, oque facilita a interligação das saídas de vários chips em paralelo,necessitando apenas de resistores típicos de 470 a 4,7K de pull-up.



Alimentação da Memória 7489: +5 Volts. Alimentação da Memória 2114: +5 Volts.

MATERIAL UTILIZADO:

KIT para práticas de Eletrônica Digital 1 7489 - Memória RAM de 16 x 4 ou RAM equivalente 1 2114 – Memória RAM de 1K x 4 ou RAM equivalente 4 Resistores de 4,7K @ ¼ W 4 Resistores de 330 @ ¼ W 5 Resistores de 1K @ ¼ W 4 LEDs Vermelhos Fios para conexão


1. Monte o circuito mostrado na figura 5.

Figura 5

2. Verifique agora se a operação da memória RAM 7489 está de acordo coma sua tabela verdade, completando a tabela 4 e gravando os dadosmostrados na tabela 5.

ME WE SAÍDAS MODO0 00 11 X

Tabela 4

ENDEREÇOS DADOSD C B A D4 D3 D2 D10 0 0 0 1 1 1 10 0 0 1 1 0 1 00 0 1 0 0 1 1 01 0 0 0 1 1 1 11 0 0 1 1 0 1 01 0 1 0 0 1 0 11 1 1 0 0 0 0 01 1 1 1 1 0 0 0

Tabela 5

A RAM ESTÁTICA 2114:

Uma memória que pode ser usada para armazenar uma informaçãobinária pode ser obtida de uma pastilha. O CI 2114 é uma memória RAMprojetada para armazenar 1K palavras de 4 BITs. Cada uma das locaçõesdessa memória pode ser individualmente selecionada usando-se umaentrada apropriada de endereço; e cada uma das palavras dado de 4 BITspode ser lida ou escrita na locação selecionada da memória.

A locação desejada da memória é especificada pelas entradas deendereçamento A9...A0.

O controle do CI é feito pela entrada seleção da pastilha - CS epelo controle de escrita/leitura WE.

A figura 6 mostra a pinagem da RAM 2114, com o barramento de DadosBidirecionais e a tabela verdade 6 resume todas as operações doprocesso de escrita/leitura e habilitação da pastilha.

Figura6

CS’ WE Dn DESCRIÇÃO1 X X Estado de Hold0 0 0 Escreve 0 na memória0 0 1 Escreve 1 na memória0 1 X Lê o nibble da memória

Tabela 6Dn = D3D2D1D0

O sinal de Capacitação da Memória (CS’) tem a função de selecionar ochip.

Mantendo-se a entrada de Capacitação da Memória (CS’) baixa, a memóriaserá habilitada para uma operação de escrita ou para uma operação deleitura e as 10 linhas de endereço de dado selecionarão uma das 1024posições de palavras de 4 BITs para ser escrita ou lida.

Assim, se o controle para escrever (WE) for mantido baixo, os4 BITs presentes nas entradas de Dado (D3-D0) serão armazenados noendereço selecionado. Por outro lado, se WE for alta, o Dado que estáarmazenado atualmente no endereço de memória será apresentado nas 4linhas de saídas de Dado (D3-D0). SEQÜÊNCIA PARA ESCRITA

Faça WE = 1; Selecione um ENDEREÇO; Escreva os DADOS no endereço selecionado; Faça WE = 0 para habilitar o modo de escrita; Repita a seqüência: WE = 1 ....

SEQÜÊNCIA PARA LEITURA

WE = 1; Selecione os ENDEREÇOS utilizados; Verifique os DADOS gravados.

PROCEDIMENTOS EXPERIMENTAIS - continuação:

3. Monte o circuito mostrado na figura 7.

Figura 7

4. Verifique agora se a operação da memória RAM 2114 está de acordo coma sua tabela verdade, completando a tabela 7 e gravando os dadosmostrados na tabela 8.

CS’ WE D3 - D0 MODO1 X0 00 1

Tabela 7

ENDEREÇOS DADOSA3 A2 A1 A0 D3 D2 D1 D00 0 0 0 1 1 1 10 0 0 1 1 0 1 00 0 1 0 0 1 1 01 0 0 0 1 1 1 11 0 0 1 1 0 1 01 0 1 0 0 1 0 11 1 1 0 0 0 0 01 1 1 1 1 0 0 0

Tabela 8


1. Defina: Armazenamento não-volátil Capacidade Endereçamento EPROM Operação de Escrita Tempo de Acesso Tempo de ajuste de dados Tempo de conservação de dados

2. Faça o diagrama de tempo completo para a RAM 7489 para o ciclo deleitura e para o ciclo de escrita.3. Explique a diferença de uma PROM para uma EPROM.4. Explique por que não se pode apagar apenas uma parte de uma EPROM.5. Determine quantos bits de endereços são necessários para cada umadas memórias abaixo:

1K x 8 4K x 4 8K x 4 32K x 8

6. Mostre como implementar uma banco de RAM de 32 X 8 utilizando a RAM7489.7. Projete o decodificador de endereços para o exercício anterior.8. Mostre como ligar o 74LS138 como decodificador de endereços daquestão 6.9. A RAM 2114 está organizada em 1K x 4 com o barramento de dadosbidirecional.

a. Quantas delas são necessárias para construir um banco dememória de 1K x 16.

b. Quantas 2114 são necessárias para um sistema de 8K x 4.c. Idem para um sistema de 16K x 8.

10. Liste o endereço inicial e final para a RAM do item "b" da questão9.11. Desenvolva um banco de memória de 4K x 8 sendo 2K de ROM a partirdo endereço 0000H e 2K de RAM a partir do endereço 1000H.

Use o 74LS138 como decodificador de endereços. São dados: ROM 2K x 8 e RAM 1K x 8.

12. Faça o diagrama de tempo completo para a RAM 2114 para o ciclo deleitura.13. Idem para o ciclo de escrita.14. Explique a diferença de RAM ESTÁTICA para RAM DINÂMICA.15. COMENTE: É possível se apagar apenas uma parte de uma EEPROM.16. Mostre como implementar uma banco de RAM de 4K X 8 utilizando aRAM 2114.17. Projete o decodificador de endereços para o exercício anterior.18. Mostre como ligar o 74LS138 como decodificador de endereços daquestão 16.


PROJETOSPRÁTICOS

PROJETOS PRÁTICOS

OBJETIVOS:

Idealizar um sistema digital simples; Montar o sistema digital idealizado; Verificar o funcionamento do sistema idealizado.

PREPARAÇÃO:

Esta experiência oferece a oportunidade de desenvolver suacapacidade em Eletrônica Digital na sua área de atuação. Você deveráescolher um dos projetos listados a seguir, que seja de seu interesseparticular, estudar suas características e limitações, familiarizar-secom seus detalhes de funcionamento e depois montar e verificar seufuncionamento na prática.

Este projeto pode necessitar de trabalho de pesquisa econsultoria. Para ter uma certeza de que seu projeto é viável, énecessário antes uma discussão preliminar com seu professor orientador.

Ao escolher seu projeto, faça um diagrama do circuito e de todosos detalhes construtivos que sejam relevantes para a elaboração emontagem do projeto.

Existe uma grande variedade de diferentes circuitos digitais quesão apropriados para o projeto.

A seguir é dada uma lista que você pode utilizar como auxílio naescolha de seu projeto.

PROJETO 1: Projete um circuito lógico capaz de acionar ummotor-bomba, com a finalidade de manter o nível de uma caixa d’águasempre cheia, na medida do possível.

Veja o Ensaio PROJETO PRÁTICO I. PROJETO 2: Projete um Provador Lógico. O nível 0 acenderá um

LED verde enquanto o nível 1 acenderá um LED vermelho. Deve haver umteste de função para testar a operação correta do provador.

Veja o Ensaio PROJETO PRÁTICO II. PROJETO 3: Projete um circuito que indique por LEDs o estado

lógico de cada pino de um CI de 14 pinos.

PROJETO 4: Projete um circuito que funcione como um PROMprogramável.

PROJETO 5: Projete um contador de freqüência. PROJETO 6: Projete um instrumento para medir período de

tempo. PROJETO 7: Projete um decodificador de teclado que acione uma

trava elétrica. PROJETO 8: Projete um conversor analógico-digital de 8 bits. PROJETO 9: Projete um Voltímetro Digital 3 ½ Dígitos. PROJETO 10: Projete um Relógio Digital com HH:MM:SS. PROJETO 11: Projete um Termômetro Digital 0 a 100C. PROJETO 12: Projete um Gerador de Funções. PROJETO 13: Projete um Multialarme Residencial. PROJETO 14: Projete Cronômetro Digital com sensores acionados

pela luz. PROJETO 15: Projete um Jogo de luz seqüencial com 20 canais. PROJETO 16: Projete um Velocímetro Digital para Bicicletas. PROJETO 17: Projete um Tacômetro Digital com 3 dígitos PROJETO 18: Projete uma Fechadura Digital com teclado. PROJETO 19: Projete uma Fechadura Ótica a infravermelho PROJETO 20: Projete um Carregador Automático de Baterias PWM

(Pulse Width Modulation). PROJETO 21: Projete uma Luz de Emergência. PROJETO 22: Projete um “Caça Níqueis”. PROJETO 23: Projete um Teste de Tensão para Autos. PROJETO 24: Projete um Inversor para Lâmpadas Fluorescente. PROJETO 25: Projete um Sensor/Indicador de Nível.

PROCEDIMENTOS:

Seu projeto deve ser elaborado de forma ordenada e com critérios.Os procedimentos a seguir irão ajudá-lo a se organizar.

1. Após decidir qual será seu projeto, discuta com seu professor paraque se estabeleçam detalhes referentes a(o):

PROJETO DESCRIÇÃO GERAL DETALHES PARCIAIS PROFESSOR ORIENTADOR

DATA DE CONCLUSÃO DOCUMENTAÇÃO

2. Todo sistema deve ter especificações detalhadas. Faça uma listadas especificações descrevendo os detalhes de operação. Inclua asnecessidades de fonte de alimentação, fonte de sinal, as condiçõesambientais às quais será submetido o circuito, limitações, condiçõesdos sinais de entrada e saída e outras especificações que julgarnecessárias.3. Desenhe o diagrama completo do circuito. Identifique todos oscomponentes usados e faça uma lista dos mesmos.4. Desenhe um layout mostrando as locações de cada parte do circuitocom o objetivo de facilitar sua montagem.5. Monte o circuito. Faça as medições e anotações que julgarnecessárias e verifique se o circuito funciona de acordo com o projeto.Seu professor orientador deve fazer um comentário sobre o sistema eavaliar essa etapa do projeto.

PROFESSOR ORIENTADOR COMENTÁRIOS DATA DA AVALIAÇÃO

6. Anote todas as observações importantes, conclusões e/ou precauções arespeito de seu projeto. Compare as especificações desejadas e asespecificações e medições finais obtidas no projeto. Você tem algumasugestão para melhorar ou expandir ainda mais seu projeto?7. Faça a Documentação do Projeto. Inclua a bibliografia utilizada.

APÊNDICE AGERADOR DE BASE DE TEMPO

CMOS

APÊNDICE A: GERADOR DE BASE DE TEMPO CMOS

O diagrama do circuito de um multivibrador astável com portas NOUde CMOS está mostrado na figura 1a. Para que possamos descrever ascaracterísticas essenciais da operação sem atingir uma profusão depequenos detalhes, suporemos um característica entrada-saída para asportas, como mostrado na figura 2. Além disto, iremos desprezar asimpedâncias de saída das portas e supondo também que os diodos deproteção são ideais. Assim, suporemos que a tensão de limiar e atensão de condução dos diodos são iguais a zero Volts.

Figura 1

Figura 2

Com estas hipóteses simplificadoras, é visível que V e V20 sãocomplementares. Quando uma está em Vss, a outra esta em zero, e viceversa. Agora, vamos supor que V1i está acima de VT. Então, V esta emzero e V20 esta na tensão fixa Vss. Assim, V1i está indoassintoticamente para zero. Quando V1i atinge VT, V mudaráabruptamente para Vss e V20 mudará abruptamente para zero. Estamudança abrupta em V20 será transmitida através de C para V1i. Avariação para baixo consequentemente em V1i estará limitada à terradevido à ação grampeadora do diodo de proteção na entrada da porta G1(figura 3).

Agora V1i está abaixo de VT e está indo assintoticamente para Vss,que é a tensão em V. Portanto, haverá um chaveamento periódico em V20,V e V1i, como mostrado pelas formas de onda idealizadas da figura 1b,1c e 1d.

Evidentemente, a operação do circuito não depende do fato de VTser igual a Vss/2. Se, entretanto, VT Vss/2, a forma de onda nãoserá simétrica; isto é, teremos T1 T2. Em geral, teremos:

e para T1= T2

obteremos:

T= 1,4RC (segundos)

Deveremos notar que as formas de onda na figura 1 são na verdadeinconsistentes uma com a outra, pois observamos que do lado docapacitor a tensão muda abruptamente de Vss, enquanto do outro lado amudança é de Vss/2. Em um circuito físico, a tensão Vss/2 que nãoaparece em V1i fica na impedância de saída da porta G2 e no diodo de

entradada portaG1.Isto é,em cada

transição há um breve intervalo de tempo durante o qual V20 não atingeVss ou 0 e durante o mesmo intervalo V1i vai acima de Vss e abaixo daterra. Durante este breve intervalo, o capacitor se carrega oudescarrega, mudando sua tensão de Vss/2. Formas de onda mais realistasestão ilustradas na figura 4.

Figura 3Figura 4


1. Utilizando o 4001 (portas NOU de duas entradas) projete o circuitomostrado na figura 1 para oscilar numa freqüência de 1 Hz.2. Compare o resultado do procedimento experimental 1 com o valorcalculado pela expressão T = 1,4RC. Comente as diferenças observadas.3. Repita os procedimentos 1 e 2 para uma freqüência de 10 Hz.


1. Qual o tempo de ciclo do relógio para um sistema que usa umafreqüência de 500 KHz ? E um relógio de 1 MHz ?2. O atraso de propagação total em um flip flop é de 100 nseg. Qual afreqüência máxima do clock que pode ser usado com esse flip flop ?3. Projete o circuito da figura 1 para oscilar numa freqüência de 100KHz. 4. Defina:

Astável, Monoestável e Biestável Ciclo de atividade Tempo de diminuição Tempo de elevação Tempo do ciclo do relógio

5. Calcule o tempo do ciclo do relógio para um sistema que usa umrelógio com freqüência de:

20 KHz 500 KHz 1MHz

6. Quais seriam os pontos de 10 e 90 % na forma de onda mostrada nafigura 1b se a amplitude variasse de 0 a +5 Volts ?

APÊNDICE BTIMER 555

APÊNDICE B: TIMER 555

O temporizador integrado 555 permite implementar redes de retardoe circuitos osciladores bastantes estáveis. Sua estabilidade éindependente da fonte de alimentação, sendo determinada apenas pelatolerância da malha RC externamente conectada ao circuito.

ESTRUTURA BÁSICA:O timer 555 consiste basicamente em dois comparadores de tensão e

de um biestável, conforme mostra a figura 1. O sistema dos doiscomparadores fixa as tensões de limiar a 1/3 e 2/3 de Vcc. O biestávelRS controla a saída e a comutação do transistor de descarga, que porsua vez descarrega o capacitor externo de temporização.

Figura 1

DADOS OPERACIONAIS: Tensão de Operação: 4,5 a 16 Volts Corrente de repouso:

com Vcc = 5V: 3 mA com Vcc = 15V: 10 mA

Desvio de freqüência na modalidade MVA: 90 ppm/K; 0,15%/V

Corrente máxima de saída: 200 mA.

ENCAPSULAMENTO DIP DE 8 PINOS:

Figura 2

OPERAÇÃO COMO MONOESTÁVEL (MVM):

Quando o 555 for utilizado como MVM, a saída estará normalmentebaixa. O transistor interno ligado ao pino 7 acopla o capacitor C1externo à terra. O MVM é ativado mediante um impulso negativo no pino2, ocasião em que o capacitor externo C1 passa a ser carregado atravésdo resistor externo de tempo R1 - Figura 3. Assim que sua cargaatingir o limiar de 2/3 de Vcc, o MVM comuta ao seu nível estável(baixo) e C1 descarrega-se através do transistor interno.

A duração do pulso de saída é determinado através de R1 e C1 pormeio da equação mostrada abaixo:

T = 1,1xR1xC1 segundos (eq. I)

Figura 3

Caso o pino de RESET não seja utilizado, deve-se ligá-lo a Vcc. Aduração do pulso de saída pode ainda ser controlada, dentro de certoslimites, através do pino 5, o qual normalmente recebe um capacitor de0,01F ligado à terra.

OPERAÇÃO COMO ASTÁVEL (MVA):

Interligando-se os pinos 2 e 6 e acrescentando o resistor R3 aocircuito, pode-se converter o MVM em um MVA conforme pode ser visto nafigura 4. O MVA possui uma freqüência e um ciclo de trabalho fixo. Aligação dos pinos 2 e 6 permite que o 555 seja ativado sempre que C1 édescarregado abaixo de 1/3 de Vcc e desativado tão logo o capacitor seatinja o limiar de carga em 2/3 de Vcc. Assim, a tensão sobre essecapacitor alterna-se periodicamente entre 1/3 e 2/3 de Vcc.

A freqüência de oscilação resultante pode ser determinada pelaequação abaixo:

f = 1,44/[(R1 + 2xR3) x C1] Hertz (eq. II)

Se fizermos o valor de R1 muito maior do que R3 a expressão acimapoderá ser dado por:

f = 0,72/[R1 x C1] Hertz (eq. III)

Para o circuito da figura 4 podemos ainda escrever as seguintesequações referentes ao período de oscilação:

TH = 0,693(R1 + R3)C1 segundos (eq. IV) TL = 0,693 R3C1 segundos (eq. V)

Figura 4


1. Monte o circuito mostrado na figura 3 com valores diferentes para R1e C1 conforme mostra a tabela abaixo.2. Utilizando um relógio de pulso com indicadores de segundos,determine o tempo em que a saída permanece alta após um pulso dedisparo e compare com o valor teoricamente calculado.

R1 C1 Tempo Medido Tempo Calculado100K 10F470 K 10F1M 10F

100K 100F470 K 100F1M 100F

3. Compare o resultado do valor medido com o valor calculado pelaexpressão T = 1,1R1C1. Comente as diferenças observadas.________________________________________________________________________________________________________________________________________________________________________________________________

4. O objetivo desse procedimento é observar o funcionamento do terminalde RESET do 555. Para R1 = 1M e C1 = 100F, dispare o MVM e apliqueapós alguns segundos um pulso negativo ao terminal de RESET. Observe ocomportamento da saída. Desenhe abaixo o diagrama de tempo obtido.

5. Utilizando as equações IV e V projete o circuito da figura 4 para oscilar em 1 Hz.

6. Monte o circuito da figura 4 e verifique se o seu funcionamento estáde acordo com o projeto desenvolvido. Anote suas observações._______________________________________________________________________________________________________________________________________________________________________________________________

7. Monte agora o circuito mostrado na figura 5 e observe ofuncionamento do 555 quando ligado em cascata.

Nota: Para um período de tempo maior do que 2 horas o circuito do MVMdeve ser ligado em cascata conforme é mostrado na figura 5, pois ocircuito torna-se muito instável devido a corrente de carga nocapacitor se aproximar do valor da sua corrente de fuga reversa,impossibilitando dessa forma a sua carga.

Figura 5


1. Mostre para o MVM que T = 1,1 R1C1 segundos.2. Mostre para o MVA que:

TH = 0,693(R1 + R3)C1 segundos e TL = 0,693(R3)C1 segundos.

3. Demonstre a equação f = 1,44/[(R1 + 2xR3) x C1] Hertz4. Projete o circuito da figura 3 para oscilar numa freqüência de 10Hz. 5. Idem para oscilar numa freqüência 60 Hz.6. Projete o circuito o MVM para um período de 1 hora. 7. Idem 3 horas.8. Utilizando um MVM desenvolva um circuito capaz de funcionar como umRelé de Tempo.

9. Desenvolva com o 555 um circuito que permita a variação do ciclo deoperação sem alterar a freqüência de saída.10. Desenvolva com o 555 um circuito com dois MVA de forma a produzir osom de duas notas musicais.

APÊNDICE CFAMÍLIA TTL

CIRCUITOS INTEGRADOS TTL UTILIZADOS NOS ENSAIOS

ENSAIOS DE ELETRÔNICA DIGITALTEORIA E PRÁTICA

PROF. LUIZ FC COUTINHO

74XX

00

4 Portas NE de 2 Entradas

FUNÇÃO LÓGICA: ___

Y = A.B

01

4 Portas NE de 2 Entradas com Saídas emColetor Aberto


Y = A.B

02

4 Portas NOU de 2 Entradas


Y = A+B

03



Y = A.B

04 6 Portas INVERSORAS FUNÇÃO LÓGICA:

Y = A’

05

6 Portas INVERSORAS com Saídas em Coletor Aberto FUNÇÃO LÓGICA:

Y = A’

06

6 Portas INVERSORAS Buffers/Drivers com Saídas em Coletor Aberto FUNÇÃO LÓGICA:

Y = A’

07

6 Portas BUFFERS / DRIVERS com Saídas em Coletor Aberto

FUNÇÃO LÓGICA:

Y = A

08

4 Portas E de 2 Entradas

FUNÇÃO LÓGICA:

Y = A.B

09

4 Portas E de 2 Entradas com Saídas em Coletor Aberto

FUNÇÃO LÓGICA:

Y = A.B

10


FUNÇÃO LÓGICA: ______

Y = A . B . C

11


FUNÇÃO LÓGICA:

Y = A.B.C

12


FUNÇÃO LÓGICA: _____

Y = A.B.C

13

2 Portas NE de 4 Entradas Schmitt Triggers


Y = A.B.C.D

14

6 Portas INVERSORASSchmitt Triggers

FUNÇÃO LÓGICA:

Y = A’

20



Y = A.B.C.D

21


FUNÇÃO LÓGICA:

Y = A.B.C.D

25

2 Portas NOU de 4 Entradas com Strobe

FUNÇÃO LÓGICA: ___________ Y = G.(A+B+C+D)

27


FUNÇÃO LÓGICA: _____

Y = A+B+C

30


FUNÇÃO LÓGICA: ____

Y = A.B.C

32

4 Portas OU de 2 Entradas

FUNÇÃO LÓGICA:

Y = A+B

33

2 Portas NOU de 4 Entradas com Saída em Coletor Aberto


Y = A+B

37

4 Portas NE de 2 Entradas Buffer


Y = A.B

38

4 Portas NE de 2 Entradas com Saídas em Coletor Aberto

FUNÇÃO LÓGICA: ___ Y = A.B

40

2 Portas NE de 4 Entradas com Saídas em Coletor Aberto


Y = A.B.C.D

51

2 Portas E/NOU de 4 Entradas

FUNÇÃO LÓGICA: _______

Y = A.B +C.D

732 FLIP FLOPS JK comEntradas de Clear

74 2 FLIP FLOPS D com

Entradas de Preset e Clear

75 4 LACTCHES BIESTÁVEIS

762 FLIP FLOPS JK comEntradas de Preset e

Clear

83 SOMADOR PLENO DE 4 BITS

86

4 Portas OUX de 2 Entradas

FUNÇÃO LÓGICA:

Y = A B

88

Memória de Apenas Leitura de 256 BITs comSaídas em Coletor Aberto

32 palavras de 8 BITs.

89 Memória de Escrita e

Leitura

16 palavras de 4 BITs

90 Contador de Década

91 Shift Register de 8

BITs

Serial IN - Serial OUT

95

Shift Register de 4 BITs

Paralelo IN - Paralelo OUT

Serial IN

125

4 BUFFER 3 STATE

FUNÇÃO LÓGICA:

Y = A para G=0Y = Z para G=1

126

4 BUFFER 3 STATE

FUNÇÃO LÓGICA:

Y = A para G=1Y = Z para G=0

138 1 DECODER 3 TO 8

139 2 DECODER 2 TO 4

153 DUAL 1OF 4 LINE DATA

SELECTOR / MULTIPLEXER

181 UNIDADE DE LÓGICA

E ARITMÉTICA - ULA

240 8 BUFFERS

INVERSORES COM SAÍDAS 3-STATE

241 8 BUFFERS NÃO


244 8 BUFFERS NÃO


245 8 BUFFERS NÃO

INVERSORES COM SAÍDA 3-STATE

283 SOMADOR PLENO DE 4 BITS

373 8 LATCHES TIPO D

COM CONTROLE POR NÍVEL

374 8 LATCHES TIPO D

COM CONTROLE POR BORDA

APÊNDICE DFAMÍLIA CMOS

CIRCUITOS INTEGRADOS CMOS UTILIZADOS NOS ENSAIOS

ENSAIOS DE ELETRÔNICA DIGITALTEORIA E PRÁTICA

PROF. LUIZ FC COUTINHO

40XX

00

2 Portas NOU de 3 Entradas mais 1 INVERSOR

FUNÇÕES LÓGICAS: _____ _

Y = A+B+C e Y = A

01



Y = A+B

02


FUNÇÃO LÓGICA: ________

Y = A+B+C+D

06 18 Stage Static Shift

Register

08 SOMADOR PLENO DE 4

BITS

11



Y = A.B

12



Y = A.B.C.D

13 Dual FLIP FLOP tipo D

14 8 STAGE STATIC SHIFT

REGISTERS

15 DUAL 4 STAGE STATIC

SHIFT REGISTERS

16 4 CHAVES BILATERAIS

17 CONTADOR DIVISOR COM 10

SAÍDAS DECODIFICADAS

23 3 PORTAS NE DE 3

ENTRADAS

25 3 PORTAS NOU DE 3

ENTRADAS

26

CONTADOR DE DÉCADA SÍNCRONO COM DECODIFICADOR PARA 7 SEGMENTOS

27 DUAL FLIP FLOP JK

MASTER-SLAVE

29 CONTADOR UP/DOWN

PRESETTABLE

30


FUNÇÃO LÓGICA:

Y = AB

49 6 INVERSORES BUFFER

FUNÇÃO LÓGICA:

Y = A’

66 4 CHAVES BILATERAIS

69 6 INVERSORES

FUNÇÃO LÓGICA: Y = A’

70


FUNÇÃO LÓGICA:

Y = AB

71


FUNÇÃO LÓGICA:

Y = A+B

72


FUNÇÃO LÓGICA:

Y = A+B+C+D

73

3 PORTAS E de 3 Entradas

FUNÇÃO LÓGICA:

Y = A.B.C

75

3 PORTAS OU de 3 Entradas

FUNÇÃO LÓGICA:

Y = A+B+C

81


FUNÇÃO LÓGICA:

Y = A.B

82


FUNÇÃO LÓGICA:

Y = A.B.C.D

93

4 Portas NE de 2 Entradas Schmitt Triggers


Y = A.B

BIBLIOGRAFIA

1. Capuano, Francisco G. e Idoeta, Ivan, - Elementos de Eletrônica Digital - Livro Érica Editora Ltda, 1997.

2. Malvino, Albert P. e Leach, Donald P., - Eletrônica Digital, Princípios e Aplicações - Vol. 1 e 2 - Editora Mc Graw-Hill Ltda, 1988.

3. Marco, Coppelli. e Bruno, Stortoni, - Esercizi di Elettronica Digitale - La Sovrana Editrice - Fermo, 1984.

4. Millman, Jacob. e Halkias, Christos, - Eletrônica Dispositivos e Circuitos - Vol. 1 e 2 - Editora Mc Graw-Hill Ltda, 1981.

5. Natale, Ferdinando - Tecnologia Digital - Editora Atlas, 1992.

6. Szajnberg, Mordka, - Eletrônica Digital - Livros Técnicos e Científicos Editora Ltda, 1988

7. Tokhein, Roger L.. - Princípios Digitais - Editora Mc Graw-Hill Ltda, 1983.

8. Tocci, Ronald J. E Laskowski, Lester P. - Microprocessadores eMicrocomputadores - Hardware e Software - Prentice/Hall do Brasil,1987.

LIVRO F[1]

Documents

Transcript of LIVRO F[1]