Register 1

Click here to load reader

  • date post

    25-Jun-2015
  • Category

    Documents

  • view

    1.297
  • download

    15

Embed Size (px)

Transcript of Register 1

KEGIATAN BELAJAR 4: FLIP-FLOPa. Tujuan Pemelajaran 1. Mampu mengaplikasikan konsep-konsep sistem digital menjadi rangkaian flip-flop 2. Menjelaskan prinsip kerja macam-macam rangkaian flip-flop dengan benar 3. Menjelaskan fungsi rangkaian flip-flop b. Uraian Materi Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur dengan jam atau pulsa, yaitu sistem-sistem tersebut bekerja secara sinkron dengan deretan pulsa berperiode T yang disebut jam sistem (System Clock atau disingkat menjadi CK). Seperti yang ditunjukkan dalam gambar 1:

4Q 2 7 7 Q7 Q 7 Q7

4Q

W

Gambar1: Keluaran dari pembangkit pulsa yang digunakan sebagai deretan pulsa untuk sinkronisasi suatu sistem digital sekuensial Lebor pulsa tp diandaikan kecil terhadap T Berbeda dengan uraian materi sebelumnya yang bekerja atas dasar gerbang logika dan logika kombinasi, keluarannya pada saat tertentu hanya tergantung pada harga-harga masukan pada saat yang sama. Sistem seperti ini dinamakan tidak memiliki memori. Disamping itu bahwa sistem tersebut menghafal hubungan fungsional antara variabel keluaran dan

Modul ELKA.MR.UM.004.A

56

variabel masukan. Sedangkan fungsi rangkaian flip-flop yang utama adalah sebagai memori (menyimpan informasi) 1 bit atau suatu sel penyimpan 1 bit. Selain itu flip-flop juga dapat digunakan pada Rangkaian Shift Register, rangkaian Counter dan lain sebagainya. Macam - macam Flip-Flop: 1. RS Flip-Flop 2. CRS Flip-Flop 3. D Flip-Flop 4. T Flip-Flop 5. J-K Flip-Flop ad 1.RS Flip-Flop RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q (atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. RS-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0. Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1 yang diperlihatkan pada gambar berikut:

6

4

Modul ELKA.MR.UM.004.A

5

4

57

Gambar 2. RS-FF yang disusun dari gerbang NAND Tabel Kebenaran: S 0 0 1 1 1 0 B Q 0 1 1 1 1 1 0 0 1 0 0 1 Q 1 1n

Q 1 0 0 1 1 1 Qn

Keterangan Terlarang Set (memasang) Stabil I Reset (melepas) Stabil II Terlarang Kondisi memori (mengingat)

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0. Yang dimaksud dengan kondisi memori yaitu saat S=1 dan R=1, output Q dan Qnot jika Q=1 maka Q not =0. ad 2.CRS Flip-Flop 6 &N 5 Tabel kebenarannya: S 0 0 1 1 R 0 1 0 1 Qn +1 Qn 0 1 terlarang 6 5 6) ) 5 4 4 akan menghasilkan perbedaan yaitu jika Q=0 maka Qnot=1 atau sebaliknya

Keterangan:

Modul ELKA.MR.UM.004.A

58

Qn = Sebelum CK Qn +1 = Sesudah CK CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not. ad 3.D Flip-Flop D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka D flip-flop akan berada pada keadaan reset atau output Q berlogik 0.

' &N

6 5 6) ) 5

4

4

Gambar 4. D flip-flop Tabel Kebenaran: D 0 1 Qn+1 0 1

Modul ELKA.MR.UM.004.A

59

ad 4.T Flip-Flop

6 &N 5 6) ) 5

4

4

Gambar 5. T flip-flop Tabel Kebenaran: T 0 1 0 1 0 1 0 1 Q 0 0 1 1 0 0 1 1

Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi clocked RSFF, DFF maupun JKFF. TFF mempunyai sebuah terminal input T dan dua buah terminal output Q dan Qnot. TFF banyak digunakan pada rangkaian Counter, frekuensi deviden dan sebagainya. ad 5.J-K Flip-Flop JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock.

Modul ELKA.MR.UM.004.A

60

Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output. &O HDU

&N .

-. ) )

4

4

Gambar 6. JK FF Tabel Kebenaran: J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1 Qn (strep) Keterangan Mengingat Reset Set Togle

c. RangkumanTelah diuraikan konfigurasi flip-flop RS, CRS, D (Data), T (Togle) dan JK sebagai lima jenis flip-flop yang penting. Hubungan logika yang berlaku untuk masing-masing flip-flop adalah berbeda. Suatu flip-flop IC biasanya dijalankan secara sinkron dengan suatu jam dan disamping itu IC tersebut dapat (atau tidak dapat) memiliki masukan langsung untuk operasi asinkron/tak sinkron, masukan J dan K Data dan Clear. Masukan langsung hanya dapat berharga 0 diantara pulsa jam

Modul ELKA.MR.UM.004.A

61

(Clock) ketika CK=0. Bilamana CK=1 kedua masukan asinkron harus dalam keadaan tinggi dan harus tetap bertahan pada keadaanya selama jangka waktu pulsa, CK=1. Untuk flip-flop majikan budak (Master Slave), keluaran Q tetap sama selama jangka waktu pulsa dan hanya berubah setelah CK berubah dari 1 ke 0, pada tepi pulsa kearah negatif flip-flop togle atau komplementer tidak terdapat secara komersial karena JK FF dapat juga digunakan sebagai T FF dengan menghubungkan langsung masukan J dan K seperti gambar dibawah.

d. TUGAS1. Berikan definisi dari suatu flip-flop! 2. Tuliskan 2 fungsi dari flip-flop ! 3. Sebutkan jenis-jenis flip-flop yang pengaturnya menggunakan jam (clock)! 4. Gambarkan sebuah flip-flop RS yang tidak menggunakan dan disusun dari pintu/gerbang NAND! 5. Apa arti dari Men-Set flip-flop? e. Test Formatif I Berilah tanda silang pada jawaban yang paling benar! 1. Flip-flop termasuk golongan/keluarga: a. b. c. d. Univibrator Astabil Multivibrator Monostabil Multivibrator Bistabil Multivibrator

2. Yang bukan merupakan jenis flip-flop yang diatur dengan clock adalah: a. b. JK FF D FF

Modul ELKA.MR.UM.004.A

62

c. d.

CRS FF RS FF

3. Daerah terlarang untuk RS FF yang disusun dari pintu NAND yaitu: a. S=0 , R=0 b. S=1 , R=0 NAND yaitu: a. S=0 , R=0 b. S=1 , R=1 c. S=1 , R=0 d. S=0 , R=1 c. S=0 , R=0 d. S=1 , R=1

4. Daerah stabil untuk RS FF yang dibangun dari pintu

5. Yang disebut dengan Me-Reset sebuah FF yaitu dengan membuat keluaran: a. Q=1 , Qnot=0 b. Q=1 , Qnot=1 adalah: a. RS FF dari NAND b. CRS FF a. R=1 , S=1 b. R=0 , S=0 kecuali: a. Memory b. Pembangkit pulsa clock c. Rangkaian penggeser data d. Rangkaian hitung 9. Jenis IC yang melaksanakan fungsi NAND adalah: a. 7402 b. 7400 c. 7473 d. 7474 c. JK FF d. RS FF dari NOR c. R=0 , S=1 d. R=1 , S=0 c. Q=0 , Qnot=1 d. Q=0 , Qnot=0

6. Jenis flip-flop yang tidak mempunyai kondisi terlarang

7. Daerah terlarang untuk CRS flip-flop adalah:

8. Pernyataan berikut merupakan fungsi dari flip-flop,

Modul ELKA.MR.UM.004.A

63

10. a. 7402 b. 7400 II

Jenis IC yang melaksanakan fungsi JK FF adalah: c. 7473 d. 7474

Jawablah pertanyaan berikut dengan tepat, jelas dan benar! 1. Gambarkan dan buatlah tabel kebenaran dari CRS Flipflop! 2. Gambarkan dan buatlah tabel kebenaran dari JK Flip-flop!

f. Kunci Jawaban I. 2. d 3. a 4. b 5. c II. Uraian 1. Gambar CRS FF dan tabel kebenaran 6 &N 5 Tabel kebenaran: S 0 0 1 1 R 0 1 0 1 6 5 6) ) 5 4 4 1. d 6. c 7. a 8. b 9. b 10. c

Qn +1 Qn 0 1 terlarang

2. Gambar JK FF dan tabel kebenaran

Modul ELKA.MR.UM.004.A

64

&O HDU

&N .

-. ) )

4

4

Tabel kebenaran: J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1 Qn (strep) Keterangan Mengingat Reset Set Togle

g. Lembar Kerja Judul 1 : RS FF , CRS FF dan D FF dengan gerbang-gerbang NAND ALAT DAN BAHAN 1. IC SN 7400 : 2 buah 2. LED 3. R : 220 4. Multimeter 5. Catu daya 5 Volt 6. Breadboard 7. Kabel penghubung secukupnya GAMBAR RANGKAIAN : 2 buah : 2 buah

6 4 5 &O NModul ELKA.MR.UM.004.A

R-S Flip-flop

5

4 4

6

65

4

C-RS Flip-Flop ' 4 &O N 4 D Flip Flop IC SN

7400 LANGKAH KERJA MERAKIT RS FF 1. Buatlah rangkaian RS FF seperti pada gambar rangkaian diatas. 2. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7. 3. Masukkan input logik pada input-input R dan S seperti pada tabel dibawah ini. Dan masukan hasil pengamatan ini ke dalam tabel I. TABEL I

Modul ELKA.MR.UM.004.A

66

INPUT R 0 0 1 1 1 0 4. Ulangi S 0 1 1 0 1 0 percobaan Q

OUTPUT Qnot

ini

beberapa

kali

sampai

dapat

memahami sifat dan cara kerja rangkaian RS FF. MERAKIT CLOCK 1. Buatlah C-RS FF seperti pada gambar rangkaian diatas. 2. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7. 3. Masukanlah input logik pada input R, S dan Clock seperti pada tabel II, dan kemudian catat keadaan outputnya dan masukanlah hasilnya ke dalam tabel II berikut: TABEL II R 0 0 1 1 0 0 1 1 INPUT S 0 0 0 0 1 1 1 1 C 0 1 0 1 0 1 0 1 OUTPUT Q Qnot

4. Ulangilah percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja C-RS FF dengan gerbang NAND. MERAKIT D FF 1. Buatlah rangkaian D FF seperti pada gambar rangkaian diatas.

Modul ELKA.MR.UM.004.A

67

2. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7. 3. Masukkan input logik pada input D dan Clock, lalu amatilah keadaan outputnya dan catatlah hasilnya ke dalam tabel III.

TABEL III D 0 0 1 1 4. Ulangi INPUT Clock 0 1 0 1 percobaan ini OUTPUT Q Qnot

beberapa

kali

sampai

dapat

memahami sifat dan cara kerja rangkaian D flip-flop dengan gerbang NAND. KESIMPULAN Apakah kesimpulan dari percobaan ini? Judul 2 : JK Flip-Flop dan T Flip-Flop ALAT DAN BAHAN 1. 2. 3. 4. 5. 6. IC SN 7473 R : 220 LED : 2 buah : 2 buah

Catu Daya 5 Volt Bread Board Kabel Penghubung secukupnya

Modul ELKA.MR.UM.004.A

68

GAMBAR RANGKAIAN

&/ . . &O HDU induk Hamba 7 &/ . 61 61

JK FF

T FF

&O HDU Induk hamba LANGKAH KERJA

JK flip-flop Induk Hamba 1. Buatlah rangkaian JK FF seperti pada gambar diatas. 2. Masukan tegangan +5 V pada kaki 4 dan ground pada kaki 11. 3. Berikan keadaan logik pada input J, K dan Clock. Lalu amatilah keadaan outputnya dan catat hasilnya pada tabel I. 4. Ulangi percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian JK FF induk hamba. INPUT KA 0 0 1 OUTPUT QA QAnot

JA 0 0 0

ClockA 0 1 0

Modul ELKA.MR.UM.004.A

69

0 1 1 1 1

1 0 0 1 1

1 0 1 0 1 ClockB 0 1 0 1 0 1 0 1 OUTPUT QB QBnot

INPUT JB KB 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 T FF Induk Hamba

1. Buatlah rangkaian seperti pada gambar diatas. 2. Masukan tegangan +5 V pada kaki 4 dan ground pada kaki 11. 3. Berikan input logik pada input T, lalu amati dan catat keadaan outputnya pada tabel II berikut ini: TABEL INPUT T (Togle) 0 1 0 1 0 1 0 1 KESIMPULAN Kesimpulan apakah yang diperoleh dan T FF ini? dari percobaan JK FF Q OUTPUT Qnot

Modul ELKA.MR.UM.004.A

70

KEGIATAN BELAJAR 5: REGISTER a. Tujuan Pemelajaran1. Dapat menganalisa dan menggunakan flip-flop dalam rangkaian Register 2. Menyebutkan macam-macam register dengan benar 3. Menyebutkan fungsi dan kegiatan Register 4. Menggambarkan macam-macam Register 5. Menjelaskan prinsip kerja macam-macam register

b. Uraian MateriRegister adalah sekelompok flip-flop yang dapat dipakai untuk menyimpan dan untuk mengolah informasi dalam bentuk linier. Ada 2 jenis utama Register yaitu: 1. Storage Register (register penyimpan) 2. Shift Register (register geser) Register penyimpan (Storage Register) digunakan apabila kita hendak menyimpan informasi untuk sementara, sebelum informasi itu dibawa ke tempat lain. Banyaknya kata/bit yang dapat disimpan, tergantung dari banyaknya flip-flop dalam

Modul ELKA.MR.UM.004.A

71

register. Satu flip-flop dapat menyimpan satu bit. Bila kita hendak menyimpan informasi 4 bit maka kita butuhkan 4 flip-flop. Contoh: Register yang mengingat bilangan duaan (biner): 1101 terbaca pada keluaran Q.

4

4

4

4

4

4

4

4

))'

))&

))%

))$

Shift Register adalah suatu register dimana informasi dapat bergeser (digeserkan). Dalam register geser flip-flop saling dikoneksi, sehingga isinya dapat digeserkan dari satu flip-flop ke flip-flop yang lain, kekiri atau kekanan atas perintah denyut lonceng (Clock). Dalam alat ukur digit, register dipakai untuk mengingat data yang sedang ditampilkan. Ada 4 Shift Register yaitu: 1. SISO (Serial Input Serial Output) Gambar Register SISO yang menggunakan JK FFQ1 Q2 Q3 Q4

Word in (SI)

1 2 3

J C LK K FF1

Q

4

1 2

J C LK K FF2

Q

4

1 2

J C LK K FF3

Q

4

1 2

J C LK K FF4

Q

4

Q

5

3

Q

5

3

Q

5

3

Q

5

Clock

Modul ELKA.MR.UM.004.A

72

Prinsip kerja: Informasi/data dimasukan melalui word in dan akan dikeluarkan jika ada denyut lonceng berlalu dari 1 ke 0. Karena jalan keluarnya flip-flop satu dihubungkan kepada jalan masuk flip-flop berikutnya, maka informasi didalam register akan digrser ke kanan selama tebing dari denyut lonceng (Clock). Tabel Kebenaran (Misal masuknya 1101) Clock ke 0 1 2 3 4

Word in 0 1 0 1 1

Q1 0 1 0 1 1

Q2 0 0 1 0 1

Q3 0 0 0 1 0

Q4 0 0 0 0 1

Register geser SISO ada dua macam yaitu: a) Shift Right Register (SRR)/Register geser kanan b) Shift Left Register (SLR)/Register geser kiri c) Shift Control Register dapat berfungsi sebagai SSR maupun SLR Rangkaian Shift control adalah sebagi berikut:Geser Kanan Out

Geser Kiri

Rangkaian ini untuk mengaktifkan geser kanan/kiri yang ditentukan oleh SC. Jika SC=1, maka akan mengaktifkan SLR. Jika SC=0, maka akan mengaktifkan SRR. Gambar

Modul ELKA.MR.UM.004.A

73

rangkaian selengkapnya adalah sebagai berikut:Serial out1 2 D C LK D FF1 Q 3 1 2 D C LK D FF2 Q 3 1 2 D C LK D FF3 Q 3 1 2 D C LK D FF4 Q 3

Serial out

Clock

Serial in SRR SC

Serial in SLR

Keterangan: Jika SC=0,maka input geser kanan akan aktif. Keluaran NAND diumpamakan ke input DFF1 dan setelah denyut lonceng berlaku (saat tebing depan), maka informasi diteruskan ke output Q1. Dan output Q1 terhubung langsung keoutput DFF2 berikutnya sehingga dengan proses ini terjadi pergeseran ke kanan. TABEL KEBENARAN (jika input 1101) Clock ke 0 1 2 3 4 Input 0 1 1 0 1 Q1 0 1 1 0 1 Q2 0 0 1 1 0 Q3 0 0 0 1 1 Q4 0 0 0 0 1

Modul ELKA.MR.UM.004.A

74

Informasi digit digeser kekanan setiap ada perubahan pulsa clock tebing atas. Geser kanan berfungsi sebagai operasi aritmatika yaitu pembagi dua untuk tiap-tiap flip-flop. Jika SC = 1 , maka akan mengaktifkan input geser kiri. Output NAND masuk ke input D-FF4 dan setelah diberi pulsa clock informasi dikeluarkan melalui Q4 dan keluaran Q4 dihubungkan ke input D-FF3, keluaran DFF3 dimasukan ke D-FF berikutnya, sehingga dengan demikian terjadi pergeseran informasi bit ke arah kiri. TABEL KEBENARAN (jika input 1101) Clock ke 0 1 2 3 4 Register flip-flop. Input 0 1 1 0 1 geser kiri Q1 0 0 0 0 1 Q2 0 0 0 1 1 Q3 0 0 1 1 0 Q4 0 1 1 0 1 operasi

berfungsi

sebagai

aritmatika yaitu sebagai pengali dua untuk tiap-tiap

2. Register Geser SIPO Adalah register geser dengan masukan data secara serial dan keluaran data secara parelel. Gambar rangkaiannya adalah sebagai berikut: (SIPO menggunakan D-FF)

Modul ELKA.MR.UM.004.A

75

Data load

1 2

D C LK D FF1

Q

3

1 2

D C LK D FF2

Q

3

1 2

D C LK D FF3

Q

3

1 2

D C LK D FF4

Q

3

Clock Read Out

A

B

C

D

Cara kerja: Masukan-masukan data secara deret akan dikeluarkan oleh D-FF setelah masukan denyut lonceng dari 0 ke 1. Keluaran data/informasi serial akan dapat dibaca secara paralel setelah diberikan satu komando (Read Out). Bila dijalan masuk Read Out diberi logik 0, maka semua keluaran AND adalah 0 dan bila Read Out diberi logik 1, maka pintu-pintu AND menghubung langsungkan sinyal-sinyal yang ada di Q masing-masing flip-flop. Contoh: Bila masukan data 1101 TABEL KEBENARANNYA: Read Out 0 0 0 0 0 1 Clock 0 1 2 3 4 Input 0 1 1 0 1 Q1 Q4 0 1 1 0 1 1 Q2 0 0 1 1 0 0 0 0 0 1 1 1 Q3 A D 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 B 0 0 0 0 0 0 C 0 0 0 0 0 1

Modul ELKA.MR.UM.004.A

76

3. Register Geser PIPO Adalah register geser dengan adalah masukan sebagai data berikut: secara (PIPO jajar/paralel dan keluaran jajar/paralel. Gambara rangkaiannya menggunakan D-FF)QDD FF2 D C LK Q D FF2 D C LK Q

QCD FF2 D C LK Q

QBD FF2 D C LK Q

QA

1 2

3

1 2

3

1 2

3

1 2

3

Reset Clock D3

R

R

R

R

D2

D1

D0

Cara kerja: Sebelum dimasuki data rangkaian direset dulu agar keluaran Q semuanya 0. Setelah itu data dimasukkan secara paralel pada input D-FF dan data akan diloloskan keluar secara paralel setelah flip-flop mendapat pulsa clock dari 0 ke 1. Contoh: TABEL KEBENARAN: Clock 0 1 2 3 D1 D4 1 1 1 0 D2 1 1 0 0 0 0 0 0 D3 QD QA 1 0 1 1 1 1 1 0 QC 0 1 0 0 0 0 0 0 QB 0 1 1 1

4. Register geser PISO Adalah register geser dengan masukan data secara paralel dan dikeluarkan secara deret/serial. Gambar rangkaian register PISO menggunakan D-FF adalah sebagai berikut:

Modul ELKA.MR.UM.004.A

77

A

B

C

D

Data load

D FF2 1 2 D C LK Q 3 1 2 D

D FF2 Q 3 1 2 D

D FF2 Q 3 1 2 D

D FF2 Q 3

Serial Out

C LK

C LK

C LK

R Clock

R

R

R

Rangkaian diatas merupakan register geser dengan panjang kata 4 bit. Semua jalan masuk clock dihubungkan jajar. Data-data yang ada di A, B, C, D dimasukkan ke flip-flop secara serempak, apabila dijalan masuk Data Load diberi logik 1. Cara Kerja: Mula-mula jalan masuk Data Load = 0, maka semua pintu NAND mengeluarkan 1, sehingga jalan masuk set dan rerset semuanya 1 berarti bahwa jalan masuk set dan reset tidak berpengaruh. Jika Data Load = 1, maka semua input paralel akan dilewatkan oleh NAND. Misal jalan masuk A=1, maka pintu NAND 1 mengeluarkan 0 adapun pintu NAND 2 mengeluarkan 1. Dengan demikian flip-flop diset sehingga menjadi Q=1. Karena flip-flop yang lainpun dihubungkan dengan cara yang sama, maka mereka juga mengoper informasi pada saat Data Load diberi logik 1.

Modul ELKA.MR.UM.004.A

78

Setelah informasi berada didalam register, Data Load diberi logik 0. Informasi akan dapat dikeluarkan dari register dengan cara memasukkan denyut lonceng, denyut-demi denyut keluar deret/seri. Untuk keperluan ini jalan masuk D dihubungkan kepada keluaran Q. Ada juga register yang dapat digunakan sebagai Shift register SISO maupun PIPO dengan bantuan suatu control sbb:Preset Data jajar Reset Input Control (IC)

Input Control = 0, berfungsi sebagai register geser SISO Input Control = 1, berfungsi sebagai register geser PIPO Data 0 1 0 1 IC 1 1 0 0 Preset 1 0 1 1 Reset 0 1 1 1

Rangkaian kontrol diatas dapat disimbolkan sbb:Preset 4 Data Paralel 1 2 5 Reset

3

Input Control

Rangkaian selengkapnya adalah sbb:

Modul ELKA.MR.UM.004.A

79

QD

QC

QB

QA

Data Seri

D C

P Q R

D C

P Q R

D C

P Q R

D C

P Q R

Clock

D C

P Q R

D C

P Q R

D C

P Q R

D C

P Q R IC

D3

D2

D1

D0

Catatan: Jika IC=0, maka input yang dimasukan ke D0, D1, D2, D3 tidak mempengaruhi keadaan output QA, QB, QC, QD tetapi yang mempengaruhinya adalah data yang dimasukkan ke input D-FF secara serial, maka pada kondisi ini rangkaian akan bekerja senagai register geser SISO. Jika IC=1, maka input yang dimasukkan ke gate D seri tidak akan mempengaruhi output, tetapi output dipengaruhi oleh data paralel (D0, D1, D2, D3). Input dimasukkan secara serempak dan keluaran ditunjukkan secara serempak begitu pulsa clock berguling dari 1 ke 0, maka pada kondisi ini rangkaian akan bekerja sebagai registeer geser

Modul ELKA.MR.UM.004.A

80

PIPO.

c. RangkumanKarena suatu unit biner adalah memori 1 bit maka susunan n buah flip-flop dapat menyimpan kata n bit. Susunan ini dinamakan Register. Untuk memungkinkan pembacaan data yang berurutan, maka keluaran dari flip-flop yang satu dihubungkan dengan masukan dari flip-flop berikutnya. Konfigurasi seperti ini yang disebut dengan register geser. Masing-masing flip-flop banyak menggunakan JK-FF dan D-FF. Perhatikan pada uraian materi diatas bahwa tahapan yang harus menyimpan bit paling berarti adalah MSB (Most Significant Bit). Bit paling tidak berarti adalah LSB (List Significant Bit) yang berada pada bit disebelah paling kanan. Macam-macam register yang digunakan adalah berdasarkan fungsinya yaitu meliputi: 1. Register SISO yaitu merupakan register yang masukan datanya seri dan keluar secara seri. Penerapan Register ini yaitu untuk Register geser kanan, geser kiri. Beberapa jenis register yang banyak dipasaran dilengkapi dengan gerbanggerbang yang memungkinkan pemindahan data dari kanan ke kiri atau sebaliknya. Suatu penerapan untuk operasioperasi ini adalah dalam perkalian dan pembagian oleh angka kelipatan 2 2. Register SIPO yaitu merupakan register yang masukan datanya secara seri dan keluar secara paralel. Flip-flop yang telah dijelaskan diatas dapat dikosongkan isinya dengan memberi bit 0 pada Clear sehingga semua keluaran Q1, Q2, Q3 dan Q4 = 0, setelah clear diberi logik 1, clock diberikan, data dimasukan misalnya 1101 maka data yang tak berarti akan tersimpan pada FF4 = 1, berturut-turut menuju ke kiri

Modul ELKA.MR.UM.004.A

81

(data yang paling berarti) FF3 akan tersimpan logik 0, FF2 = logik 1 dan FF1=logik 1 3. Register PISO yaitu merupakan register yang masukan datanya secara paralel dan keluarannya secara seri. Dalam kasus yang dijelaskan diatas flip-flop yang dipasang adalah FF1, FF2, FF3, FF4 dan data yang dimasukkan adalah 1101 maka data yang tersimpan itu selanjutnya dapat dibaca secara serial pada FF yang paling kanan dengan menggunakan 4 pulsa clock. Sistem ini merupakan suatu konverter paralel ke serial. 4. Register PIPO yaitu data dimasukkan seperti dijelaskan diatas secara paralel dan kemudian akan digeserkan secara paralel pada keluarannya. Dan masing-masing flip-flop hanya digunakan sebagai suatu memori. Salah satu penerapan yang penting dari register adalah penggunaanya sebagai pembangkit barisan biner. Sistem ini juga disebut pembangkit kata, kode atau huruf. Suatu register geser juga dapat dipakai untuk menimbulkan penundaan waktu dalam suatu sistem. Jadi suatu deretan pulsa masuk akan muncul pada keluaran suatu register n tahapan dengan penundaan waktu selama =(n-1)T Disamping itu register geser juga dapat digunakan sebagai Ring Counter (pencacah sim vol). Jadi suatu pencacah sim vol mempunyai fungsi serupa dengan sebuah saklar Steping (Stepping Switch), karena setiap pulsa penggeser memajukan saklar itu sejauh satu langkah.

d. Tugas1. 2. Apa yang dimaksud dengan register? Ada berapa jenis register, sebutkan!

Modul ELKA.MR.UM.004.A

82

3.

Gambarkan

rangkaian

register

SISO

4

bit

menggunakan JK FF dan D FF serta jelaskan cara kerja masing-masing! 4. 5. Gambarkan rangkaian register geser SRR dan SLR Kenapa dalam register SIPO dalam membaca keluaran menggunakan Shift Control! paralel, input Read Out diberi logik 1?

e. Tes Formatif1. 2. 3. Sebutkan 5 fungsi dari Register? Apakah fungsi Clear pada Register? Lengkapilah tabel kebenaran berikut ini jika Shift

Register tersebut mempunyai output 8 bit secara SIPO, dimana Q8 merupakan LSB! Clock 0 1 2 3 4 5 6 7 8 Data input 0 1 1 1 1 1 1 1 1 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 0 0 0 0 0 0 0 0

4. Gambarkan SIPO Shift Register tersebut diatas secara blok diagram?

f. Kunci Jawaban1. Lima fungsi dari Register yaitu untuk: a. Memmory (menyimpan data) b. Penggeser data dari input seri ke output paralel

Modul ELKA.MR.UM.004.A

83

c. Penggeser data kekanan (SRR) dan kekiri (SLR) d. Pembangkit barisan biner (sequence generator) e. Saluran penunda digital 2. Fungsi clear pada register untuk membersihkan data yang ada pada flip-flop (membersihkan memory) supaya sebelum data dimasukan output flip-flop semua dalam kondisi 0.

3. Tabel Kebenaran Clock 0 1 2 3 4 5 6 7 8 4. Data input 0 1 1 1 1 1 1 1 1 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1

Blok diagram SIPO untuk tabel diatasQ1 MSB 11111111 Serial Input Q2 Q3 Q4 Q5 Clk Q6 Q7 Q8 LSB

g. Lemb ar KerjaJudul : Register BAHAN

Clear

KERJA 2 buah 1 buah 2 buah

1. IC SN 7473 (dual JK FF with clear) 2. IC SN 7400 (quadraple Z inputs NAND gate) 3. IC SN 7474 (dual DFF with Preset dan Clear)

Modul ELKA.MR.UM.004.A

84

4. IC SN 7495 (4 bit SRR or SLR) 5. IC SN 74164 (8 bit SIPO Shift Register) 6. Indikator (LED) 7. Rangkaian Clock ALAT KERJA 1. 2. 3. 4. Papan percobaan Kabel penghubung Catu daya + 5 volt DC Multimeter

1 buah 1 buah 8 buah

KESELAMATAN KERJA 1. berhati-hati dalam membuat rangkaian. 2. terlebih dahulu sebelum melakukan percobaan. 3. 4. kepada instruktur bila mengalami kesulitan. PETUNJUK UMUM 1. Menyiapkan alat dan bahan yang diperlukan. 2. Membuat rangkaian seperti pada gambar percobaan. 3. Bila dalam merangkai telah baik dan benar, laporkan kepada instruktur. 4. Menyalakan catu daya. 5. Memberikan keadaan logik seperti pada tabel. 6. Memperhatikan dan mencatat hasilnya (outputnya). 7. Melakukan percobaan sampai 2 atau 3 kali. 8. Bila telah selesai melakukan percobaan mematikan catu daya. Menggunaka Menanyakan n catu daya yang sesuai untuk setiap percobaan. Meneliti Selalu

Modul ELKA.MR.UM.004.A

85

9. Mengembalikan alat dan bahan ke tempat semula. 10. an ruangan tempat percobaan. LANGKAH KERJA 1. Percobaan I (SRR menggunakan JK FF). Rangkaian gambar berikut:Q1 Q2 Q3 Q4

Membersihk

Word in (SI)

1 2 3

J C LK K FF1

Q

4

1 2

J C LK K FF2

Q

4

1 2

J C LK K FF3

Q

4

1 2

J C LK K FF4

Q

4

Q

5

3

Q

5

3

Q

5

3

Q

5

Clock Clear

Bit-bit dimasukkan ke Word in (masukkan kata). Sebelum pulsa clock diberikan, FF direset terlebih dahulu dengan cara memberikan logik 0 ke pin Clear. Masukkan data dengan memberikan pulsa clock sesuai tabel berikut: Word in 0 1 1 0 1 Clock QA QB QC QD

2.

Percobaan II (SRR menggunakan D FF)

Buatlah rangkaian berikut:

Modul ELKA.MR.UM.004.A

86

Q1

Q2

Q3

Q4

Word in (SI)

1 2 3

J C LK K FF1

Q

4

1 2

J C LK K FF2

Q

4

1 2

J C LK K FF3

Q

4

1 2

J C LK K FF4

Q

4

Q

5

3

Q

5

3

Q

5

3

Q

5

Clock Clear

Bit-bit dimasukkan ke input D FF-I. Sebelum pulsa clock diberikan, FF direset terlebih dahulu. Berikan data input dan catat outputnya dalam tabel berikut:

Input 0 1 1 0 1 3.

Clock

QA

Output QB QC

QD

Percobaan III (Register PIPO menggunakan D FF)

Buat rangkaian berikut:QDD FF2 1 2 D C LK Q 3 1 2 D C LK D FF2 Q 3 1 2 D C LK

QCD FF2 Q 3

QBD FF2 1 2 D C LK Q 3

QA

Reset Clock D3

R

R

R

R

D2

D1

D0

Bit-bit dimasukkan pada input D0, D1, D2, D3. Sebelum pulsa clock dimasukkan, resetlah terlebih dahulu. Masukkan data dan catat outputnya dalam tabel berikut: Clock PARALEL IN PARALEL OUT

Modul ELKA.MR.UM.004.A

87

D0 0 0 1 1

D1 0 1 1 0

D2 0 0 0 0

D3 1 1 1 1

Q A

Q B

Q C

QD

4. Percobaan IV (SRR menggunakan IC SN 7495) Buatlah rangkaian berikut:M o d e C o n tr o l S e r ia l In C lo c k6 1 9 MOD E S E R C LK 1 QA QB QC QD 7495 13 12 11 10

Terminal mode control diberikan kondisi 0.

Bit-bit dimasukkan ke terminal serial input. Masukkan data dan catat outputnya dalam tabel berikut: Serial In 1 1 0 1 5. Clock 1 QA Output QB QC QD

Percobaan V (SLR menggunakan IC SN 7495)

Buatlah rangkaian berikut:

M o d e C o n tr o l C lo c k 2

6 8 2 3 4 5

TerminalMOD E C LK 2 A QA B QB C QC D QD 7495

mode13 12 11 10

control diberikan kondisi

S e r ia l In

1, pulsa clock diberikan pada terminal clock 2. Bit-bit dimasukkan melalui input D. Masukkan data dan catat outputnya dalam tabel berikut:

Modul ELKA.MR.UM.004.A

88

Input D 1 1 0 1 6.

Clock 2

QA

QB

QC

QD

Percobaan VI (SRR menggunakan IC SN 74164)

Buatlah rangkaian berikut:

U 15 1 2 8 QA QB A QC QD B QE QF C LK Q G QH CLR 3 4 5 6 10 11 12 13

S e r ia l In C lo c k

Bit-bit dimasukkan melalui terminal input

74164

R eset

1 atau 2, Clock dimasukkan melalui pin 8 dan reset melalui pin 9. Sebelum data dimasukkan resetlah terlebih dahulu. Masukkan data dan catat outputnya dalam tabel berikut: Inpu t 0 1 0 0 0 0 0 0 0

Clock 0

QA 0

QB 0

9

QC 0

QD 0

QE 0

QF 0

QG 0

QH 0

Simpulkan dari masing-masing percobaan!

Modul ELKA.MR.UM.004.A

89