Modul 2
-
Upload
jambon-irawanto -
Category
Documents
-
view
19 -
download
1
Transcript of Modul 2
MODUL KULIAH
ORGANISASI DAN ARSITEKTUR KOMPUTER
TANGGALREVISITANGGAL BERLAKUKODE DOKUMEN
: ----: 09 Maret 2005:
PERTEMUAN II
BUS-BUS SISTEM
I. KOMPONEN –KOMPONEN KOMPUTER
(Rancangan arsitektur Von Neumann didasarkan pada 3 konsep utama )
Data dan instruksi-instruksi di memory baca tulis tunggal
Memory tersebut dapat dialamati dengan lokasi, tidak tergantung pada jenis data yang ada
di dalamnya
Eksekusi terjadi dengan cara sequential (kecuali diubah dengan cara eksplisit) dari
instruksi yang satu ke instruksi berikutnya.
II.
1.
2.
3.
4.
III.
1.
KOMPONEN KOMPUTER (DITINJAU PADA LEVEL PALING ATAS)
CPU (MBR, MAR, I/O BR, I/O AR)
Memory
I/O (Buffer)
Interkoneksi Antar ke 3 Komponen diatas.
PENDEKATAN HARDWARE DAN SOFTWARE
Pemrograman Hardware
Hardware tertentu
Data
2.Pemrograman Software
PUSAT PENGEMBANGAN BAHAN AJAR-UMB
Kumpulanfungsi
aritmetikdan logika
Al-Bahra L.B S.Kom., M.Kom
Informasi
ARSITEKTUR & ORGANISASIKOMPUTER 2 1
MODUL KULIAH
ORGANISASI DAN ARSITEKTUR KOMPUTER
Kode instruksi
TANGGALREVISITANGGAL BERLAKUKODE DOKUMEN
: ----: 09 Maret 2005:
Data
Signal
Kontrol
Interpreterdan
instruksi
Fungsiaritmetik danlogika untukkeperluan umum
Informasi
IV.
1.
FETCH DAN EXECUTE CYCLE
Definisi
Strat
Mengambil instruksiberikutnya
Siklus Pengambilan
Eksekusi instruksiSiklus Eksekusi
Halt
2.
3.
V.
1.
2.
Empat (4) Kategori aksi pada awal siklus instruksi CPU – memori, CPU – I/O, pengolahan
data, & control
Lima Langkah Pada Siklus Instruksi Tunggal.
a. Fetch instruksi (ADD)
b. Read isi lokasi memori A ke dalam CPU
c. Read isi lokasi memori B ke dalam CPU
d. Menambahkan kedua nilai
e. Menuliskan hasilnya dari CPU ke lokasi memori A.
INTERRUPT
Definisi
Kelas-Kelas Interrupt
PUSAT PENGEMBANGAN BAHAN AJAR-UMB Al-Bahra L.B S.Kom., M.Kom ARSITEKTUR & ORGANISASIKOMPUTER 2 2
MODUL KULIAH
ORGANISASI DAN ARSITEKTUR KOMPUTER
TANGGALREVISITANGGAL BERLAKUKODE DOKUMEN
: ----: 09 Maret 2005:
3.
VI.
1.
2.
3.
VII.
Program dibangkitkan dengan beberapa kondisi yang terjadi sebagai bagian dari suatu
eksekusi instruksi, seperti arithmetic overview, pembagian dengan nol, usaha mengeksekusi
mesin yang illegal, dan referensi ke luar ruang memori pengguna yang diperbolehkan
Timer dibangkitkan oleh timer didalam prosesor. Hal ini memungkinkan S/O menjalankan
fungsi tertentu secara reguler
I/O dibangkitkan oleh I/O Controller, untuk memberi sinyal penyelesaian normal suatu
operasi, atau sinyal kondisi eror.
Hardware Failure dibangkitkan oleh kegagalan seperti kegagalan daya atau memory parity
error.
Pekerjaan prosesor bila terjadi interrupt
STRUKTUR INTERKONEKSI
Definsi kumpulan lintasn yang menghubungkan berbagai modul
Jenis Perpindahan Yang Didukung Memori ke CPU, CPU ke memori, I/O ke CPU, CPU ke
I/O, dan I/O ke memori atau dari memori.
Interkoneksi Bus
Definisi lintasan komunikasi yang menghubungkan 2 atau lebih perangkat.
Gambar Pola Interkoneksi Bus
Bus terdiri dari sejumlah lintasan komunikasi atau saluran
Karakteristik bus merupakan media transmisi yang dapat digunakan secara bersama
Bus Sistem
Bus Alamat(saluran alamat)
Bus Data (saluran data)
Saluran control
PCI
Definisi bus yang tidak tergantung prosesor dan berbandwith tinggi yang dapat berfungsi
sebagai bus peripheral.
PCI memberikan sistem yang lebih baik bagi subsistem I/O berkecepatan tinggi (disk controller,
graphic display, dll).
Intel Menerapkan PCI pada Tahun 1990 untuk
PUSAT PENGEMBANGAN BAHAN AJAR-UMB Al-Bahra L.B S.Kom., M.Kom ARSITEKTUR & ORGANISASIKOMPUTER 2 3
MODUL KULIAH
ORGANISASI DAN ARSITEKTUR KOMPUTER
TANGGALREVISITANGGAL BERLAKUKODE DOKUMEN
: ----: 09 Maret 2005:
Beberapa Saluran signal yang diharuskan bagi PCI
a.
b.
c.
d.
e.
f.
g.
h.
i.
VIII.
Address & Data Pins
Interface Control Pins
Arbitration Pins
Error Reporting Pins
Spesifikasi PCI dalam bentuk lain
Interrupt Pins
Chache Suupport Pins
64-bit Bus Extension Pins
JTAG / Boundary Scan Pins
FutureBus +
Definisi standar bus asinkron berkinerja tinggi yang dibuat oleh IEEE
8 Persyaratan Dasar Rancangan Bus (dari komite Futurebus +) :
a.Tidak tergantung pada arsitektur, prosesor, dan teknologi tertentu
b.Memiliki protocol transfer asinkron dasar
c.Mengizinkan protocol tersinkronisasi pada sumber untuk kebutuhan opsional.
d.Tidak berdasarkan pada teknologi canggih.
e.Terdiri dari protocol-protokol parallel terdistribusi penuh
f.Menyediakan dukungan bagi sistem-sistem yang fault-tolerant dan yang memiliki reliabilitas
tinggi
g.Menawarkan dukungan langusung terhadap memori berbrasis cache yang dapat digunakan
bersama
h.Memberikan definisi transportasi pesan yang kompatibel.
2. Perbedaan penting PCI dengan Futurebus+
a.
b.
PCI ditujukan bagi implementasi murah yang membutuhkan bidang fisik secara minimal.
Futurebus+ dimaksudkan untuk memberikan fleksibilitas yang tinggi dan fungsionalitas
yang luas untuk memnuhi kebutuhan berbagai sistem yang berkinerja tinggi.
PUSAT PENGEMBANGAN BAHAN AJAR-UMB Al-Bahra L.B S.Kom., M.Kom ARSITEKTUR & ORGANISASIKOMPUTER 2 4