7/25/2019 Lapres P1 (1)

1/33

BAB I

PENDAHULUAN

1.1 LatarBelakang

Pada era globalisasi ini perkembangan IPTEK ( Ilmu Pengetahuandan Teknologi) sangatlah pesat di dunia. Ilmu pengetahuan danteknologi ini dimanfaatkan dan dikembangkan oleh manusia agar dapatmembantu pekerjaan mereka sehingga dapat menyelesaikan pekerjaandengan lebih mudah dan efisien. Setiap manusia terutama mahasiswadituntut agar mampu beradaptasi dengan perkembangan ilmupengetahuan dan teknologi tersebut. Salah satu pemanfaatan teknologi

yang sudah berkembang yakni tentang mikroprosessor menggunakanP!" "ltera #y$lone II menggunakan bahasa %&'.

'alam dunia kerja terutama pada bidang perindustrianmikroprosessor memiliki perananan yang sangat penting. &al inidisebabkan karena mikroprosessor dapat digunakan untuk mengontrolsuatu alat sesuai dengan yang diinginkan.

#ontoh pengaplikasian mikroprosessor P!" menggunakanbahasa erilog. *leh karena itu+ dilakukan praktikum mikroprosessorP!"

1.2 Rumusan Masalah

"dapun permasalahan dalam per$obaan ini+ yaitu ,-. agaimana teknik peran$angan rangkaian digital dengan target

P!" "ltera #y$lone II/0. agaimana pengaplikasian swit$h dan !PI* (!eneral Purpose

Input *utput) P!" "ltera #y$lone II terhadap lampu E'/1. agaimana logika dasar gerbang logika ("2'+ *3+ 2*T+ dst)/

4. agaimana peran$angan rangkaian digital dengan target P!"

menggunakan bahasa &' mengenai persamaan oolean danrangkaian aritmatika (halfadder+ full5adder dan ripple $arryadder) beserta bentuk 5 bentuk implementasinya/

1.3 Tujuan

"dapun tujuan dilakukannya per$obaan ini+ yaitu,-. 6emahami teknik peran$angan rangkaian digital dengan target

P!" "ltera #y$lone II0. 6emahamai pengaplikasian swit$h dan !PI* (!eneral Purpose

Input *utput) P!" "ltera #y$lone II terhadap lampu E'1. 6emahami logika dasar gerbang logika ("2'+ *3+ 2*T+ dst)

7/25/2019 Lapres P1 (1)

2/33

4. 6emahami peran$angan rangkaian digital dengan target P!"menggunakan bahasa &' mengenai persamaan oolean dan

rangkaian aritmatika (halfadder+ full5adder dan ripple $arryadder) beserta bentuk5bentuk implementasinya

1. !"stemat"ka La#$ran

aporan resmi pratikum mata kuliah Microprocessor andInterfacing yang berjudul 7Pengenalan %erilog &' (HardwareDescription Languages)8 ini terdiri atas 9 bab..ab - yaitupendahuluan+ menjelaskan mengenai latar belakang+ rumusanmasalah+ tujuan dan istematika laporan. ab 0 yaitu dasar teori+

berisi materi atau teori5teori terkait praktikum yang digunakanuntuk menunjang per$obaan yang dilakukan. ab 1 berisimetodologi per$obaan+ yang mana menjelaskan peralatan yangdigunakan serta prosedur atau langkah5langkah per$obaan yangdilakukan. ab 4 menjelaskan tentang data hasil per$oabaan+analisa data serta pembahasan. ab 9 yaitu penutup+ yang terdiriatas kesimpulan dan saran agar per$obaan selanjutnya bisa lebih

baik.

7/25/2019 Lapres P1 (1)

3/33

BAB II

DA!AR TE%RI

2.1 M"kr$#r$sess$r

6ikroprosessor dalam perkembangan dunia komputer digitaldisebut sebagai #entral Pro$essing :nit (#P:). 6ikroprosesordiberi sebutan #P: karena fungsinya sebagai unit pemroses

pusat. #P: bekerja sebagai pusat pemroses dan pengendalibekerjanya sistim komputer. Sebagai salah satu jenis $hip dariberbagai jenis $hip yang telah diproduksi+ mikroprosesor sering

juga diberi sebutan 6i$ropro$essor :nit (6P:). #P: atau 6P:merupakan komponen utama dari sebuah komputer.Sebuah mikroprosesor se$ara internal dikonstruksi dari tiga

bagian penting yaitu ,a. "rithmeti$ ogi$ :nit (":)+

b. 3egister :nit (3:)+$. #ontrol :nit (#:)

&am'ar 2.1Konstruksi Internal 6ikroprosesor

": adalah bagian yang bekerja melaksanakan operasiaritmetika dan operasi logika. *perasi aritmetika meliputi operasipenjumlahan ("'' atau "'' with #arry)+ pengurangan (S:atau S: with orrow)+ perkalian (6:)+ dan pembagian ('I%).Sedangkan operasi logika meliputi operasi logika "2'+ *3+;*3+ #*6PE6E2+ 2E!"TE. Karena "dder digunakan untukmemproses operasi aritmatika+ maka "dder juga sering disebutrangkaian kombinasional aritmetika. "da 0 jenis "dder ,

7/25/2019 Lapres P1 (1)

4/33

-. &alf "dder3angkaian half adder merupakan dasar penjumlahan bilangan

biner yang masing5masing hanya terdiri dari satu bit+ oleh karenaitu dinamakan penjumlah tak lengkap.

dan =- dijumlahkan+ hasilnya S (Sum) = -.

7/25/2019 Lapres P1 (1)

5/33

1. 3ipple #arry "dder

3angkaian 3ipple "dder adalah rangkaian yang dibentuk darisusunan ull "dder+ maupun gabungan &alf "dder dan ull"dder+ sehingga membentuk rangkaian penjumlah lanjut+ingat+ baik ull "dder maupun &alf "dder berjalan dalamaritmatika binary per bit. :ntuk menghasilkan penghitungannibble (4 bit) atau byte (? bit) dibutuhkan 3ipple #arry "dder.

7/25/2019 Lapres P1 (1)

6/33

&am'ar 2.(lok 'iagram Sistem 6ikroprosesor

#P: bekerja mengatur pengendalian dan proses alih datayang terjadi dalam sistim mikroprosesor. "lih data berlangsung

melalui saluran yang disebut dengan data bus. "lih data bisaterjadi dari memori ke #P: atau dari I@* ke #P: atau sebaliknyadari #P: ke memori atau dari #P: ke I@*. "lih data dari memoriatau dari I@* ke #P: dikenal sebagai proses ba$a (3E"'). "lihdata dari #P: ke memori atau alih data dari #P: ke I@* dikenalsebagai proses tulis (A3ITE). Proses 3ead atau proses Aritedikendalikan melalui saluran yang disebut dengan #ontrol bus.us alamat bekerja mengatur lokasi alamat memori atau I@* dari

mana atau kemana data diambil atau dikirim. Komputer mikroadalah salah satu $ontoh jenis sistim mikroprosesor. :ntukmembangun fungsi sebagai komputer mikro+ sebuahmikroprosesor juga harus dilengkapi dengan memori+ biasanyamemori program yang hanya bisa diba$a (3ead *nly 6emory =3*6) dan memori yang bisa diba$a dan ditulisi (Read Write

Memory = 3A6)+ dekoder memori+ osilator+ dan sejumlahperalatan input output seperti port data seri dan paralel. Sebuahkomputer mikro dapat digambarkan seperti gambar 1.

7/25/2019 Lapres P1 (1)

7/33

2.2 *P&A +Field Programmable Gate Array,

P!" (Field Programmable Gate Array) merupakan suatu I#

program logi$ dengan arsitektur seperti susunan matrik sel5sel logikayang dibuat saling berhubungan satu sama lain dengan ke$epatan B->>6&C. P!" memiliki jalur5jalur I@* P!" yang memadai dan gatesebanyak 9>>> s@d juta5an gate. P!" memiliki sifat Programmable(user dapat memakai I# digital se$ara berulang5ulang untukmenyesuaikan program yang akan di5download ke dalam P!") tetapibersifat Volatile.

&am'ar 2.-P!" "ltera #y$lone IIP!" sendiri merupakan teknologi P' (Programmable Logic

Deice). P' adalah $hip general5purpose yang digunakan untukmengimplementasikan rangkaian logika (kombinasional). P'merupakan komponen elektronik yang dapat digunakan untukmembangun rangkaian digital sesuai dengan keinginan peran$ang. P'menghubungkan beberapa gerbang logika yang diatur oleh peran$ang!ardware" erdasarkan jumlah gerbang logika yang dimiliki+ P' dapatdibagi atas tipe P!" (Field Programmable Gate Array)+ #P'(#omple$ Programmable Logic Deice) dan SP' (%imple

Programmable Logic Deice).

&am'ar 2.TipeProgrammable Logic Deice

"rsitektur dasar P!",a. "ntifuse

"dalah lawan dari fuse (sekering@pemgaman hubungan arus

pendek)+ berfungsi untuk men$iptakan atau membangkitkan

7/25/2019 Lapres P1 (1)

8/33

jalur elektrik konduktif atau memberikan jalan kepadamuatan listrik yang besar untuk lewat.

b. 6:; dan :T ogi$ lo$kMU/ +Multiplexer, merupakan suatu komponen yangmemiliki banyak input data tetapi hanya memiliki sebuahoutput+ karena memiliki selektor yang mengatur outputnya

berdasarkan perintah. 'i dalam P!"+ terdapat rangkaianmultiplekser 0 ke - yang artinya+ multiplekser tersebutmemiliki 0 buah input dan - buah output.LUT +Look Up Table, Logic Block merupakan sejenis 3"6(Random Access Memory) yang berkapasitas ke$il+ ber$iri khas

memiliki input sejumlah 4 buah.

&am'ar 2.0Logic #ell

$. ine+ 6edium+ dan #oarse5grained

Fine Grained adalah arsitektur P!" pada suatu sistemyang memiliki komponen yang ke$il.lok logika finegrained biasanya beroperasi pada tipe data bit5lebar danmenggunakan kumpulan LUT sebagai elemen komputasi.

Medium Grained adalah arsitekur P!" pada suatu sistemdengan komponen yang sedang. lok logika yang biasanya

beroperasi pada tiap data 0 bit dan 4 bit dan menggunakan

sejumlah :T atau ": bit ke$il sebagai elemen komputasi.Coare Grained adalah arsitektur P!" pada suatu sistemdengan komponen yang besar. 6asing5masing berisi jumlahlogi$ yang relatie besar dibandingkan dengan arsitektur finegrained. #ontohnya sebuah logi$ berisi 4 input :T+ 46:;+ 4 ' flip5flop+ dan beberapa logi$ lainnya.

7/25/2019 Lapres P1 (1)

9/33

d. #+ " dan Sli$es

LBs +Con!igure Logic Block,+ bagian yang akan

memproses segala bentuk rangkaian logika yang akan di buatoleh user.LABs+ istilah lain dari # atau kumpulan dari #. Terdiridari blo$k bangunan dasar yang dikenal sebagai adaptielogic modules ("6) yang dapat dikonfigurasi untukmengimplementasikan fungsi logika+ fungsi aritmatika danfungsi register.

"lice+ komponen utama yang digunakan pada P!" yangterdiri atas #+ di mana tiap # memiliki 4 sli$e dan tiapsli$e terdiri 0 45input :T dan flip5flop@at$h.

e. ast #arry #hains

7/25/2019 Lapres P1 (1)

10/33

!$t IP adalah implementasi pro$essor dalam sebuah bahasa&' (Hard Description Languange) tanpa optimasi yang

luas untuk arsitektur tujuan.*"rm IP adalah implementasi &' namun sudahdioptimalkan untuk sebuah arsitektur P!" tujuan.#ontohnya altera nios II dan ;ilinD mi$roblaCe pro$essor.P!" tujuan. #ontohnya altera nios II dan ;ilinDmi$roblaCe pro$essor.

k. System !atesSistem 4 input yang dapat digunakan untuk mempresentasikanantara - sampai lebih dari 0> gerbang logika yang mempunyai 0input.

&am'ar2.14Proses Pemrogramanpada P!"

2.3 5HDL

%&' merupakan sebuah bahasa pemrograman yangdigunakan untuk mendeskripsikan !ardware ataumenggambarkan desain elektronika digital pada skala tingkatalgoritma hingga tingkat gate. 6eskipun sepintas terlihat sama+

ada beberapa hal yang membedakan %&' dengan bahasapemrograman lain pada umumnya. %&' berhubungan dengangerbang logika di mana setiap perintah dieksekusi se$ara paralleldengan segera saat adanya inputan. %&' merupakan singkatandari %&SI# ((ery Hig! %peed Integrated #ircuit) Hardware

Description Language. %ersi pertamanya adalah %&' ? yangkemudian diperbarui lagi dan disebut %&' F1. %&'merupakan bahasa pendeskripsian hardware pertama yangdistandardisasi oleh Institute of &lectrical and electronics

&ngeneers+ melaui standard IEEE ->G. Kemudian sebuah

7/25/2019 Lapres P1 (1)

11/33

standard tambahan+ IEEE --G4 untuk mengenalkan nilai systemlogi$. 6anfaat utama dari %&' ketika digunakan untuk

mendesain sebuah sistem adalah kemampuannya untukmemodelkan sistem tersebut serta mensimulasikannya sebelumsynthesis tools mentranslasikannya ke hardware.

%&' terdiri dari beberapa elemen dasar+ yaitu ,a. Identifier

'alam %&'+ Identifier memiliki beberapa karakter denganaturan sebagai berikut ,

Karakter yang diperbolehkan adalah huruf besar("..H)+

huruf ke$il(a..C)+ huruf(>..F) dan garis bawah().

Karakter pertama harus berupa huruf. Karakter terakhir tidak diperbolehkan berupa garis

bawah()+ penggunaan 0 karakter garis bawah() juga tidakdiperbolehkan.

Penggunaan huruf besar dan huruf ke$il dianggap sama

(tidak $ase sensitie).

Komentar dalam %&' dimulai dengan karakter 55.

b. 'ata *bje$t

Terdapat 1 obyek data yaitu , *byek konstanta+ dapat menyimpan sebuah nilai yang

didefiniskan saat deklarasi konstanta. 2ilai yang sudahdidefinisikan tersebut tidak dapat diubah selama prosesdesain.

#onstant identifierJ+identifier..,typeJ,alueL

*byek ariable+ dapat menyimpan sebuah nilai yang

diberikan saat desain+ dan nilai tersebut dapat dirubah

kapanpun saat desain.%ariable identifierJ+identifier..,typeJ,alueLSyntaD,ariable $trlbits, stdlogi$L

*byek signal+ bisa disamakan dengan ariable+

perbedaannya adalah bahwa signal dapat menyimpanataupun melepaskan nilai logika+ sedangkan ariable tidakdapat+ oleh karena itu+ signal dapat diwujudkan dalamelemen memori.

Signal identifierJ+identifier..,typeJ,alueL

7/25/2019 Lapres P1 (1)

12/33

SyntaD,signal $on, stdlogi$L

$. 'ata Types erdasarkan standar IEEE ->G@F1+ yaitu , oolean+ it+

ite$tor dan Integer.

erdasarkan standar IEEE --G4+ yaitu Std :logi$+ std ogi$

dan stdogi$ %e$tor.d. Entity

6endeskripsikan I@* diport atau pin yang digunakan.Kerangka dasar untuk sebuah entity digambarkan sebagai

berikut ,

entity isM.entity LSyntaD,entity entityname isPort de$larationLend entitynameLSebuah deklarasi entity harus diawali dengan

NentityO dan diakhiri dengan kata NendO.e. "r$hite$ture

"r$hite$ture ody dalam sebuah entity berfungsi untukmendeskripsikan apa yang akan dilakukan atau proses apayang akan sikerjakan oleh perangkat keras yang didesain.

f. Pa$kage

Sebuah pa$kage dapat mendeklarasikan komponenberupa pasangan entity dan ar$hite$ture+ type+ konstantaatau fungsi agar item5item tersebut dapat digunakan padadesain yang lain.

%&' merupakan case insensitie+ dimana penamaan danpelabelan harus mulai dengan huruf baik ke$il maupun besarsama saja+ terdiri dari hanya karakter alfanumerik+ dan dapatmengandung underscore+ tidak boleh ada karakter lain+ tidak

boleh mempunyai dua underscore berturutan dan tidak bolehdiakhiri denganunderscore. Semua nama dan label yang diberikan

di entity dan arc!itecture harus unik+ tidak boleh sama.

7/25/2019 Lapres P1 (1)

13/33

"da bahasa deskripsi perangkat keras yang lain selain%&'+ yaitu %erilog+ "E+ &andel5#+ dan System5#. 2amun

yang paling sering digunakan adalah %&' dan %erilog.

2. 5er"l$g

%erilog adalah bahasa simulasi yang digunakan untukperangkat keras+ salah satunya adalah P!". edanya bahasasimulasi dengan bahasa pemrograman adalah pada simulasi+keterangan waktu ditampilakan+ apakah sistem berjalan se$araterus menerus atau diskrit.

:ntuk tahapan identifikasi atau tahapan untuk menyatakanariable5 ariable yang akan digunakanerilog memiliki beberapaaturan+ yaitu,

-. oleh mengandung huruf (" H+ a5C)+ angka (> F)+ garisbawah ()+ dan tanda dolar (Q)

0. &arus dimulai dengan huruf atau garis bawah1. Sensitif karakter4. Panjang karakter bisa men$apai ->049. Ahite spa$e (spasi+ tab+ enter) tidak sensitie dalam %erilog

yang dilarang hanya bila terdapat white spa$e di dalam tandakurung (7 7).

2.( &er'ang L$g"ka

!erbang ogika merupakan blok dasar untuk membentukrangkaian elektronika digital. Sebuah gerbang logika mempunyai satuterminal output dan satu atau lebih terminal input. *utput5outputnyabisa bernilai &I!& (-) atau *A (>) tergantung dari leel5leel digitalpada terminal inputnya. "da gerbang logika dasar , "2'+ *3+ 2*T+

2"2'+ 2*3+ ;*3+ ;2*3.

7/25/2019 Lapres P1 (1)

14/33

&am'ar 2.11!erbang ogika

2.) Altera 6uartus II

"ltera Ruartus II adalah sebuahsoftware E'" (&lectronic DesignAutomation+ #"' untuk elektronika) yang biasanya digunakan untuk

membuat suatu desain hingga melakukan simulasi desain operasionallogika+ dan tentunya untuk menyusun program &'+ mengkompilasidan memprogramkan ke P!" "ltera yang didukungnya. erikut inimerupakan diagram alir pada software Ruartus II.

7/25/2019 Lapres P1 (1)

15/33

&am'ar 2.12 'esign low

7/25/2019 Lapres P1 (1)

16/33

7Halaman "n" sengaja "k$s$ngkan8

7/25/2019 Lapres P1 (1)

17/33

BAB III

MET%D%L%&I PER%BAAN

3.1 Alat an Bahan

-. 6inimum System P!" #y$lone II 'E -@ 'E 00. &i5Speed :S 'ownloader1. Komputer@aptop4. Software Ruartus II

3.2 Pr$seur Per9$'aan

". !erbang ogika "2'+ *3+ 2*T+ 2"2'+ 2*3+ ;*3+ dan

;2*3-. Klik menu ile 5 2ew 5 %erilog ile 5 *K.0. Programlogika "2' dibuat seperti berikut.

'i simpan dengan nama "2'.v

1. ile %erilog kembali dibuatuntukdijadikansebagai Top5eelEntity dengan program sebagaiberikut.

7/25/2019 Lapres P1 (1)

18/33

4. 'isimpan sesuai dengan nama proje$t yaitu '1mensiITS9. #ompile program tersebut dengan klik tombol Start

#ompilation pada toolbar. 'iperiksa apakah ada error yangterjadipada program.

G. entuk komponen gerbang logika yang telah dibuat denganklik tab menu Tools 2etlist %iewers 3T %iewer. 'iperiksaapakah komponen gerbang logika yang terbentuk sesuai denganprogram yang dibuat.

. ile pin assignment.$s dimasukkan dari P!" 'E- denganklik tab menu "ssignments Import "ssignments.

?. lokasi file 'E-pinassignments0.$s di$ari+ lalu klik tombolopen *K.

F. P!" dihubungkan dengan laptop menggunakan &i Speed:S 'ownloader. alu+ tombol power ditekan pada P!".

->. Program tersebut didownload kedalam P!" dengan klik tabmenu Tools Programmer 7nama proje$t8.of.

--. Tombol Play ditekan.

-0. Posisi swit$h yang terdapatpada P!" diubah+ lalu kondisilampu E'3 diperhatikan.

-1. &asil perlakuan swit$h terhadap lampu E'3 di$atat.-4. angkah - -1 dilakukan kembali dengan program gerbang

logika yang lainnya (*3+ 2*T+ 2"2'+ 2*3+ ;*3+ dan;2*3)

. !abungan Komponen !erbang ogika-. 'ibuat tiga file erilog (.) dari tiga komponen gerbang

logika ("2'+ *3+ 2*T).

7/25/2019 Lapres P1 (1)

19/33

0. ketiga file gerbang logika tersebut digabungkann hinggaterbentuk logika seperti berikut

#. 3angkaian &alf5"dder dan ull5"dder-. 2ew AiCard Proje$t padasoftware Ruartus II dibuat.0. Program logika dibuat untuk membentuk rangkaian half5

adder seperti gambar - dengan satu file erilog (.) sebagaidesaingate.

1. program tersebut di$ompile dan diperiksa apakah ada erroryang terjadi pada program.

4. bentuk komponen gerbang logika yang telah dibuat pada 3T%iewer dilihat dan diperiksa apakah komponen gerbanglogika yang terbentuk sesuai dengan program yang dibuat.

9. Program logika untuk membentuk rangkaian full5adderseperti gambar 0 dengan satu file erilog (.) juga dibuat.

'. 3angkaian 3iple #arry "dder

-. 2ew AiCard Proje$t padasoftware Ruartus II dibuat.0. Program logika rangkaian 3ipple #arry "dder dibuat seperti

berikut

7/25/2019 Lapres P1 (1)

20/33

1. ile %erilog dibuat kembali untuk dijadikan sebagai Top5eel Entity dengan program sebagai berikut.

4. Program tersebut di$ompile dan diperiksa apakah ada erroryang terjadi pada program.9. entuk komponen gerbang logika yang telah dibuat pada 3T

%iewer dilihat dandiperiksa apakah komponen gerbang logikayang terbentuk sesuai dengan program yang dibuat.

G. Program yang telah dibuat disimulasikan pada hardwareP!".

. Posisi swit$h yang terdapat pada P!" diubah+ lalu kondisilampu E'3 diperhatikan.

?. &asil perlakuan swit$h terhadap lampu E'! di$atat.

7/25/2019 Lapres P1 (1)

21/33

BAB I5

ANALI!A DATA DAN PER%BAAN

.1 Anal"sa Data

"dapun hasil dari per$obaan yang telah dilakukan adalaha. 6embuat gerbang logika *3 dan "2'

erikut listing program gerbang ogika gate *3 dan Top leelor

&am'ar .1isting Program !ate*3

&am'ar .2listing program Top lael *3

7/25/2019 Lapres P1 (1)

22/33

erikut 3T %iewers !erbang ogika *3 ,

&am'ar .33T logia *3

&am'ar .listing program Top lael "2'

7/25/2019 Lapres P1 (1)

23/33

&am'ar .(listing program logika "2'

&am'ar .)3T "2'

7/25/2019 Lapres P1 (1)

24/33

b. 6embuat 3angkaian assembly

&am'ar .)listing program Top lael assembly

&am'ar .-listing program logika 2*T

7/25/2019 Lapres P1 (1)

25/33

&am'ar .listing program logika "2'

&am'ar .0listing program logika *3 untuk assembly

7/25/2019 Lapres P1 (1)

26/33

&am'ar .143T gabungan@"ssembly

$. 6embuat 3angkaian &alf "dder 0 file

7/25/2019 Lapres P1 (1)

27/33

&am'ar .143T &alf "dder

.1 Pem'ahasan

La:l: D"an E +2143144(,

P!" )Field Programmable Gate Array) merupakan

suatu I# program logi$ dengan arsitektur seperti susunan sel5

sel logia yang dibuat saling berhubungan satu sama lain.Pengaplikasian P!" pada praktikum P- dan P0 ini

menggunakan bahasa erilog yang digunakan untuk perangkat

keras seperti P!". Pada per$obaan ini praktikan

menggunakan bahasa erilog dan &'. Saat menggunakan

bahasa erilog+ praktikan diharuskan memahami dasar dari

gerbang logika yang digunakan untuk merangkai rangkaian

digital. !erbang ogika yang digunakan ada ma$am+ yaitu

"2'+ *3+ 2*T+ 2"2'+ 2*3+ ;*3+ dan ;2*3. !erbang

7/25/2019 Lapres P1 (1)

28/33

logika inilah yang nantinya akan digunakan sebagai kontrol

dalam P!". 'i dalam gerbang logika mempunyai nilai

sebesar &I!& (-) atau *A (>). 3angkaian ": untukmenjumlahkan bilangan dinamakan dengan adder. Karena

adder digunakan untuk memproses aritmetika seperti

penjumlahan binner > dan -. "dder memiliki 0 jenis+ yaitu half

adder+ full adder+ dan ripple $arry adder (gabungan full adder+

dan half adder dan full adder).

Alam "rmans:ah P.; +21431442,

P!" )Field Programmable Gate Array) adalah suatu

I# program logi$ yang berarsitektur seperti sel sel logika

yang dibuat saling berhubungan satu sama lain. 'alam

penggunaan P!" di praktikum P- dan P0+ praktikan

menggunakan bahasa erilog dan &'. Saat menggunakan

bahasa erilog+ praktikan diharuskan memahami dasar dari

gerbang logika yang digunakan untuk merangkai rangkaian

digital. !erbang ogika yang digunakan seperti "2'+ *3+

2*T+ 2"2'+ 2*3+ ;*3+ dan ;2*3. !erbang logika inilahyang nantinya akan digunakan sebagai kontrol dalam P!". 'i

dalam gerbang logika mempunyai nilai sebesar &I!& (-) atau

*A (>). 'alam mikroprpsessor terdapat ": yang berfungsi

untuk menjumlahkan bilangan biner yang disebut dengan adder

yang akan disimpan dalam memori. "dder memiliki 0 jenis+

yaitu half adder+ full adder+ dan ripple $arry adder (gabungan

full adder+ dan half adder dan full adder). "dapun error atau

kesalahan dalam pratikum yaitu salahnya pratikan memahamikonsep (logika dasar) dari pratikum yang akan dilakukan yang

menyababkan terjadinya kesalahan dalam penulisan program

erilog yang dipratikumkan.

Isr$us !a"ah +21431442,

P!" )Field Programmable Gate Array) merupakan

sebuah I# digital yang sering digunakan untuk

mengimplementasikan rangkaian digital. ?P!" berbentuk

komponen elektronika dan semikonduktor yang terdiri dari

https://id.wikipedia.org/wiki/Elektronikahttps://id.wikipedia.org/wiki/Semikonduktorhttps://id.wikipedia.org/wiki/Elektronikahttps://id.wikipedia.org/wiki/Semikonduktor

7/25/2019 Lapres P1 (1)

29/33

komponen gerbang terprogram (programmable logi$) dan

sambungan terprogram (interkoneksi). 'alam penggunaan

P!" di praktikum P- dan P0+ praktikan menggunakan bahasaerilog dan &'. Saat menggunakan bahasa erilog+ praktikan

diharuskan memahami dasar dari gerbang logika yang

digunakan untuk merangkai rangkaian digital. !erbang ogika

yang digunakan seperti "2'+ *3+ 2*T+ 2"2'+ 2*3+ ;*3+

dan ;2*3 atau gabungan dari beberapa logka yang akan

membentuk rangkain flip flop yang lebih kompleks. !erbang

logika inilah yang nantinya akan digunakan sebagai kontrol

dalam P!". 'i dalam gerbang logika mempunyai nilai yaitu&I!& (-) atau *A (>). 'alam mikroprpsessor terdapat ":

Arit!metic And Logic *nit+ adalah salah satu bagian dalam dari

sebuahmikroprosesor yang berfungsi untuk melakukan operasi

hitungan aritmatika dan logika. #ontoh operasi aritmatika

adalah operasi penjumlahan dan pengurangan+ sedangkan

$ontoh operasi logika adalah logika "2' dan *3. tugas utama

dari ": )Arit!metic And Logic *nit+ adalah melakukan

semua perhitungan aritmatika atau matematika yang terjadisesuai dengan instruksi program. ": melakukan operasi

arithmatika dengan dasar pertambahan+ sedang operasi

arithmatika yang lainnya+ seperti pengurangan+ perkalian+ dan

pembagian dilakukan dengan dasar penjumlahan. sehingga

sirkuit elektronik di ": yang digunakan untuk melaksanakan

operasi arithmatika ini disebut adder. "dder memiliki 0 jenis+

yaitu half adder+ full adder+ dan ripple $arry adder (gabungan

full adder+ dan half adder dan full adder). "dapun error ataukesalahan dalam pratikum yaitu salahnya pratikan memahami

konsep (logika dasar) dari pratikum yang akan dilakukan yang

menyababkan terjadinya kesalahan dalam penulisan program

erilog yang dipratikumkan.

7/25/2019 Lapres P1 (1)

30/33

P!" )Field Progammable Gate Array) merupakan

sebuah I# yang sering digunakan untuk rangkaian digital.

'alam penggunaan P!" di praktikum P- dan P0+ praktikanmenggunakan bahasa erilog dan &'. 6enggunakan bahasa

pemrograman erilog+ praktikan diharuskan memahami dasar

gerbang logika yang digunakan. !erbang ogika yang

digunakan seperti "2'+ *3+ 2*T+ 2"2'+ 2*3+ ;*3+ dan

;2*3 atau gabungan dari beberapa gerbang logika yang

membentuk rangkaian flip flop yang kompleks. !erbang logika

inilah yang nanti digunakan sebagai kontrol P!". 'i dalam

gerbang logika memiliki nilai biner yaitu > dan -. 'imikroprosesor terdapat ": )Arit!metic And Logic *nit+

adalah salah satu bagian dalam mikroprosesor yang berfungsi

untuk melakukan operasi aritmatika dan logika. ": yang

digunakan untuk melaksanakan operasi arithmatika ini disebut

adder. "dder memiliki 1 jenis+ yaitu half adder+ full adder+ dan

ripple $arry adder. "dapun error atau kesalahan dalam pratikum

yaitu salahnya pratikan memahami konsep (logika dasar) dari

pratikum yang akan dilakukan yang menyababkan terjadinyakesalahan dalam penulisan program erilog yang

dipratikumkan.

*ajar Muhl"s"n +214314(4,

P!" )Field Programmable Gate Array) merupakan suatu I#

program logi$ dengan arsitektur seperti susunan sel5sel logia

yang dibuat saling berhubungan satu sama lain. Pengaplikasian

P!" pada praktikum P- dan P0 ini menggunakan bahasaerilog yang digunakan untuk perangkat keras seperti P!".

Pada per$obaan ini praktikan menggunakan bahasa erilog dan

&'. Saat menggunakan bahasa erilog+ praktikan diharuskan

memahami dasar dari ": (aritmati$ logi$ unit). 'alam

praktikum P- P!" praktikan menggunakan rangkaian ":+

guna untuk menjumlahkan bilangan binner dinamakan dengan

adder dan fungsi logika berupa gerbang logika. !erbang ogika

yang digunakan ada ma$am+ yaitu "2'+ *3+ 2*T+ 2"2'+

7/25/2019 Lapres P1 (1)

31/33

2*3+ ;*3+ dan ;2*3. !erbang logika inilah yang nantinya

akan digunakan sebagai kontrol dalam P!". 'i dalam

gerbang logika mempunyai nilai &I!& (-) atau *A (>)karena munggunakan fungsi dari bilangan biner. "dder

digunakan untuk memproses aritmetika seperti penjumlahan

binner > dan -. "dder memiliki 1 jenis+ yaitu half adder (terdiri

dari masing masing - bit bilangan yang dijumlahkan)+ full

adder (terdiri dari 1 bit atau lebih bilangan yang dijumlahkan)+

dan ripple $arry adder (gabungan full adder dengan full adder

dan atau half adder). System operasi dasar dalam logika

aritmati$ logi$ unit sering digunakan dalam pembuatan ataupembentukan I# pada umumnya. *leh karena itu+ kewajiban

seorang programmer sebelum membuat I# harus bisa

menguasai logika ": terlebih dahulu+ agar lebih miudah

dalam mengimplementasikannya dalam program.

7/25/2019 Lapres P1 (1)

32/33

BAB 5

PENUTUP

1.1 =es"m#ulan"dapun kesimpulan yang didapat dari per$obaan ini yaitu ,a. P!" "ltera #y$lone II suatu I# program logi$ dengan

arsitektur seperti susunan matik sel5sel logika yang dibuatsaling berhubungan satu sama lain. Teknik peran$angan untuktarget P!" membuat logika gate yang dibutuhkan terlebihdahulu lalu membuat program top leel untuk mentargetkanP!".

b. Pengaplikasian swit$h dikendalikan logika gate yang diinginkan

mempunyai input ada dua yaitu " dan membutuhkan keadaan2ol "tau Satu yang melalui !PI* untuk menyalahkan lampuE'.

$. Sebuah gerbang logika mempunyai satu teminal output dan satulebih terminal input. *utput5outputnya bisa bernilai &I!& (-)atau *A (>) tergantung dari leel5leel digital pada terminalinputnya.

d. Tahap identifikasi untuk menyatakan ariabel pada bahasaerilog memiliki beberapa aturan yaitu boleh mengandung

huruf@angka@garis bawah. harus dimulai dengan huruf atau garisbawah. Sensitif karakter. Panjang karakter bisa men$apai ->04.

1.2 !aran

"dapun saran setelah dilakukannya per$obaan ini yaitusebaiknya ketika kita akan mensimulasikan rangkaian digital padaP!"+ kita harus mengetahui terlebih dahulu dasar5dasar darirangkaian logika itu sendiri dan bahasa erilog+ agar dapatmengerti kegunaannya dan dapat merangkai rangkaian tersebut

dengan benar.

7/25/2019 Lapres P1 (1)

33/33

DA*TAR PU!TA=A

J-

http,@@www.duniaelektronika.net@komponen5dasar5elektronika@J0 http,@@komponenelektronika.biC@pengertian5dioda.htmlJ1 http,@@komponenelektronika.biC@fungsi5dioda.htmlJ4 http,@@komponenelektronika.biC@jenis5jenis5dioda5dan5fungsinya.htmlJ9 http,@@komponenelektronika.biC@pengertian5transistor.htmlJG http,@@komponenelektronika.biC@fungsi5transistor.htmlJ http,@@komponenelektronika.biC@prinsip5kerja5dioda5se$ara5

umum.htmlJ? http,@@skemaku.$om@jenis5jenis5transistor@JF http,@@elektronika5dasar.web.id@teori5elektronika@mosfet5sebagai5saklar@J->6odul"jarPraktikum'ioda 'an TransistorJ--'okumenPribadi&asilPraktikum.J-0https,@@id.wikipedia.org@wiki@P!"J-1https,@@id.wikipedia.org@wiki@:nitaritmatikadanlogika

http://www.duniaelektronika.net/komponen-dasar-elektronika/http://komponenelektronika.biz/pengertian-dioda.htmlhttp://komponenelektronika.biz/fungsi-dioda.htmlhttp://komponenelektronika.biz/jenis-jenis-dioda-dan-fungsinya.htmlhttp://komponenelektronika.biz/jenis-jenis-dioda-dan-fungsinya.htmlhttp://komponenelektronika.biz/pengertian-transistor.htmlhttp://komponenelektronika.biz/fungsi-transistor.htmlhttp://komponenelektronika.biz/prinsip-kerja-dioda-secara-umum.htmlhttp://komponenelektronika.biz/prinsip-kerja-dioda-secara-umum.htmlhttp://skemaku.com/jenis-jenis-transistor/http://elektronika-dasar.web.id/teori-elektronika/mosfet-sebagai-saklar/http://elektronika-dasar.web.id/teori-elektronika/mosfet-sebagai-saklar/https://id.wikipedia.org/wiki/FPGAhttp://www.duniaelektronika.net/komponen-dasar-elektronika/http://komponenelektronika.biz/pengertian-dioda.htmlhttp://komponenelektronika.biz/fungsi-dioda.htmlhttp://komponenelektronika.biz/jenis-jenis-dioda-dan-fungsinya.htmlhttp://komponenelektronika.biz/jenis-jenis-dioda-dan-fungsinya.htmlhttp://komponenelektronika.biz/pengertian-transistor.htmlhttp://komponenelektronika.biz/fungsi-transistor.htmlhttp://komponenelektronika.biz/prinsip-kerja-dioda-secara-umum.htmlhttp://komponenelektronika.biz/prinsip-kerja-dioda-secara-umum.htmlhttp://skemaku.com/jenis-jenis-transistor/http://elektronika-dasar.web.id/teori-elektronika/mosfet-sebagai-saklar/http://elektronika-dasar.web.id/teori-elektronika/mosfet-sebagai-saklar/https://id.wikipedia.org/wiki/FPGA