08 Kombinasi RAngkaian

KombinasiRangkaian

Logika Positif dan Negatif

Sampai saat ini kita berasumsi bahwa tegangantinggi dan rendah berpadanan dengan logika 1 dan 0, atau BENAR dan SALAH, yang dikenalsebagai active high atau logika positif.

Kita dapat membuat pernyataan yang sebaliknya: tegangan rendah untuk logika 1 dan tegangantinggi untuk logika 0.

Penggunaan logika negatif kadang-kadang lebihdisukai dari pada logika positif untuk aplikasi yang sifatnya menghalangi daripada membolehkan.


Gambar 8.1 menunjukkan ilustrasipasangan gerbang AND-OR dan NAND-NOR untuk logika positif dan negatif.

Logika positif gerbang AND berlaku sepertilogika negatif gerbang OR.

Gerbang logika secara fisis sama tanpamemperhatikan logika positif atau negatif, hanya interpretasi sinyalnya berubah


Gambar 8.1 Logika positif dan negatif untuk pasangan AND-OR dan NAND-NOR

Logika Positif dan NegatifPencampuran logika positif dan negatif dalam satu sistemsebaiknya dihindari untuk mencegah kerancuan, tetapikadang-kadang hal ini tidak dapat dihindari.

Untuk kasus ini, suatu teknik yang dikenal dengan nama”pencocokan gelembung” membantu untuk menjaga agar logikanya berjalan dengan benar.

Idenya adalah rangkaian logika positif bernilai positif dandipasangi ”gelembung” (yang berarti inversi) untuk semuamasukan dan keluaran untuk dihubungkan dengan rangkaianlogika negatif.

Dengan demikian sinyal yang keluar dari gelembung adalahkomplemen dari sinyal yang memasukinya.


Perhatikan rangkaian yang ditunjukkan olehGambar 8.2a, 2 rangkaian logika positif diga-bungkan dengan gerbang AND dan dihubung-kan ke sistem logika positif.

Sistem yang ekuivalen secara logis ditunjuk-kan pada Gambar 8.2b.

Dalam proses pencocokan gelembung, ge-lembung dipasang pada setiap masukan ataukeluaran dari rangkaian aktif rendah sepertiGambar 8.2c.

Logika Positif dan NegatifUntuk memudahkan analisis rangkaian, gelembungmasukan aktif rendah perlu dicocokkan dengangelembung keluaran aktif rendah.

Dalam Gambar 8.2c ada gelembung yang tidak co-cok karena hanya ada 1 gelembung dalam 1 garis.

Teorema DeMorgan digunakan untuk konversi darigerbang OR menjadi gerbang NAND denganmasukan yang dikomplemenkan.

Gambar 8.2d menunjukkan gelembung yang sudahcocok.


Gambar 8.2 Proses pencocokan gelembung

Komponen Digital

Desain rangkaian digital tingkat tinggibiasanya menggunakan sekumpulan ger-bang yang dikemas dalam bentuk komponenbukan gerbang logika tunggal.

Hal ini mengakibatkan bahwa kompleksitasrangkaian dapat dikurangi dan pemodelan-nya menjadi sederhana.

Beberapa komponen dibahas dalam bagianberikut.

Level Integrasi

Sampai saat ini kita membahas desain unit logikakombinasional.

Karena kita bekerja dengan gerbang tunggal, makakita bekerja pada level integrasi skala kecil (small scale integration (SSI), yang meliputi chip denganisi 10 - 100 komponen.

Pengertian komponen di sini berbeda dengankomponen sebelumnya, yaitu mengacu padatransitor dan elemen diskrit lain.

Level Integrasi

Dalam integrasi skala menengah atau medium scale integration (MSI), isi chip berkisar antara 100-1000 komponen.

Integrasi skala besar atau large scale integration (LSI) mengacu pada chip yang berisi 1000-10.000 komponen, dan integrasi skala sangat besar atauvery large scale integration (VLSI) berisi komponenyang lebih banyak lagi.

Multiplekser

Multiplekser atau MUX (mutiplexer ) adalahkomponen yang mempunyai banyak masukan dan1 keluaran.

Diagram blok dan table kebenaran dari MUX 4-ke-1 ditunjukkan oleh Gambar 8.3.

Keluaran F adalah sama dengan masukan padajalur yang dipilih oleh kendali masukan A dan B.

Misalnya, jika AB = 00, maka keluaran F adalahnilai pada masukan D0 (baik 0 maupun 1).

Multiplekser

Gambar 8.3 Blok diagram dan tabel kebenaran untuk MUX 4-ke-1

Rangkaian yang sesuai untuk MUX ini terlihat padaGambar 8.3.

Multiplekser

Multiplekser juga dapat digunakan untuk implementasi fungsi Boolean.

Gambar 8.5 menunjukkan penggunaan MUX sebagai fungsi mayoritas.

Data masukan diambil langsung dari tabel kebenaran fungsi mayoritas, dan masukan kendali dihubungkan langsung ke variabel A,B, dan C.

Implementasi fungsi menggunakan MUX adalah dengan memasang 1 pada jalur masukan yang merupakan minterm dan mengisi 0 untuklainnya.

Walaupun sebagian masukan tidak digunakan namun penggunakanMUX untuk implementasi fungsi Boolean namun banyak juga fungsiBoolean yang menggunakannya, sebab proses desainnya danimplementasinya menjadi lebih sederhana.

Multiplekser

Gambar 8.4: Implementasi MUX 4-ke-1 dengan AND-OR

Gambar 8.5. Implementasi MUX 8-ke-1 untuk fungsi mayoritas

MultiplekserKasus lain penggunakan MUX 4-ke-1 untuk fungsi dengan 3 variabelditunjukkan pada Gambar 8.6.

Data masukan diambil dari himpunan {0,1,C, C}, dan pengelompokannya dapatdilihat pada tabel kebenaran.

Jika AB = 00 maka F = 0, apapun nilai C, sehingga kita isi 0 untuk jalurmasukan 00 pada MUX.

Jika AB = 01, maka F = 1 apapun nilai C, sehingga kita isi 1 pada jalur 01 padaMUX.

Jika AB = 10 maka F = C, karena untuk C = 0 maka F = 0 dan untuk C = 1 maka F = 1, sehingga kita isi C pada jalur 10 pada MUX.

Akhirnya untuk AB = 11, maka F = C, dan kita isi jalur 11 pada MUX dengan C.

Dengan cara ini, kita dapat mengimplementasikan fungsi 3 variabel denganmenggunakan MUX 2 variabel.

Multiplekser

Gambar 8.6 Implementasi MUX 4-ke-1 untuk fungsi dengan 3 variabel

DemultiplekserDemultiplekser atau DEMUX (demultiplexer ) adalah kebalikan dariMUX.

Diagram blok untuk DMUX 1-ke-4 dengan kendali masukan A dan B serta tabel kebenaran yang sesuai ditunjukkan oleh Gambar 8.7.

DEMUX mengirim data masukan D ke salah satu jalur keluaran Fi yang ditentukan oleh kendali masukan.

Rangkaian DEMUX 1-ke-4 ditunjukkan pada Gambar 8.8.

Aplikasi DEMUX digunakan untuk mengirim data dari satu sumber kesalah satu dari sejumlah tujuan, seperti tombol pada elevator kepadawahana elevator terdekat.

DEMUX tidak biasa digunakan pada implementasi fungsi Boolean umumnya, walaupun cara ini juga bisa dilakukan.

Demultiplekser

Gambar 8.7 Diagram blok dantabel kebenaran untukDEMUX 1-ke-4

Gambar 8.8: Rangkaian DEMUX 1-ke-4

Dekoder

Dekoder menerjemahkan secara logika kode menjadi artinya.

Pada satu saat tepat hanya satu keluaran yang bernilai 1, yang ditentukan oleh kendali input.

Diagram blok dan tabel kebenaran dari dekoder 2-ke-4 dengan kendalimasukan A dan B tercantum pada Gambar 8.9.

Rangkaian dekoder yang sesuai dengan itu terlihat pada Gambar 8.10.

Dekoder dapat digunakan untuk mengendalikan rangkaian lain, danmenonaktifkan rangkaian lain.

Karena alasan ini, kita tambahkan jalur Enable yang kan menghasilkankeluaran 0 semua jika Enable ini diisi 0, yang secara logika miripdengan DEMUX dengan masukan 1.

Dekoder

Salah satu aplikasi dekoder adalah untuk menerjemahkanalamat memori menjadi lokasi fisis.

Dekoder juga dapat digunakan untuk implementasi fungsiBoolean.

Karena setiap jalur keluaran berkorespondensi denganminterm yang berbeda, maka fungsi dapatdiimplementasikan dengan operasi OR pada keluaran yang berkorespondensi dengan minterm yang bernilai benar.

Contohnya Gambar 8.11 adalah implementasi fungsimayoritas menggunakan dekoder 3-ke-8.

Keluaran yang tidak digunakan dibiarkan tak terhubung.

Dekoder

Gambar 8.9 Diagram blok dan tabelkebenaran dekoder 2-ke-4

Gambar 8.10 Rangkaian dekoder2-ke-4

Dekoder

Gambar 8.11: Implementasi fungsi mayoritas dengan dekoder 3-ke-8

Enkoder Prioritas

Enkoder menerjemahkan sekumpulan masukan menjadi kode biner, dan dapat dipahami sebagai kebalikan dari dekoder.

Enkoder prioritas adalah salah satu bentuk enkoder yang memperhatikan urutan masukan.

Diagram blok dan tabel kebenarannya ada pada Gambar 8.12.

Prioritas dalam enkoder ini maksudnya adalah bahwa masukan Ai mempunyai prioritas lebih tinggi daripada Ai+1. Keluaran berupa nilai00,01,10, atau 11 tergantung dari jalur masukan yang aktif denganprioritas tertinggi.

Jika tidak masukan yang aktif, keluaran menghasilkan nilai bawaan A0 (F1F0 = 00).

PLA

Gambar 8.12 Diagram blok dan tabel kebenaran enkoder prioritas 4-ke-2

Enkoder Prioritas

Enkoder prioritas digunakan untuk memilih dari sejumlahalat yang berkompetisi untuk menggunakan jalur yang sama, misalnya jika sejumlah pengguna secara serentakberusaha menggunakan sistem komputer yang sama.

Rangkaian enkoder prioritas 4-ke-2 tampak pada Gambar8.13.

Gambar 8.13 Rangkaian enkoder prioritas 4-ke-2

PLALarik logika dapat diprogram atau programmable logic array (PLA) adalah komponen yang berisi matriks AND diikuti dengan matriks OR.

PLA dengan 3 masukan dan 2 keluaran ditunjukkan oleh Gambar 8.14. Tiga masukan A,B, dan C dan komplemennya tersedia sebagai masu-kan untuk 8 gerbang AND yang menghasilkan 8 suku perkalian.

Keluaran dari gerbang AND dihubungkan ke masukan semua gerbangOR yang menghasilkan keluaran fungsi F0 dan F1.

Sekering yang dapat diprogram diletakkan pada setiap persilanganpada matriks AND dan OR.

PLA diprogram untuk fungsi tertentu dengan memutus sekering padamatriks. Pada saat sekering diputus pada gerbang AND, maka masuk-an tersebut terhubung ke nilai logika 1.

Demikian juga jika sekering diputus pada gerbang OR, maka masukanterhubung ke logika 0.

PLASebagai contoh bagaimana penggunaan PLA, kita lihatimplementasi fungsi mayoritas dengan memakai PLA 3 × 2 (fungsi dengan 3 masukan variabel × 2 keluaran).

Untuk keperluan penyederhanaan ilustrasi, bentuk sepertiGambar 8.15 yang dipergunakan, bukan 8.14. Dengancatatan bahwa jalur tunggal pada masukan gerbang AND mewakili 6 jalur masukan, dan jalur tunggal pada setiapgerbang OR mewakili 8 jalur masukan.

Tanda bulatan kecil pada persimpangan menunjukkantempat koneksi dibuat. Dalam Gambar 8.14 fungsimayoritas hanya menggunakan setengah dari PLA, dansisanya dapat dipergunakan untuk fungsi lain.

PLA

PLA adalah komponen yang banyak gunanya sebagairangkaian digital umum.

Keunggulan dari penggunaan PLA adalah karena hanyaada sedikit masukan dan keluaran, dan ada banyakgerbang logika di antara masukan dan keluaran. Prosesminimisasi jumlah koneksi dalam rangkaian menjadipenting untuk modularisasi sistem menjadi komponen.

PLA sangat ideal untuk keperluan ini, dan banyak program otomatisasi desain PLA untuk fungsi-fungsi tertentu. Untukmenjaga konsep modularitas sering PLA dinyatakansebagai kotak hitam seperti pada Gambar 8.15, dandiasumsikan bahwa isi PLA dengan mudah dapat dibuatmenggunakan program secara otomatis.

Penggunaan PLA untuk Penjumlah Ripple-Carry

Sebagai contoh lain implementasi PLA dalamrangkaian digital, kita akan mendesain rangkaianuntuk menjumlah 2 bilangan.

Penjumlahan secara biner mirip dengan penjum-lah desimal menggunakan tangan. Bilangan bineryang dijumlahkan dari kanan ke kiri, menghasilkan hasil dan sisa (carry) di setiap bit.

Dua bit dan sisa sebelumnya dijumlahkan padasetiap posisi bit, sehingga kemungkinan masing-masing nilai serta hasil jumlahan dan sisanyadapat disusun seperti pada Gambar 8.16.

Penggunaan PLA untuk Penjumlah Ripple-CarryTabel kebenaran pada Gambar 8.17 menjelaskan mengenai elemenyang disebut sebagai penjumlah penuh (full adder ), dan gambarsimbolnya ada disebelahnya.

Penjumlah setengah (half adder ), dapat digunakan pada bagianpenjumlah paling kanan yang menjumlahkan 2 bit dan menghasilkanjumlah dan sisa.

Penjumlah penuh di lain pihak menjumlah 2 bit beserta sisa padaproses sebelumnya dan juga menghasilkan jumlah dan sisa.

Penjumlah setengah tidak digunakan pada kasus ini untukmeminimumkan macam komponen.

Dengan 4 penjumlah penuh yang dipasang berjenjang dapatdihasilkan penjumlah biner 4 bit, seperti nampak pada Gambar 8.18. Penjumlah paling tetap menggunakan penjumlah penuh denganmenghubungkan masukan c0 dengan 0.


Perlu diperhatikan bahwa nilai jumlah belum dapat dihitungsampai sisa dari penjumlah penuh sebelumnya dihitung.

Rangkaian disebut penjumlah ripple carry karena nilai yang benar seperti bergeser dari kanan ke kiri.

Walaupun gambar yang diperlihatkan nampak sepertiparalel, namun sebenarnya penjumlahan bit dilakukansecara serial dari kanan ke kiri.

Hal inilah yang merupakan kelemahan dari rangkaian ini.

Pendekatan desain penjumlah penuh menggunakan PLA, nampak pada Gambar 8.19.


Pendekatan desan dengan cara PLA adalah halyang umum, dan alat bantu desain menggunakankomputer untuk VLSI biasanya lebih sukamenggunakan PLA daripada MUX atau yang lain karena PLA berbentuk keseragamannya.


Gambar 8.14: PLA 3 masukan 2 keluaran


Gambar 8.15: Penyederhanaan PLA


Gambar 8.16: PLA dalam bentuk kotak hitam

Gambar 8.17: PLA dalam bentuk kotak hitam


Gambar 8.18: Implementasi penjumlah 4 bit menggunakan penjumlah penuhberjenjang


Gambar 8.19: Penjumlah penuhmenggunakan PLA

08 Kombinasi RAngkaian

Documents

Transcript of 08 Kombinasi RAngkaian