1

RANGKAIAN LOGIKA DIGITAL KOMBINASIONAL

Laporan Disusun Untuk Memenuhi Tugas Rangkaian Logika

Pada Semester 4 Tahun Ajaran 2013-2014

Oleh

Aang Sanusi

Rizky Angga K.

Safrizal Fadilah

KELAS 2IB01

UNIVERSITAS GUNADARMA

DEPOK

2014

2

KATA PENGANTAR

Laporan dengan judul rangkaian logika digital kombinasional ditulis untuk

memenuhi tugas mata kuliah rangkaian logika pada semester 4 juga untuk membahas

secara khusus jenis-jenis rangkaian logika kombinasional. Pada saat penyusunan

laporan ini penulis tidak mendapat hambatan dalam hal mencari sumber dan waktu

penyusunan,namun hanya masalah kekurang pahaman dalam menganalisa rangkaian.

Akan tetapi laporan ini dapat diselesaikan tepat waktu, meskipun laporan ini sangat

sederhana.

Puji syukur saya ucapkan kepada Allah SWT yang telah memberikan

kesehatan dan rida-Nya sehingga saya dapat menyelesaikan laporan ini. Pada

kesempatan ini pula saya mengucapkan terima kasih pada yang tertulis di bawah ini

1. Kedua orang tua yang telah memberikan motivasi agar senantiasa dapat

menyelesaikan laporan ini.

2. Teman-teman yang senantiasa memberikan dorongan agar selalu melakukan

yang terbaik dalam laporan ini.

Tak ada gading yang tak retak, tak ada kesempurnaan di dunia ini, adapun

juga dengan laporan ini masih terdapat kekurangan dan kesalahan, untuk kritik dan

saran sangat saya perlukan untuk perubahan tulisan berikutnya. Sebuah harapan

semoga laporan ini bermanfaat.

DEPOK, JUNI 2014

Penyusun

i

3

DAFTAR ISI

KATA PENGANTAR…………………………………………….. i

DAFTAR ISI……………………………………………............... . ii

BAB 1 PENDAHULUAN

1.1 Latar Belakang Masalah………………………….......... 1

1.2 Rumusan masalah……………………………………… 1

1.3 Tujuan Penulisan...............................................................2

BAB II PEMBAHASAN

2.1 Pengertian rangkaian logika kombinasional..…………. 2

2.2 jenis-jenis rangkaian logika kombinasional …………... 5

2.3 Prosedur Perancangan …………………………...……. 7

BAB III PENUTUP

3.1 Simpulan………………………………………………..14

DAFTAR PUSTAKA

ii

4

BAB 1

PENDAHULUAN

1.1 Latar Belakang Masalah

Logika kombinasi merupakan salah satu jenis rangkaian logika yang keadaan

outputnyahanya tergantung pada kombinasi input inputnya saja.Selain rangkaian

logika kombinasi. Terdapat pula rangkaian sekuensi yang outputnya merupakan

fungsi dari keadaan output sebelumnya. Teorema aljabar boole yang sangat

diperlukan dalam proses perancangan rangkaian logika kombinasi,telah pula

dikemukakan dimuka pada tahap akhir proses perancangan rangkaian logika

kombinasi akan dihasilkan persamaan logika.Dalam hal ini,setiap persamaan

rangkaian logika akan diplementasikan perlu diuji terlebih dahulu bentuk

minimumnya.tahap minimalisasi rangkaian logika diperlukan agar diperoleh

rangkaian dengan watak yang sama namun dengan jumlah gerbang yang paling

sedikit. Rangkaian dengan jumlah yang paling sedikit akan lebih murah

harganya,dan dari segi letak tata komponenya akan lebih sederhana bagian ini akan

memperkenalkan kepada anda metode pengujian bentuk minimum dari persamaan

logika maupun prosedur minimalisasi

1.2 Rumusan Masalah

Berdasarkan uraian latar belakang dapat dirumuskan beberapa permasalahan

sebagai berikut

1.2.1 apa pengertian unit logika kombinasional

1.2.2 apa jenis rangkaian logika kombinasional

1.2.3 bagaimanacara prosedur perancangannya

5

1.3 Tujuan Penulisan

Tujuan penulisan laporan dengan judul rangkaian logika kombinasional

adalah sebagai berikut

1.3.1 untuk menjelaskan pengertian unit logika kombinasional

1.3.2 untuk membahas prosedur perancangannya

1.3.3 untuk membahas jenis rangkaian logika kombinasional

6

BAB II

PEMBAHASAN

2.1 Pengertian rangkaian logika kombinasional

Logika kombinasi merupakan rangkaian logika yang outputnya hanya

tergantung pada input- inputnya saja dan tidak tergantung pada keadaan output

sebelumnya logika kombinasi disebut juga rangaian logika yang outputnya tidak

tergantung pada waktu

Bentuk persamaan logika

Selain mengguinakan symbol elemen logika deskripsi rangkaian logika kombinasi

dapat dilakukan dengan menggunakan persamaan logika . Secara umum rangkaian

logika diklasifikasikan kedalam dua bentuk yakni sum of product (SOP) dan product

of sum (POS). Dari masing-masing persamaan tersebut dapat diklasifikasikan lagi

menjadi bentuk standar dantak standar.

a. Sum of product (SOP)

Merupakan persamaan logika yang mengekpresikan operasi OR dari suku-suku

berbentuk operasi AND.Secara lebih sederhana dapat dikatakan bahwa SOP adalah

bentuk persamaan yang melakukan operasi OR terhadap AND.

7

b. Product of sum (POS)

Untuk menjelaskan sum of product, perlu dikaji ulang mengenai perkalian dua

peubah atau lebih ialah fungsi AND yang berinput dua atau lebih sebanyak satu

atau lebih gerbang AND yang dijalin dalam bentuk penjumlah fungsi OR dengan

gerbang OR berinput dua atau lebih. Misal :

dapat diwujudkan menjadi untai elektronik yang menggunakan gerbang AND

(7) dan gerbang AND (8) berinput 2 serta gerbang AND (9) berinput 3 yang

dijalin dengan gerbang OR (10) berinput 3.

8

2.2 jenis-jenis rangkaian logika kombinasional

Ada beberapa Rangkaian logika kombinasional yang akan dibahas adalah

Enkoder, Dekoder, Multiplexer, dan Demultiplexer.

1. Enkoder

Enkoder adalah rangkaian logika kombinasional yang berfungsi untuk

mengubah atau mengkodekan suatu sinyal masukan diskrit menjadi keluaran kode

biner.

Enkoder disusun dari gerbanggerbang logika yang menghasilkan keluaran

biner sebagai hasil tanggapan adanya dua atau lebih variabel masukan. Hasil

keluarannya dinyatakan dengan aljabar boole, tergantung dari kombinasi – kombinasi

gerbang yang digunakan.

Sebuah Enkoder harus memenuhi syarat perancangan m < 2 n . Variabel m

adalah kombinasi masukan dan n adalah jumlah bit keluaran sebuah enkoder. Satu

kombinasi masukan hanya dapat mewakili satu kombinasi keluaran.

2. Dekoder

Rangkaian Dekoder mempunyai sifat yang berkebalikan dengan Enkoder

yaitu merubah kode biner menjadi sinyal diskrit. Sebuah dekoder harus memenuhi

syarat perancangan m < 2 n . Variabel m adalah kombinasi keluaran dan n adalah

jumlah bit masukan. Satu kombinasi masukan hanya dapat mewakili satu kombinasi

keluaran.

9

3. Rangkaian logika kombinasional Multiplexer

Rangkaian logika kombinasional Multiplexer atau disingkat MUX adalah alat

atau komponen elektronika yang bisa memilih input (masukan) yang akan diteruskan

ke bagian output (keluaran). Pemilihan input mana yang dipilih akan ditentukan oleh

signal yang ada di bagian kontrol (kendali) Select.

4. Rangkaian Logika kombinasional Demultiplekser

Rangkaian logika kombinasional Demultiplekser adalah Komponen yang

berfungsi kebalikan dari MUX. Pada DEMUX, jumlah masukannya hanya satu, tetapi

bagian keluarannya banyak. Signal pada bagian input ini akan disalurkan ke bagian

output (channel) yang mana tergantung dari kendali pada bagian SELECTnya.

Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat

yaitu keluarannya ditentukan hanya oleh masukkan eksternal saja. Suatu rangkaian

diklasifikasikan sequential jika ia memiliki sifat keluarannya ditentukan oleh

tidak hanya masukkan eksternal tetapi juga oleh kondisi sebelumnya.

10

Model Rangkaian Kombinasional

Dengan :

F1 = F1 (I1, I2,…In ; t1 = F1 setelah ?t1

F2 = F2 (I1, I2,…In ; t2 = F2 setelah ?t2

- – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – -

Fn = Fn (I1, I2,…In ; tn = Fn setelah ?tn

F ( kapital ) = Sinyal steady state dengan asumsi tidak ada delay.

t ( kecil ) = Sifat dinamis dari sinyal yang dapat berubah selama interval

waktu ?t

2.3 Prosedur Perancangan

a. Pokok permasalahan sudah ditentukan yaitu jumlah input yang dibutuhkan serta

jumlah output yang tertentu.

b. Susun kedalam tabel kebenaran (Truth Table).

c. Kondisi don’t care dapat diikut sertakan apabila tidak mempengaruhi output.

11

DECODER

Decoder adalah rangkaian kombinasi yang akan memilih salah satu keluaran

sesuai dengan konfigurasi input. Decoder memiliki n input dan 2^n output.

Blok Diagram Decoder.

decoder 2to4

12

Tabel Kebenaran

RANGKAIAN LOGIKA

Untuk merancang rangkaian kombinasional dapat digunakan Decoder dan

eksternal OR gate (rangkaian kombinasi n – input dan m– output dapat

diimplementasikan dengan n to 2^n line decoder dan m – OR gate).

Contoh.

Implementasikan suatu Full Adder dengan memakai Decoder dan 2 gerbang OR

Jawab :

13

Sum = A + B + Cin = ? 1,2,4,7

Carry out = (A + B) Cin + AB = ? 3,5,6,7

Gambar Rangkaian Logika 3 t0 8

ENCODER

Encoder adalah rangkaian kombinasi yang merupakan kebalikan dari Decoder

yaitu manghasilkan output kode biner yang berkorespondensi dengan nilai input.

Encoder memiliki 2^n input dan n output.

Tabel kebenaran Encoder 4 to 2

MULTIPLEXER ( MUX )

Blok Diagram Logika Mux

14

PROSEDUR PERANCANGAN RANGKAIAN KOMBINASIONAL DENGAN

MUX

1. Buat tabel kebenaran sesuai dengan kondisi input dan output serta nomor

Mintermnya.

2. Salah satu variabel input digunakan sebagai Data dan sisanya dari variabel input

sebagai address/selector.

3. Buat tabel Implementasi dan lingkari nomor Mintermnya yang sesuai dengan

outputnya.

4. Jika 2 Mintermnya dalam satu kolom dilingkari, maka input Mux adalah 1 dan

sebaliknya input Mux adalah berlogika 0

5. Jika nomor Mintermnya hanya dilingkari pada salah satu baris dalam kolom yang

sama, maka input Mux akan berlogika sesuai dengan baris persamaan pada variabel

yang diberikan.

Contoh !

Implementasikan F(ABC) = ?1,3,5,6 dengan Mux (4x 1).

Jawab:

15

Tabel Kebenaran

Catatan.

Input Variabel A diambil sebagai data sedangkan B dan C sebagai address.

Tabel Implementasi

GAMBAR RANGKAIAN LOGIKA

16

DEMULTIPLEXER (DEMUX)

Blok Diagram Logika DEMUX

17

BAB III

PENUTUP

3.1 Simpulan

Unit logika kombinasional (ULK) adalah unit yang menerjemahkan sederetan

masukan menjadi sederetan keluaran menggunakan fungsi- fungsi tertentu.

Keluaran yang dihasilkan hanya merupakan fungsi dari masukan, dan be- gitu

nilai masukan berubah maka nilai keluaran akan menyesuaikan. Bentuk umum dari

unit logika kombinasional tercantum pada Gambar 2.1. Sederetan masukan i0 − in

diumpankan ke ULK, yang mengahsilkan sederetan keluaran sesuai dengan fungsi f0

− fm. Tidak ada umpan balik dari keluaran ke masukan dalam rangkaian logika

kombinasional.

Walaupun sebagian besar komputer digital adalah komputer biner, namun

rangkaian yang menggunakan multi nilai juga ada. Jalur yang mengirimkan data dengan

multi-nilai menjadi lebih efisien daripada menggunakan 2 nilai saja. Rangkaian digital

multi-nilai berbeda dengan rangkaian analog karena rangkaian digital multi nilai

mempunyai variasi nilai terhingga sedangkan sinyal analog mempunyai nilai kontinu.

Secara teori penggunaan rangkaian digital multi nilai adalah menguntungkan. Namun

dalam pratiknya sulit untuk membuat rangkaian multi nilai yang handal dalam

membedakan nilai lebih dari 2 macam. Oleh karena itu, logika multi nilai saat ini

digunakan secara terbatas.

18

DAFTAR PUSTAKA

http://dini08.weblog.esaunggul.ac.id/2013/11/09/rangkaian-kombinasionallogika/.

Diakses tanggal 24 Juni 2014.

Samuel C.Lee, 1976, Rangkaian digital dan rancangan logika, Jakarta,

ERLANGGA.

Muchlas, 2005, Rangkaian digital, Yogyakarta, Gaya Media.