logika kombinasi lengkap

LOGIKA KOMBINASI

Resume :• Fungsi dan blok fungsional

• Dasar Permulaan fungsi logika

• Men-decode dengan menggunakan Decoders Implementasi Fungsi Kombinasional dengan Decoders

• Meng-encode dengan menggunakan Encoders

Implementasi Fungsi Kombinasional dengan

Encoder.

• Memilih dengan menggunakan Multiplekser Implementasi Fungsi Kombinasional dengan

Multiplekser.

Fungsi dan Blok Fungsional

Fungsi harus memberikan bahwa apa yangditemukan sangat berguna dalam desain.

Hubungan dengan masing2 fungsi merupakanimplementasi rangkaian kombinasional dandisebut blok fungsional

Dulu, blok fungsional sudah dikemas sebagairangkaian small-scale-integrated (SSI), medium-scale integrated (MSI), dan large-scale-integrated(LSI) .

Saat ini, lebih sering diimplementasikan dalam

rangkaian very-large-scale-integrated (VLSI)

Rudimentary Fungsi Logika

Fungsi dari variabel tunggal X.

0

1

F 5 0

F 5 1

(a)

F 5 0

F 5 1

VCC or V DD

(b)

X F 5 X(c)

X F 5 X

(d)

Tabel 1. Functions of One Variable

X F = 0 F = X F = F = 1

01

00

01

10

11

X

Dapat digunakanpada input ke blokfungsional untukimplementasi selaindari fungsi blok itusendiri.

5 adalah =5 adalah =

Fungsi Rudimentary Multiple-bit

Contoh Multi-bit :

Garis tebal digunakan untuk menyatakansuatu bus yang mana merupakan sinyal vektor

Pada contoh (b), F = (F3, F2, F1, F0) adalah bus. Bus dapat di pisahkan menjadi individual bits seperti pada (b) Sets of bits dapat dipisahkan dari bus seperti pada (c)

untuk bit 2 dan 1 dari F. Set of bits tidak perlu dilanjutkan seperti pada (d) untuk bit 3, 1, dan 0

dari F.

F(d)

0

F31 F2

F1A F0

(a)

01

A1

2 34

F0

(b)

4 2:1 F(2:1)2

F(c)

4 3,1:0 F(3), F(1:0)3

A A

Fungsi Enabling

Enabling mengijinkan sinyal input melewatioutput.

Disabling mem-blok sinyal input dari usahamelewati output, digantikan dengan nilai tetap.

Nilai pada output bila sedang disable bisa Hi-Z(seperti pada buffer tiga-state dan gerbangtransmisi) 0 , atau 1

Bila disabled, 0 output Bila disabled, 1 output Lihat Enabling App

pada teks.

XFEN

(a)

ENX

F

(b)

Decoding – konversi dari n-bit kode inputke m-bit kode output dengan n m 2n

seperti bila masing2 ‘code word’ yang validmenghasilkan kode output yang unik.

Rangkaian yang dapat melakukan decodingdisebut decoders

Blok fungsional untuk decoding adalah :• Disebut n-ke-m baris decoder, bila m 2n, dan• membentuk 2n (atau kurang) minterm untuk n

variabel input .

Decoding

1-ke-2-baris Decoder

2-ke-4-baris Decoder

Catatan: 2-ke-4-baris dapat

diganti dengan 2 buah 1-ke-2-baris decoder dan 4 gerbangAND.

Contoh DecoderA D 0 D 1

0 1 01 0 1

(a) (b)

D 1 5 AA

D 0 5 A

A 1

0011

A 0

0101

D 0

1000

D 1

0100

D 2

0010

D 3

0001

(a)

D 0 5 A 1 A 0

D 1 5 A 1 A 0

D 2 5 A 1 A 0

D 3 5 A 1 A 0

(b)

A 1

A 0

5 adalah =5 adalah =

Ekspansi Decoder

Prosedur umum menyatakan bahwa setiap decodermerupakan n input and 2n output.

Prosedur ini membangun decoder secara terbalik dariOutput gerbang AND di-drive oleh dua decoder denganjumlah input sama atau berbeda 1.

Decoder ini kemudian didesain menggunakan proseduryang sama sampai tercapai 2 ke 1 baris decoder.

Prosedur ini dapat dimodifikasi untuk mengaplikasikandecoder dengan jumlah output ≠ 2n.

Ekspansi Decoder - Contoh 1

3-ke-8-baris decoder• Jumlah output AND = 8• Jumlah input ke decoder yang men-drive output AND = 3• Kemungkinan pemisahan terdekat agar sama :

2-ke-4-baris decoder 1-ke-2-baris decoder

• 2-ke-4-baris decoder Jumlah output AND = 4 Jumlah input ke decoders yang men-drive output AND = 2

• Kemungkinan pemisahan terdekat agar sama :• dua buah 1-ke-2-baris decoder

Hasilnya: lihat slide berikut .

Hasil:

3-to-8 Line decoder

1-to-2-Line decoders

4 2-input ANDs 8 2-input ANDs

2-to-4-Linedecoder

D 0A 0

A 1

A 2

D 1

D 2

D 3

D 4

D 5

D 6

D 7


7-ke-128-baris decoder• Jumlah output AND = 128• Jumlah input ke decoder yang men-drive output

AND = 7• Kemungkinan pemisahan terdekat agar sama :

4-ke-16-baris decoder 3-ke-8-baris decoder

• 4-ke-16-baris decoder Jumlah output AND = 16 Jumlah input ke decoder yang men-drive output AND = 4Kemungkinan pemisahan terdekat agar sama :

• 2 buah 2-ke-4-baris decoders

• Lengkapi dengan 3-8 dan 2-ke-4 baris decoder


Secara umum, meng-attach rangkaian m-enabling ke output. Lihat tabel kebenaran fungsi dibawah:

• Catat penggunaan X’s menyatakan keduanya 0 dan 1• Kombinasi yang berisi dua X’s menyatakan empat kombinasi biner.

Alternatif lain dapat dilihat sebagai nilai distribusi darisinyal EN - 1 dari 4 output.

Dalam hal ini , disebutdemultiplexer

EN

A 1

A 0D 0

D 1

D 2

D 3

(b)

EN A 1 A 0 D 0 D 1 D 2 D 3

01111

X0011

X0101

01000

00100

00010

00001

(a)

Decoder dengan Enable

Implementasi Logika Kombinasional -Decoder dan Gerbang OR

Implementasikan fungsi m dari n variabel dengan:• Ekspresi Sum-of-minterms• Satu decoder n-ke-2n-baris• m gerbang OR, satu untuk setiap output

Pendekatan 1:• Carilah tabel kebenaran dari fungsi• Buatlah sambungan ke OR dari output decoder terkait

apabila 1 ada di tabel kebenaran.

Pendekatan 2:• Carilah minterm untuk masing2 fungsi output• OR-kan minterm2 bersama.

Combinational Circuit Implementation

Example 1

Implementasikan Binary adder dengan Decoder danOR gateLihat Tabel 1

S X Y Z m

C X Y Z m

, , , , ,

, , , , ,

1 2 4 7

3 5 6 7

Implementing a Binary Adder Using a Decoder

3-to-8Decoder

02

012

21

34

22

567

S

C

Z

Y

X

Contoh 3-1

Design suatu rangkaian kombinasi dengan 3 inputdan 1 output. Output mempunyai logika-1 apabilanilai biner dari input lebih kecil dari 011 (3) kalautidak merupakan logika 0. Gunakan hanyadengan gerbang NAND saja.

X Y Z F

0 0 0 10 0 1 10 1 0 10 1 1 01 0 0 01 0 1 01 1 0 01 1 1 0

1 11

00 01 11 10

YZ

X

0

1

Y

X

Z

(a) Truth table

(b) Map F ZXYX

F

X

Y

Z

(c ) Logic Diagram

Solution to example 1

CBACDADCABAb

CBADCBBDACAa

c AB AD BCD ABC

d ACD ABC BCD ABC ABCD

e ACD BCD

f ABC ACD ABD ABC

g ACD ABC ABC ABC

Example 2BCD to Seven-Segment Decoder

d

b

c

f

e

a

g

Truth table for BCD to seven segment decoder

BCD Input Seven segment DecoderA B C D a b c d e f g0 0 0 0 1 1 1 1 1 1 00 0 0 1 0 1 1 0 0 0 00 0 1 0 1 1 0 1 1 0 10 0 1 1 1 1 1 1 0 0 10 1 0 0 0 1 1 0 0 1 10 1 0 1 1 0 1 1 0 1 10 1 1 0 1 0 1 1 1 1 10 1 1 1 1 1 1 0 0 0 01 0 0 0 1 1 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1

All other inputs 0 0 0 0 0 0 0

DECODER

adalah suatu rangkaian kombinasi yangmengubah suatu sandi biner dengan n variablemasukan menjadi m saluran keluaran ( m 2 n)

decoder juga digunakan dalam hubungan denganbeberapa pengubah sandi antara lain BCD keseven segment decoder

3-to-8 Line Decoder

A0

A1

A2

D A A A0 2 1 0

D A A A1 2 1 0

D A A A2 2 1 0

D A A A3 2 1 0

D A A A4 2 1 0

D A A A5 2 1 0

D A A A6 2 1 0

0127 AAAD

A0

A1

E

D0

D1

D2

D3

(a) Logic diagram

E A1 A0 D0 D1 D2 D3

0 0 0 0 1 1 10 0 1 1 0 1 10 1 0 1 1 0 10 1 1 1 1 1 01 X X 1 1 1 1

( b) Truth tableA 2 to 4 Line Decoder with Enable Input

Tabel Truth Table for 3 to 8 Line Decoder

Inputs Outputs

A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0

0 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 1 0 0 0 0 0 0 1 0 00 1 1 0 0 0 0 1 0 0 01 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 0 0 01 1 0 0 1 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0

2-to-4Decoder

02

01

21

23

Enable

D0

D1

D2

D3

2-to-4Decoder

02

01

21

23

Enable

D4

D5

D6

D7

A0

A1

A2

A 3-to-8 Decoder Constructed with Two 2-to-4 Decoders

Decoder Expansion

Contoh Decoder dan Gerbang OR Implementasikan fungsi paritas ganjil berikut dari:

(A7, A6, A5, A3)P1 = A7 A5 A3P2 = A7 A6 A3P4 = A7 A6 A5

Carilah ekspresiJumlah dari minterm

P1 = m(1,2,5,6,8,11,12,15)P2 = m(1,3,4,6,8,10,13,15)P4 = m(2,3,4,5,8,9,14,15)

Carilah rangkaian-nya Apakah ini ide yang baik?

+

+

+

+

+

+

0123456789101112131415

A7A6A5A4

P1

P4

P2

Encoding Encoding – Kebalikan dari decoding – konversi dari

kode input m-bit ke kode output n-bit dengan n m 2n seperti bila masing2 ‘code word’ yang validmenghasilkan kode output yang unik.

Rangkaian yang dapat melakukan encoding disebutencoders

Encoder mempunyai 2n (atau kurang) baris inputdan n baris output yang membentuk kode binerberdasarkan pada nilai input

Umumnya , encoder mengkonversi kode yang terdirihanya satu bit yaitu 1 ke kode biner berdasarkanposisi dimana 1 muncul.

Contoh Encoder

Encoder decimal-ke-BCD• Input: 10 bit berdasarkan digit desimal dari

0 sampai 9, (D0, …, D9)

• Output: 4 bit dengan kode BCD

• Fungsi : Bila input bit Di = 1, maka output(A3, A2, A1, A0) adalah kode BCD untuk i,

Tabel kebenaran dapat dibentuk, tetapisebagai alternatif, persamaan untukmasing2 dari empat output dapat segeradidapat.

Input Di adalah term dari persamaan Aj bilabit Aj adalah 1 pada nilai biner untuk i.

Persamaan:A3 = D8 + D9

A2 = D4 + D5 + D6 + D7

A1 = D2 + D3 + D6 + D7

A0 = D1 + D3 + D5 + D7 + D9

F1 = D6 + D7 dapat diuraikan dari A2 and A1

Apakah ada penghematan biaya?

Contoh Encoder (lanjutan)

Encoder Priority

Bila lebih dari satu input bernilai 1, makaencoder yang baru saja didesain tidak bekerja.

Satu encoder yang dapat menerima semuakemungkinan kombinasi dari nilai input danmenghasilkan hasil yang berarti adalah encoderpriority.

Sepanjang 1 yang muncul, akan memilih posisiinput ‘most significant’ (atau posisi input ‘leastsignificant‘) yang berisi 1 dan merespon denganberdasarkan kode biner pada posisi tersebut..

Contoh Encoder Priority Encoder priority dengan 5 input (D4, D3, D2, D1, D0) - prioritas tertinggi

untuk most significant ‘1 ‘ada- Kode output A2, A1, A0 dan V dimana Vmengindikasikan paling tidak satu ‘1’ ada.

X pada tabel input menyatakan 0 atau 1; jadi pemasukkan ke tabelberdasarkan bentuk perkalian minterm. Kolom pada sebelah kirimenunjukkan bahwa semua 32 minterm adalah ada pada bentukperkalian di tabel.

No. of Min-terms/Row

Inputs Outputs

D4 D3 D2 D1 D0 A2 A1 A0 V

1 0 0 0 0 0 X X X 0

1 0 0 0 0 1 0 0 0 1

2 0 0 0 1 X 0 0 1 1

4 0 0 1 X X 0 1 0 1

8 0 1 X X X 0 1 1 1

16 1 X X X X 1 0 0 1

Dapat menggunakan K-map untukmendapatkan persamaan, tetapi dapatdibaca langsung dari tabel dan secaramanual di optimasi dengan hati2.A2 = D4

A1 = D3 + D2 = F1, F1 = (D3 + D2)

A0 = D3 + D1 = (D3 + D1)

V = D4 + F1 + D1 + D0

D4 D3D4 D4

D4 D3D4 D4

D2

Contoh Encoder Priority (lanjutan)

D2

Memilih dari data atau informasi adalah fungsikritis pada sistem digital dan komputer

Rangkaian yang menunjukkan pemilihanmempunyai :• Satu set input informasi yang mana telah dibuat

pemilih-nya.• Satu output tunggal.• Satu set line kontrol untuk membuat pemilih.

Rangkaian logika yang menunjukkanpemilihan disebut : multiplexers

Pemilihan juga dapat dilakukan oleh logikatiga-state atau gerbang transmisi.

Selecting/pemilihan.

Multiplexers

Multiplexer memilih informasi dari lineinput dan langsung ke line output .

Tipikal multiplexer mempunyai n inputkontrol (Sn 1, … S0) dan disebut inputpemilih, 2n input informasi (I2

n 1, … I0),

dan satu output Y Multiplexer dapat didesain untuk

mempunyai m input informasi dengan m 2n seperti pada n input pemilih.

2-ke-1-Line Multiplexer

Apabila 2 = 21, maka: n = 1

Pemilih tunggal S variabel mempunyai 2 nilai :• S = 0 selects input I0

• S = 1 selects input I1

Persamaan-nya:

Y = I0 + SI1

Rangkaian-

nya:

S

S

I0

I1

DecoderEnablingCircuits

Y

2-ke-1-Line Multiplexer (lanjutan)

Sebagai catatan, bahwa daerah rangkaian multiplexerditunjukkan :

• 1-ke-2-line Decoder• 2 Rangkaian Enabling• 2-input gerbang OR

Untuk mendapatkan dasar dari ekspansi multiplexer,dapat dikombinasikan rangkaian Enabling dangerbang OR ke rangkaian 2 2 AND-OR :

• 1-ke-2-line decoder

• 2 2 AND-OR

Secara umum, untuk 2n-ke-1-line multiplexer:• n-ke-2n-line decoder

• 2n 2 AND-OR

Contoh : 4-to-1-line Multiplexer

2-ke-22-line decoder

22 2 AND-OR

S1Decoder

S0

Y

S1Decoder

S0

Y

S1Decoder

4 3 2 AND-ORS0

Y

I2

I3

I1

I0

2-ke-22-line decoder2-ke-2

2-line decoder

3 = x3 = x

Multiplexer Width Expansion Pilih “vectors dari bits” dari pada “bits” Gunakan beberapa copy dari 2n 2 AND-OR

secara paralel

Contoh:4-ke-1-linequad multi-plexer

4 3 2 AND-OR

2-to-4-Line decoder

4 3 2 AND-OR

4 3 2 AND-OR

4 3 2 AND-OR

I0,0

I3,0I0,1

I3,1I0,2

I3,2I0,3

I3,3

Y0

D 0

D 3

A 0

A 1

Y1

Y2

Y3

.

.

.

.

.

....

.

.

.

.

.

.

3 = x

Multiplexer / Demultiplexer

Multiplexer adalah rangkaian yangmemiliki sinyal dengan pertolongan sinyalpengatur, memilih beberapa sinyal yangjumlahnya lebih kecil dari masukannyauntuk disalurkan ke saklar pemilih

Demultiplexer adalah kebalikan darimultiplexer. Rangkaian ini menerimainformasi dari beberapa saluran danmembagikannya ketujuan yang jumlahnyalebih banyak

Y

S0

S1

D0

D1

D2

D3

4-to-1-Line Multiplexers

Function Table

S1 S0 Y

0 0 D0

0 1 D1

1 0 D2

1 1 D3

4-to-1-Line Multiplexer

Quadruple 2-to-1 Line Multiplexer

Function table

E S Output Y

0 X All 0’s1 0 Select A1 1 Select B

Quadruple 2-to-1 Line Multiplexer

COMBINATIONAL CIRCUIT IMPLEMENTATION

X Y Z F

0 0 0 0 F = Z0 0 1 10 1 0 1 F = Z0 1 1 01 0 0 0 F = 01 0 1 01 1 0 1 F = 11 1 1 1

(a) Truth table

7,6,2,1,, mZYXF

4 x 1 MUXS0S1

0123

F

(b) Multiplexer implementationImplementing a Boolean Function with a Multiplexer

Z

Z

Y

X

0

1

A B C D F0 0 0 0 0 F = D

0 0 0 1 1

0 0 1 0 0 F = D0 0 1 1 1

0 1 0 0 1 F = D

0 1 0 1 00 1 1 0 0 F = 0

0 1 1 1 0

1 0 0 0 0 F = 01 0 0 1 0

1 0 1 0 0 F = D

1 0 1 1 11 1 0 0 1 F = 1

1 1 0 1 1

1 1 1 0 1 F = 11 1 1 1 1

15,14,13,12,11,4,3,1,,, mDCBAF

Implementation a Four input function with a Multiplexer

8 X 1 MUX

S0S1S2

01234567

F

B

C

A

D

1

0

D0

D1

D2

D3

E

S0

S1

1-to-4 Line Demultiplexer

DEMULTIPLEXER

Contoh: Gray ke kode Biner

Desain rangkaian untukmengkonversi 3-bitkode Gray ke kodebiner

Formulasi memberikantabel kebenaran sepertigambar disamping.

Ternyata dari tabel bahwa x = C dany dan z adalah lebih kompleks.

GrayA B C

Binaryx y z

0 0 0 0 0 01 0 0 0 0 11 1 0 0 1 00 1 0 0 1 10 1 1 1 0 01 1 1 1 0 11 0 1 1 1 00 0 1 1 1 1

Gray ke Biner (lanjutan)

Atur kembali tabel sehingga

kombinasi input menghitung

berurut

Fungsi y dan z dapat diterap-

kan dengan menggunakan

dual 8-ke-1-line multiplexer

dengan :• Hubungkan A, B, and C ke input pemilih multiplexer• Tempatkan y and z pada dua output multiplexer• Hubungkan nilai tabel kebenarannya ke input.

GrayA B C

Binaryx y z

0 0 0 0 0 00 0 1 1 1 10 1 0 0 1 10 1 1 1 0 01 0 0 0 0 11 0 1 1 1 01 1 0 0 1 01 1 1 1 0 1

Catatan bahwa Multiplexer dengan input fix adalahidentik dengan ROM dengan alamat 3-bit dan data 2-bit!

D04D05D06D07

S1S0

AB

S2

D03D02D01D00

Out

C

D14D15D16D17

S1S0

AB

S2

D13D12D11D10

Out

C

11

1

1

11

11

00

0

0

0

00

0

Y Z

8-to-1MUX

8-to-1MUX


Multiplexeryangdimaksudsbb:

Multiplexeryangdimaksudsbb:

Implementasikan fungsi m dari n + 1 variabelmenggunakan:

• m-wide 2n-ke-1-line multiplexer• Inverter tunggal

Desain:• Carilah tabel kebenaran dari fungsi• Berdasarkan dari nilai n variabel pertama, pisahkan baris

tabel kebenaran menjadi pasangan• Untuk masing2 pasangan dan output, definisikan fungsi

rudimentary dari variabel final (0, 1, X, )• Dengan menggunakan n variabel pertama sebagai index, nilai-

fix input informasi ke multiplexer dengan berdasarkan fungsirudimentary functions

• Gunakan inverter untuk men- generate fungsi rudimentary

X

X

Implementasi Logika kombinasional- Multiplexer Approach 2

Atur kembali tabel sehingga kombinasi input menghitungberurut, baris pasangan, dan cari fungsi rudimentary.

GrayA B C

Binaryx y z

RudimentaryFunctions of

C for y

RudimentaryFunctions of

C for z

0 0 0 0 0 0

0 0 1 1 1 1

0 1 0 0 1 1

0 1 1 1 0 0

1 0 0 0 0 1

1 0 1 1 1 0

1 1 0 0 1 0

1 1 1 1 0 1

F = C

F = C

F = C

F = C

F = C

F = CF = C

F = C


Tentukan fungsi dan variabel ke input multiplexer :

Catatan : pada pendekatan ini (Approach 2) biaya dikurangi hampirsetengah dibandingkan dengan Approach 1.

Hasil ini sudah bukan seperti ROM lagi

Meng-extend, fungsi dari lebih n variables adalah mengkoposisikan kebeberapa sub-fungsi didefinisikan pada subset dari variabel.Multiplexer kemudian memilih antara sub-fungsi ini.

S1S0

AB

D03D02D01D00

Out Y

8-to-1MUX

CC

C

C D13D12D11D10

Out Z

8-to-1MUX

S1S0

AB

C

C

CCC C


A dan B =select inputA dan B =select input

Contoh :

Suatu fungsi dengan 3 variable :

F ( A, B, C ) = ( 1,3,5,6 ). Fungsi dapat diimplementasikan dengan 4-1

multiplexer seperti terlihat pada gambar.

Variable BC : saluran pengatur dan dihubungkan dengan S1 dan S0.

Variable A : saluran input, 0, 1, A, A’. Jika BC = 00 : F = 0 untuk Io = 0.

mo & m4 mempunyai output = 0

Jika BC = 01 : F = 1 untuk I1 = 1

m1 & m5 mempunyai output = 1

Jika BC = 10 : I2 adalah dipilih

A dihubungkan input ; outputharus = 1. Hanya untuk m6 bukan m2,sebab untuk I2 = 0, F = 0 I2 = 1, F = 1.

Jika BC = 11 : I3 adalah dipilih

A’ dihubungkan input ; outputharus = 1. Hanya untuk m3 bukan m7.

Suku min A B C F

0 0 0 0 0

1 0 0 1 1

A’ 2 0 1 0 0

3 0 1 1 1

4 1 0 0 0

A 5 1 0 1 1

6 1 1 0 1

7 1 1 1 0

Tabel kebenaran

I0

I1 4 X 1 YI2 MUX

I3

01AA’

B

C

F Implementasi

Multiplexer

I0 I1 I2 I3

A’ 0 1 2 3

A 4 5 6 7

0 1 A A’

Tabel Implementasi

s0s1

Implementasi F( A,B,C) = ( 1,3,5,6)

Dengan Multiplexer

0

1

A

A’

F

B C

Y

S1S0

Io

I1

I2

I3

Soal :

F ( A, B, C, D ) = ( 1, 6, 8, 9, 10, 12 ).

a.Implementasikan fungsi Boole tersebut dengan8 x 1 MUX dimana ACD masing-masingdihubungkan ke selection lines S2 ,S1 dan S0.Dan gambarkan multiplexer tersebut.

B. Idem bila S2, S1 dan So adalah ABC.

C. Idem bila S2, S1 dan So adalah BCD.

Terms of Use All (or portions) of this material © 2008 by Pearson

Education, Inc. Permission is given to incorporate this material or

adaptations thereof into classroom presentations andhandouts to instructors in courses adopting the latestedition of Logic and Computer Design Fundamentals asthe course textbook.

These materials or adaptations thereof are not to besold or otherwise offered for consideration.

This Terms of Use slide or page is to be included withinthe original materials or any adaptations thereof.

logika kombinasi lengkap

Documents

Transcript of logika kombinasi lengkap