UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE INGENIERIA ELECTRICA YELECTRONICA

MICROELECTRÓNICA

INFORME Previo Nº 2

DISEÑO DE UN CIRCUITODIVISOR

PROFESOR: ING. ALARCON

ESTUDIANTE:

FLORES ALBINO, CARLOS E

CODIGO: 19930074J

FECHA DE ENVÍO: 22-NOV-2014-II

2014-2

MICROELECTRONICA INFORME FINAL 3

1) Diseñe un circuito divisor para números en binario natural: A(2n bits) / B(n bits). Para los diseños considere las posibilidades: a) Diseño solo con circuitos combinacionales (sin reloj). b) Diseño mediante circuitos secuenciales y operación en serie.

a)Diseño sólo con circuitos combinacionales (sin usar reloj).

Celda básica de división con restauración

Las ecuaciones son:

*P= ~A.B + ~A.C + B.C = ~A.(B+C) + B.C

*S= A.D + A.~B.~C + A.B.C + ~A.B.~C.~D + ~A.~B.C.~D S= A.[ D + ~(B⊕C)] + ~A.~D(B⊕C)

Donde se observa que:

S = A⊕B⊕C, si D=0S= A, si D=1 Donde se observa que la tabla de verdad es:Archivo veriloggenerado en dsch2

Layout:

D C B A S P0 0 0 0 0 00 0 0 1 1 00 0 1 0 1 10 0 1 1 0 00 1 0 0 1 10 1 0 1 0 00 1 1 0 0 10 1 1 1 1 11 0 0 0 0 01 0 0 1 1 01 0 1 0 0 11 0 1 1 1 01 1 0 0 0 11 1 0 1 1 01 1 1 0 0 11 1 1 1 1 1

Simulación:

Se verifica la tabla de verdad

Simulación con el dsch:

Se observa que verifica la tabla

Circuito divisor de 6bits : 3bits

Por facilidad haremos un circuito de 4bits : 2bits

Layout de divisor 4:2

Haciendo un zoom en las entradas y salidas:

Simulación Microwind

Simulación DSCH2

5) Respecto a la pregunta 9 del segundo laboratorio, se pide resolver usando el programa DSCH

*INVERSOR TERNARIO

El layout

Simulación

*COMPUERTA AND

El Layout

Simulación:

Se observa que cuando en la combinación de las entradas hay un Vdd/2, la salida tiene 2 posibilidades.

Se observa que cuando en la combinación de las entradas hay un Vdd/2, la salida tiene 2 posibilidades.

*LA COMPUERTA OR

Layout:

Simulación:

Se observa que cuando en la combinación de las entradas hay un Vdd/2, la salida tiene 2 posibilidades.

Se observa que cuando en la combinación de las entradas hay un Vdd/2, la salida tiene 2 posibilidades.

6) PREGUNTA OBLIGATORIA: Para los circuitos que se pide diseñar en las preguntas anteriores y que se ha realizado su LAYOUT, evalúe la TESTABILIDAD del principal bloque constitutivo.

*Para el bloque o celda del circuito del divisor

Se puede dividir en dosI)

STUCK-AT-0 STUCK-AT-1N° D C B A S k l m n o p q r s t u v w x y S k l m n o p q r s t u v w x y S0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 1 11 0 0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 12 0 0 1 0 1 0 0 1 1 1 1 1 1 0 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 13 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 1 14 0 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 15 0 1 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 16 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 17 0 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 18 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 1 19 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 110 1 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 1 0 1 111 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 112 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 1 0 1 113 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 114 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 1 115 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

STUCK-AT-0 STUCK-AT-1N° D C B A S k l m n o p q r s t u v w x y S k l m n o p q r s t u v w x y P0 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 1 1 1 1 1 1 12 0 0 1 0 1 1 1 1 1 1 1 1 1 13 0 0 1 1 0 1 1 1 1 1 1 1 1 14 0 1 0 0 1 1 1 1 1 1 1 1 1 15 0 1 0 1 0 1 1 1 1 1 1 1 16 0 1 1 0 0 1 1 1 1 1 1 17 0 1 1 1 1 1 1 1 1 1 1 18 1 0 0 0 0 1 1 1 1 19 1 0 0 1 1 1 1 1 1 110 1 0 1 0 0 1 1 1 1 1 1 1 111 1 0 1 1 1 1 1 1 1 112 1 1 0 0 0 1 1 1 1 1 1 1 113 1 1 0 1 1 1 1 1 114 1 1 1 0 0 1 1 1 1 115 1 1 1 1 1 1 1 1

El conjunto mínimo de vectores es:{(0,0,0,0);(0,0,1,0);(0,0,1,1);(0,1,0,0);(0,1,0,1);(0,1,1,1);(1,0,1,0);(1,0,1,1)}* Todas las entradas y nodos son testeables

II)STUCK 0 STUCK 1

N°

C B A P m n o p q r s t u P m n o p q r s t u P

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 11 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 12 0 1 0 1 1 1 1 0 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 13 0 1 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 1 1 14 1 0 0 1 1 1 0 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 15 1 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 1 1 16 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 17 1 1 1 1 0 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1

STUCK 0 STUCK 1N°

C B A P m n o p q r s t u P m n o p q r s t u P

0 0 0 0 0 1 1 1 1 11 0 0 1 0 1 12 0 1 0 1 1 1 1 1 1 13 0 1 1 0 1 1 1 1 1 14 1 0 0 1 1 1 1 1 1 15 1 0 1 0 1 1 1 1 1 16 1 1 0 1 17 1 1 1 1 1 1 1 1

El conjunto mínimo de vectores es:{(0,0,0,0);(0,0,1,0);(0,0,1,1);(0,1,0,0);(0,1,0,1);(0,1,1,1)}* Todas las entradas y nodos son testeables

El conjunto de vectores de I) esta incluido en el conjunto de vectores de II)Por lo tanto se puede testear los dos bloques usando el conjunto de vectores mayor, osea:

{(0,0,0,0);(0,0,1,0);(0,0,1,1);(0,1,0,0);(0,1,0,1);(0,1,1,1);(1,0,1,0);(1,0,1,1)}, que sería la solución del bloque total.

La cobertura es del 100%, ya que no existe ningún nodo ni ninguna entrada ni la salida que no sea testeable.

La cantidad de entradas, nodos y salidas testeadas en total 26 en total análisis52

La simulación cumple, se hizo en la simulación de la pregunta 1 que es justamente la celda básica.(ver pregunta 1).