LAPORAN PRAKTIKUM

TEKNIK DIGITAL

(TEOREMA DE MORGAN DAN RANGKAIAN EXCLUSIVE OR)

(MENGGUNAKAN APLIKASI EWB)

(DOSEN PENGAMPU : BEKTI WULANDARI M.PD)

DISUSUN OLEH :

DAYA PRISANDI MANDALA

13520244023

KELAS G1.2

TAHUN AJARAN 2013

A. TUJUAN Setelah praktikum diharapkan mahasiswa dapat : Membuktikan Teorema De Morgan I. Membuktikan Teorema De Morgan Ii. Mempelajari Sifat – Sifat Dan Cara Kerja Dari Suatu Rangkaian Exclusive-Or

Gate Yang Dibentuk Dari And, Or, Dan Not Gate. Mempelajari Sifat – Sifat Dan Cara Kerja Dari Suatu Rangkaian Exclusive-Or

Gate Yang Dibentuk Dari Nor Dan Not Gate. Mempelajari Sifat – Sifat Dan Cara Kerja Dari Suatu Rangkaian Exclusive-Or

Gate Yang Dibentuk Dari Nand Dan Not Gate.

B. ALAT DAN BAHAN

Alat dan bahan kita gunakan pada praktikum kali ini yaitu : 1. Laptop ( menggunakan aplikasi EWB) 2. Modul trainer elektronika.

C. PETUNJUK PERCOBAAN

Teorema De Morgan

1. Buatlah rangkaian gerbang logika sesuai dengan gambar 1a,1b,2a, dan 2b. 2. Kemudian berikanlah keadaan logika pada terminal – terminal A,B,C dan D

dengan menggunakan saklar/logic analyzer seperti pada tabel 1 berikut. Catatlah keadaan outputnya ; Membentuk Rangkaian Exclusive OR

1. Buatlah rangkaian logika seperti pada gambar 3 2. Kemudian berikanlah keadaan logika pada terminal – terminal input A dan B

dengan menggunakan saklar seperti pada tabel 2 berikut. Catatlah keadaan outputnya.

3. Lakukanlah langkah 1 dan 2 untuk gambar 4 dan 5. 4. Ulangi langkah 1 dengan menggunakan IC 7404, 7408, dan 7432, berilah

masukkan dengan menggunakan word generator dan amati timing diagramnya dengan logic analyzer.

5. Lakukanlah juga pada gambar 4 dan 5 dengan menggunakan IC.

TABEL 1

INPUT OUTPUT A B C D Y1 Y2 Y3 Y4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

TABEL 2

INPUT OUTPUT A B Y 0 0 0 1 1 0 1 1

D. DASAR TEORI

Aplikasi teorema de-morgan. Dalam menggunakan aturan teorema de-morgan tentunya terdapat aturan khusus yang dimana aturan tersebut menyatakan; 1. Suatu rangkaian NAND gate adalah ekivalen dari rangkaian OR gate yang

menggunakan NOT gate pada setiap input – inputnya. A . B = A + B

2. Suatu rangkaian NOR gate adalah ekivalen dengan rangkaian AND gate yang menggunakan NOT gate pada setiap input – inputnya. A + B = A . B

GAMBAR RANGKAIAN

Y1 = A . B . C . D

GAMBAR 1.A

Y2 = A + B + C + D

GAMBAR 1.B

Y3 = ( A + B ) + ( C + D )

GAMBAR 2.A

Y3 = ( A + B ) + ( C + D )

GAMBAR 2.A

Membentuk rangkaian exclusive OR Sifta dari rangkaian Exclusive OR adalah berfungsi untuk mendeteksi keadaan – keadaan logic yang berbeda diantara kedua inputnya. Jika kedua inputnya memiliki logic yang berbeda, maka output Exclusive OR akan berlogic 1, tetapi jika kedua inputnya berada pada keadaan logic yang sama maka output Exclusive OR akan berlogic 0. Exclusive OR gate terutama digunakan pada rangkaian arithmetic logic seperti misalnya rangkaian penjumlahan (adder) dan pengurangan (subtractor). Pada percobaan ini dibuat suatu rangkaian Exclusive OR gate dari gabungan gate dasar.

SUMBER TEORI ; MODUL TRAINER ELEKTRONIKA DIGITAL

GAMBAR RANGAKAIAN

GAMBAR 3. RANGKAIAN EXOR YANG DIBENTUK DARI AND, OR, dan NOT GATE

GAMBAR 4. RANGKAIAN EXOR YANG DIBENTUK DARI NOR DAN NOT GATE

GAMBAR 5. RANGKAIAN EXOR YANG DIBENTUK DARI NAND DAN NOT GATE

SUMBER TEORI ; MODUL TRAINER ELEKTRONIKA DIGITAL

E. ANALISA DAN PERCOBAAN

GAMBAR 1.A Rangkaian gerbang NOT dan gerbang NAND menggunakan Logic Analyzer.

GAMBAR 1.B Rangkaian gerbang OR menggunakan Logic Analyzer.

TABEL KEBENARAN UNTUK GAMBAR 1A DAN 1B

INPUT OUTPUT A B C D Y1 Y2 0 0 0 0 0 0 0 0 0 1 1 1 0 0 1 0 1 1 0 0 1 1 1 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1

Setelah dilakukan percobaan ternyata keadaan logic yang terdapat pada gambar 1a ini memiliki nilai logic yang sama dengan percobaan rangkaian gambar 1b.

Pada rangkaian gerbang NOT dan gerbang NAND yang menggunakan Logic Analyzer dan rangkaian gerbang OR menggunakan logic analyzer, memiliki tabel kebenaran seperti yang ada diatas, dimana ketika semua input A, B, C dan D berlogic 1 (menyala) maka outputnya akan bernilai 1 (menyala), sebaliknya ketika semua input A, B, C dan D berada pada kondisi logic 0 (mati), maka outputnya juga akan berlogic 0 (mati), dan jika ada 2 input yang berlogic 1 (menyala) dan ada 2 input lainnya yang berlogic 0 (mati) maka outputnya akan berlogic 1 (menyala), dan apabila terdapat satu buah input yang berada pada logic 1 (menyala), dan input yang lainnya berada pada logic 0 (mati), maka outputnya akan berlogic 1 (menyala) kesimpulannya jika ada salah satu input yang berada pada kondisi logic 1 (menyala) maka outputnya akan berlogic 1 (menyala).

Sedangkan pada logic analyzer sendiri saya memakai beberapa kaki yaitu, 1.2.4.5 dan 6 untuk gambar 1a kemudian, 1,2,3,4 dan 5 untuk gambar 1b, dari urutan ini sebenarnya tidak mempengaruhi system kerja dari logic analyzer, kita dapat memakai gerbang yang mana saja dari logic analyzer tersebut, selain itu agar kita tidak mengalami kebingungan kita harus mengetahui system kerja dari logic analyzer, yaitu, jika input pada rangkaian kita beri nilai logic 1 maka posisi garis yang terdapat pada logic analyzer akan berada pada posisi diatas sedangkan jika kita beri nilai logic 0 maka posisi garis pada logic analyzer akan berada di bawah, tujuan dari penggunan logic analyzer ini sendiri untuk mengetahui posisi atau keadaan input dan output berada pada kondisi logic apakah input dan output tersebut.

GAMBAR 2.A Rangkaian gerbang NOT dan gerbang OR menggunakan Logic Analyzer.

GAMBAR 2.B Rangkaian gerbang AND dan gerbang OR menggunakan Logic Analyzer.

TABEL KEBENARAN UNTUK GAMBAR 2A DAN 2B

INPUT OUTPUT A B C D Y3 Y4 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1

sama halnya dengan gambar 1a dan 1b, dari rangkaian 2a dan 2b memiliki kesamaan dalam input maupun outputnya, yang membedakan hanyalah gerbang logika yang digunakan.

Pada rangkaian 2a dan 2b ini memiliki kesamaan dalam hasil input dan outputnya dimana ketika semua input berlogic 0, maka outpunyapun akan berlogic 0, sebaliknya jika semua inputnya berada pada logic 1, maka outputnya akan berlogic 1 juga, lain halnya jika inputnya memiliki keadaan logic yang berbeda dimana input A dan B berlogic 0 sedangkan input C dan D berada pada logic 1, maka outputnya akan berda pada logic 1. Kemudian pada logic analyzer dari rangkaian ini, memiliki ciri yang sama seperti pada rangkaian yang pertama, dimana logic analyzer ini tidak banyak berpengaruh pada keadaan logic gerbang ini, melainkan hanya untuk mengetahui pergerakan dan keadaan suatu gerbang logika berada pada kondisi logic apakah gerbang tersebut.

GAMBAR 3 RANGKAIAN GERBANG NOT, AND DAN OR MENGGUNAKAN

LOGIC ANALYZER DAN IC

INPUT OUTPUT A B Y 0 0 0 1 1 0 1 1

GAMBAR 4 RNGAKAIAN GERBANG NOT DAN NOR MENGGUNAKAN LOGIC

ANALYZER DAN IC

GAMABAR 5 RANGKAIAN GERBANG NOT DAN NAND MENGGUNAKAN

LOGIC ANALYZER DAN IC

F. TUGAS DAN PERTANYAAN 1. Bandingkan hasil – hasil percobaan saudara tentang ex-or yang di rangkai dari

berbagai macam gerbang dasar. 2. Buatlah persamaan output dari percobaan diatas. 3. Sederhanakan (A+B)’

G. ANALISA DAN PERCOBAAN