09/01/2018

1

Prio Handoko, S. Kom., M.T.I.

Capaian Pembelajaran• Mahasiswa dapat menjelaskan cara menganalisis

dan merancang rangkaian logika sekuensial

dengan state diagram.

• Analisa dilakukan untuk dapat memahami perilaku

dari rangkaian sekuensial• Perilaku rangkaian sekuensial ditentukan oleh

input, output, dan suatu “keadaan” (next state atau present state) rangkaian flip flop

• Analisa rangkaian sekuensial terdiri dari:• persamaan boolean (boolean expression) • tabel keadaan (state table)• diagram keadaan (state diagram)

09/01/2018

2

Q

QD

Q

QD

A

A

B

B

y

x

Clk

Prosedur Penyelesaian.

1. Identifikasikan jenis dan jumlah FF yang digunakan dalam rangkaian

2. Tentukan persamaan next state FF yang digunakan3. Gambarkan state table berdasarkan persamaan

yang telah dibuat

4. Gambarkan state diagram untuk rangkaian tersebut berdasarkan state table yang telah dibuat

Pembahasan.1. Identifikasikan jenis dan jumlah FF yang digunakan dalam

rangkaian.2 buah D-FF (DA dan DB)

2. Tentukan persamaan next state FF yang digunakanKarena D menampung hasil operasi rangkaian AND-OR

sebelumnya, maka D merupakan next state, maka persamaannya: DA = Ax + Bx

DB = A’x y = (A + B) x’

3. Gambarkan state table berdasarkan persamaan

yang telah dibuat.

09/01/2018

3

4. Gambarkan state diagram untuk rangkaian

tersebut berdasarkan state table yang telah dibuat

Q

QD

Q

QD

A

A

B

B

x

y

Clk

Latihan.

Ditanyakan.

1. Tentukan persamaan next state FF yang digunakan2. Gambarkan state table berdasarkan persamaan

yang telah dibuat3. Gambarkan state diagram untuk rangkaian

tersebut berdasarkan state table yang telah dibuat

Prosedur Perancangan.

1. Ubahlah state table sederhana ke dalam bentuk state table lengkap

2. Tentukan tabel transisi required FF mengacu kepada tabel eksitasi required FF

3. Tentukan persamaan booleannya

4. Gambaran rangkaiannya

09/01/2018

4

Contoh.Rancang rangkaian sekuensial sinkron menggunakan JK-FFuntuk state table sebagai berikut ini.

Latihan.Rancang rangkaian sekuensial sinkron menggunakan D-FFuntuk state table sebagai berikut ini.

• Counter: rangkaian logika sekuensial yang melalui

suatu urutan yang ditentukan oleh kondisi (states) input.• Counter terdiri dari 2 kategori:

• Asynchronous counter (ripple counter – pencacah ripple)

• Synchronous counter

• Asynchronous counter: perubahan keadaan output

dari flip-flop digunakan untuk memicu (trigger) flip-flop lainnya

• Synchronous counter: pulsa clock input dihubungkan dengan input CP dari semua flip-flop.

3-Bit Asynchronous Up Counter

J0

Q

Q

K0

J1

Q

Q

K1

J2

Q

Q

K2

+5V

Clk

Q1 Q2 Q3

Q0

Q0

Q1

Q1

Q2

Q2

09/01/2018

5

3-Bit Asynchronous Down Counter

J0

Q

Q

K0

J1

Q

Q

K1

J2

Q

Q

K2

+5V

Clk

Q1 Q2 Q3

Q0

Q0

Q1

Q1

Q2

Q2

Synchronous Counter

J0

Q

Q

K0

J1

Q

Q

K1

J2

Q

Q

K2

Clk

Q1 Q2 Q3

Q0

Q0

Q1

Q1

Q2

Q2

Counter Signal

Q0

Q1

Q2

Q3

Counter State Diagram

UP Counter

000

010

100

110

001 111

011 101

DOWNCounter

• Pulsa input (input pulse) yang disebut dengan count

pulse dapat berupa clock pulse maupun berasal dari sumber eksternal yang dapat muncul pada interval waktu yang berurutan atau acak (random)

• Counter sering ditemukan pada peralatan yang menerapkan digital logic

• Counter terdiri dari n buah FF dan dapat menghitung nilai biner dari 0 s.d. 2n-1

• Counter yang menghitung nilai biner tersebut dinamakan binary counter.

09/01/2018

6

• Binary counter pada umumnya

lebih efisien jika dibangun dengan

T-FF atau JK-FF

• Contoh.Perhatikan tabel 3-bit counter berikut

menggunakan T-FF.

Latihan.

Gambarkan rangkaian dan state diagram counter sinkronmenggunakan JK-FF berdasarkan tabel eksitasi berikut.