TSK505-2012-Kuliah 10 11-Rangkaian Sekuensial Sinkron · Sinkron ik Widianto Rangkaian Sekuensial...

RangkaianSekuensialSinkron

@2011,Eko DidikWidianto



Pemberian NilaiKeadaan

Lisensi

Rangkaian Sekuensial SinkronTKC305 - Sistem Digital Lanjut

Eko Didik Widianto

Sistem Komputer - Fakultas Teknik Universitas Diponegoro






Lisensi

Review Kuliah

Desain rangkaian sekuensial sinkron

� FSM (Finite State Machine): diagram state, tabel state

� Desain FSM menggunakan model Moore

� Implementasi FSM menggunakan flip-flop D, T dan JK

� Evaluasi rangkaian sekuensial

Referensi:

� (Bab 8) Stephen Brown and Zvonko Vranesic,Fundamentals of Digital Logic with Verilog/VHDL, 2ndEdition, McGraw-Hill, 2005






Lisensi

Kompetensi Dasar

Setelah mempelajari bab ini, mahasiswa akan mampu:

� [C3] menerapkan model-model FSM untukmendesain rangkaian sekuensial sinkron

� [C5] mengimplementasikan desain FSMmenggunakan flip-flop D (D-FF)

� [C5] mengimplementasikan desain FSMmenggunakan flip-flop T (T-FF)

� [C5] mengimplementasikan desain FSMmenggunakan flip-flop JK (JK-FF)

� [C6] mengevaluasi desain rangkaian sekuensialtersebut






Lisensi

Bahasan

Rangkaian Sekuensial SinkronKonsep Rangkaian Sekuensial SinkronKebutuhan DesainDiagram KeadaanTabel Keadaan dan Pemberian Nilai KeadaanPeta Next-state dan KeluaranImplementasi Rangkaian

Rangkaian Sekuensial SinkronContoh Desain PencacahImplementasi dengan Flip-Flip DImplementasi dengan Flip-flop Lain

Pemberian Nilai KeadaanPermasalahan Pemberian Nilai KeadaanPetunjuk Pemberian Nilai Keadaan

Lisensi



RangkaianSekuensialSinkronKonsep RangkaianSekuensial Sinkron

Kebutuhan Desain

Diagram Keadaan

Tabel Keadaan danPemberian Nilai Keadaan

Peta Next-state dan

Keluaran

Implementasi Rangkaian



Lisensi

Bahasan




Lisensi




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Rangkaian Sekuensial Sinkron� Rangkaian sekuensial sinkron: rangkaian yang menggunakan

sinyal clock untuk mengontrol operasi rangkaian

� Transisi clock aktif menunjukkan transisi clock yangmenyebabkan terjadinya perubahan state/keadaan.Transisi bisa positif atau negatif

� Transisi positif: state dievaluasi saat transisi clocknaik dari 0 ke 1

� Transisi negatif: state dievaluasi saat transisi clockturun dari 1 ke 0

� Direalisasikan menggunakan rangkaian kombinasional dansetidaknya satu buah flip-flop

� Model rangkaian sekuensial sinkron:

� Moore: keluaran rangkaian hanya tergantung pada staterangkaian saat ini

� Mealy: keluaran rangkaian tergantung dari state rangkaiansaat ini dan masukan primernya

� Rangkaian sekuensial disebut juga finite state machine (FSM)

� Mesin keadaan yang terbatas




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Model Moore versus Mealy




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Bahasan




Lisensi




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Kebutuhan Rangkaian Sekuensial

� Desain rangkaian sekuensial sinkron yangmemenuhi spesifikasi berikut:

� Rangkaian mempunyai satu masukan, w, dan satukeluaran, z

� Semua perubahan dalam rangkaian terjadi saattransisi naik dari sinyal clock

� Keluaran z=1 jika masukan w=1 secara berurutanselama 2 clock

� Dari spesifikasi terlihat bahwa keluaran z tidak hanyatergantung dari nilai w semata




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Urutan Sinyal

� Urutan sinyal masukan dan keluaran berikutmendeskripsikan rangkaian yang diinginkan

Siklus clock t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10

w 0 1 0 1 1 1 0 1 1 0 1

z 0 0 0 0 0 1 1 0 0 1 0




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Bahasan




Lisensi




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Diagram Keadaan

� Langkah pertama untuk mendesain FSM adalahdengan menentukan berapa keadaan (state) yangdibutuhkan dan transisi apa yang mungkin darisatu keadaan ke keadaan lain

� Tanpa prosedur preset untuk tiap keadaan (bersifatsekuensial)

� Desainer harus berpikir tentang rangkaian untukmemenuhi FSM ini

� Desain dimulai dengan mendefinisikan keadaanreset, yaitu keadaan saat sumber daya diberikan kerangkaian atau sinyal reset diterima




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Diagram Keadaan (1)

� Asumsi, keadaan mulai adalah A, yaitu keadaan saatreset

� Selama masukan w=0, rangkaian tidak melakukanapapun dan nilai z=0




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Diagram Keadaan (2)

� Saat w=1, rangkaian akan mengalami transisi kekeadaan baru (B)

� Transisi ini terjadi di transisi naik sinyal clockberikutnya

� Di keadaan B ini, nilai keluaran z masih 0 (z=0)




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Diagram Keadaan (3)� Saat rangkaian berada di keadaan B dan w=1,rangkaian akan mengalami transisi ke keadaan baru(C)

� Transisi ini terjadi di transisi naik sinyal clockberikutnya

� Di keadaan C ini, nilai keluaran z menjadi 1 (z=1)karena terjadi deretan w yang bernilai 11

� Jika w=0? maka keadaan akan kembali ke A danderetan harus mulai dari keadaan A




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Diagram Keadaan (4)

� Diagram keadaan lengkap (Model Moore)

� Terdiri atas 3 keadaan A, B dan C untuk semuavaluasi nilai masukan w




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Bahasan




Lisensi




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Tabel Keadaan (State Table)

� Diagram keadaan menjabarkan fungsionalitasrangkaian (bukan implementasinya)

� Translasi ke bentuk tabular menjadi tabel keadaan(state table)

� Tabel keadaan berisi:

� Semua transisi dari tiap present_state kenext_state untuk semua valuasi dari nilai masukan(w)

� Keluaran, z, ditentukan oleh present_state (mesinMoore)

Present Next_state Output

state w=0 w=1 z

A A B 0

B A C 0

C A C 1




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Pemberian Nilai Keadaan (State Assignment)

� Keadaan didefinisikan sebagai variabel, misalkankeadaan A, B, dan C

� Tiap keadaan direpresentasikan dengan valuasi(pemberian nilai) dari variabel keadaan tersebut

� Tiap variabel state diimplementasikan dengansebuah flip-flop

� Karena terdapat 3 state yang perlu direalisasikan,maka akan diperlukan dua buah variabel state

� Menggunakan y2y1 untuk present state (sebagaivariabel present_state)

� Menggunakan Y2Y1 untuk next state (sebagaivariabel next_state)




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Tabel Keadaan Bernilai (State-assigned

Table)

� Valuasi variabel keadaan membentuk tabel keadaanbernilai

� Keadaan A=00, B=01 dan C=10

State Valuasi

A 00

B 01

C 10

Present state Next state Y2Y1 Output

y2y1 w=0 w=1 z

00 00 01 0

01 00 10 0

10 00 10 1

11 dd dd d

� Keadaan D, y2y1 = 11 ditambahkan dalam tabel

� Tidak digunakan, namun diperlukan untukkelengkapan




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Bahasan




Lisensi




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Peta Next-state dan Keluaran

� Peta Karnaugh disusun dari tabel nilai keadaanuntuk:

� Rangkaian luaran (z)� Rangkaian masukan ke flip-flop (next-state)

� Rangkaian luaran dan rangkaian masukan flip-flopadalah rangkaian kombinasional

� Mengkonstruksi peta next-sate tergantung dari tipeflip-flop (D, T, JK) yang akan digunakan untukimplementasi

� Flip-flop D dapat digunakan secara langsung

� Peta next-state disusun secara langsung dari tabelkeadaan bernilai karena Q(t + 1) = Q+ = D




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Tabel Keadaan Bernilai dan Peta Next_state

� Di rangkaian flip-flop D, nilai Y2Y1 = D2D1 denganDx adalah masukan flip-flop data x




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Tabel Keadaan Bernilai dan Peta Keluaran




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Bahasan




Lisensi




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Diagram Rangkaian




Kebutuhan Desain

Diagram Keadaan


Peta Next-state dan

Keluaran




Lisensi

Diagram Pewaktuan




RangkaianSekuensialSinkronContoh Desain Pencacah

Implementasi denganFlip-Flip D

Implementasi dengan

Flip-flop Lain


Lisensi

Bahasan




Lisensi






Implementasi dengan

Flip-flop Lain


Lisensi

Kebutuhan Desain

� Desain pencacah 2-bit untuk mencacah dengan ketentuanberikut:

� Urutan 0,1,2,3,0,... (up counter) jika sinyal kontrol U=1 atau� Urutan 0,3,2,1,0,... (down counter) jika sinyal kontrol U=0

� Desain ini membuat pencacah naik/turun 2-bit

� Masukan U mengontrol arah pencacahan (naik/turun)� Masukan Reset mereset pencacah ke NOL� Dua keluaran (Z1Z0) menunjukkan nilai keluaran (0-3)� Pencacah menghitung saat transisi positif sinyal clock

� Tujuan: mendesain rangkaian pencacah sebagai mesinsekuensial sinkron menggunakan

� Flip-flop D, T, dan JK






Implementasi dengan

Flip-flop Lain


Lisensi

Diagram Keadaan Pencacah






Implementasi dengan

Flip-flop Lain


Lisensi

Tabel Keadaan Pencacah

Present Next state Output

state U=0 U=1 Z1Z0

A D B 00

B A C 01

C B D 10

D C A 11






Implementasi dengan

Flip-flop Lain


Lisensi

Tabel Keadaan Bernilai

� Misalnya:

� Memilih pemberian nilai keadaan A=00, B=01, C=10dan D=11

� Keluaran Z1Z0 menjadi output dari flip-flop secaralangsung (nilai variabel present_state)

Present state Next state Y2Y1 Output

y2y1 U=0 U=1 Z1Z0

00 11 01 00

01 00 10 01

10 01 11 10

11 10 00 11






Implementasi dengan

Flip-flop Lain


Lisensi

Bahasan




Lisensi






Implementasi dengan

Flip-flop Lain


Lisensi

Implementasi dengan Flip-Flip D

� Untuk implementasi FSM dengan flip-flop D, sinyalnext-state dalam tabel pemberian nilai keadaanberkaitan secara langsung dengan sinyal yang harusdiaplikasikan ke masukan D

� atau Dx = Yx

� Kemudian peta Karnaugh untuk masukan D dapatditurunkan secara langsung dari tabel keadaanbernilai

� Mekanisme ini tidak berlaku untuk tipe flip-flop lain(T, JK)






Implementasi dengan

Flip-flop Lain


Lisensi

Tabel Keadaan Bernilai dan Peta Next state






Implementasi dengan

Flip-flop Lain


Lisensi

Diagram Rangkaian (Flip-flop D)






Implementasi dengan

Flip-flop Lain


Lisensi

Bahasan




Lisensi






Implementasi dengan

Flip-flop Lain


Lisensi

Implementasi dengan Flip-flop Lain

� Untuk flip-flop T- dan JK-, langkah yang perludilakukan adalah menurunkan input yang diinginkanke dalam flip-flop

� Dimulai dengan mengkonstruksi tabel transisi untukflip-flop yang akan digunakan

� Tabel ini menyederhanakan daftar masukan yangdiinginkan untuk satu perubahan keadaan

� Tabel transisi ini digunakan dengan tabel keadaanbernilai untuk menyusun sebuah tabel eksitasi

� Tabel eksitasi menentukan masukan flip-flop yangdiperlukan yang harus dieksitasi untuk menyebabantransisi ke masukan berikutnya






Implementasi dengan

Flip-flop Lain


Lisensi

Tabel Transisi

� Tabel transisi mendaftar masukan flip-flop yangmempengaruhi perubahan tertentu

� Diturunkan dari tabel karakteristik flip-flop yangdigunakan

� Tabel ini menunjukkan nilai masukan untuk tiapkemungkinan perubahan keadaan dari Q ke Q+






Implementasi dengan

Flip-flop Lain


Lisensi

Implementasi dengan Flip-flop T

� Menggunakan daftar dari tabel transisi untukmenurunkan masukan flip-flop berdasarkan tabelkeadaan bernilai

� Membentuk tabel eksitasi

Q Q+ T

0 0 0

0 1 1

1 0 1

1 1 0






Implementasi dengan

Flip-flop Lain


Lisensi

Tabel Eksitasi dan Peta Karnaugh

� Mencari masukan T1untuk flip-flop #1 dan T2 untukflip-flop #2

� Kolom next_state diabaikan sehingga diperolehtabel eksitasi






Implementasi dengan

Flip-flop Lain


Lisensi

Diagram Rangkaian (Flip-flop T)






Implementasi dengan

Flip-flop Lain


Lisensi

Implementasi flip-flop JK

� Menggunakan daftar dari tabel transisi untukmenurunkan masukan flip-flip berdasarkan tabelkeadaan bernilai

� Harus dilakukan untuk tiap masukan (J dan K) di tiapflip-flop






Implementasi dengan

Flip-flop Lain


Lisensi

Implementasi flip-flop JK (2)

� Membuat tabel eksitasi

� Tiap kolom next_state diuraikan menjadi 2 kolommasukan JK, yaitu J2K2 untuk flip-flop #2 danJ1K1untuk flip-flop #1






Implementasi dengan

Flip-flop Lain


Lisensi

Tabel Eksitasi dan Peta Karnaugh

� Mencari masukan J dan K untuk flip-flop #1






Implementasi dengan

Flip-flop Lain


Lisensi

Tabel Eksitasi dan Peta Karnaugh (2)

� Mencari masukan J dan K untuk flip-flop #2






Implementasi dengan

Flip-flop Lain


Lisensi

Diagram Rangkaian (Flip-flop JK)





Pemberian NilaiKeadaanPermasalahan PemberianNilai Keadaan

Petunjuk Pemberian Nilai

Keadaan

Lisensi

Bahasan




Lisensi







Keadaan

Lisensi

Permasalahan Pemberian Nilai Keadaan

� Di contoh sebelumnya, pemberian nilai keadaanyang dilakukan masih sederhana dan secaralangsung

� Keadaan A diberi nilai 00, B dengan 01, C dengan 10dan seterusnya

� Bagaimana melakukan pemberian nilai alternatifuntuk keadaan yang dapat menghasilkan solusirangkaian yang lebih sederhana?







Keadaan

Lisensi

Pemberian Nilai Keadaan Alternatif

� Dengan mengubah nilai keadaan

Keadaan Nilai semula Nilai Alternatif

A 00 00

B 01 01

C 10 11

Tidak digunakan 11 10

� Tabel nilai keadaannya menjadi:







Keadaan

Lisensi

Implementasi Rangkaian yang

Disederhanakan

Bandingkan dengan:







Keadaan

Lisensi

Permasalahan Pemberian Nilai Keadaan

� Secara umum, untuk rangkaian yang lebih besar dankompleks, pemberian nilai keadaan yang berbedadapat sangat berpengaruh ke biaya implementasirangkaian akhirnya

� Pemberian nilai keadaan merupakan langkah kritis� Bahkan seringkali tidak mungkin (tidak dapatdilakukan) untuk menemukan pemberian nilaivariabel terbaik untuk rangkaian yang besar karenajumlah keadaan yang tersedia banyak

� Perangkat CAD digunakan untuk membuatpemberian nilai keadaan menggunakan teknikheuristik







Keadaan

Lisensi

Bahasan




Lisensi







Keadaan

Lisensi

Petunjuk Pemberian Nilai Keadaan

� Petunjuk ini tidak menjamin solusi yang minimal(paling sederhana)

� Nilai keadaan-keadaan disebut berdekatan jikamereka hanya berbeda satu variabel keadaan

Petunjuk pemberian nilai keadaan:

1. Keadaan-keadaan yang mempunyai next_state yangsama untuk suatu masukan w seharusnya diberikannilai yang berdekatan

2. Keadaan-keadaan yang merupakan next_state daristate yang sama seharusnya diberikan nilai yangberdekatan

3. Keadaan-keadaan yang mempunyai keluaran yangsama untuk suatu masukan seharusnya diberikannilai yang berdekatan (grup 1 di keluaran K-map)







Keadaan

Lisensi

Petunjuk Penugasan Keadaan

1. Keadaan-keadaan yangmempunyai next_state yangsama untuk suatu masukanw seharusnya diberikan nilaiyang berdekatan

2. Keadaan-keadaan yangmerupakan next_state darikeadaan yang samaseharusnya diberikan nilaiyang berdekatan







Keadaan

Lisensi

Contoh Diagram Keadaan Moore

� Diagram untuk mendeteksi urutan 101







Keadaan

Lisensi

Contoh Pemberian Nilai Keadaan

� Dua variabelkeadaan y1y0

� A=00 (keadaanmulai)

1. {A,D}, {B,D}, {A,C}

2. {A,D}, {B,C}

3. {A,B,C}







Keadaan

Lisensi

Tabel Keadaan BernilaiPresent state Next state Y2Y1 Output

y2y1 w=0 w=1 Z

(A) 00 (A) 00 (B) 11 0

(B) 11 (C) 01 (B) 11 0

(C) 01 (A) 00 (D) 10 0

(D) 10 (C) 01 (B) 11 1

� Tugas:

� Gambarkan rangkaian sekuensialnya dan bandingkan darirangkaian sebelumnya dengan pemberian A=00, B=01,







Keadaan

Lisensi

One Hot Encoding� Cara lain untuk memberikan nilai ke keadaan adalahdengan menggunakan variabel keadaan sebanyakjumlah keadaan yang mungkin dalam rangkaiansekuensial tersebut

� Tiap keadaan, (n-1) variabel keadaan bernilai 0,sedangkan 1 variabel bernilai 1

� Metode ini disebut one-hot encoding

� Variabel yang bernilai 1 dikatakan ’hot’

� Dalam implementasinya, metode ini membutuhkanflip-flop yang lebih banyak, namun akanmempermudah ekspresi keluaran

� Ekspresi keluaran yang lebih sederhana akanmembuat rangkaian lebih cepat, karena delaypropagasi dari keluaran flip-flop ke keluaranberkurang

� Tugas: Desain rangkaian deteksi urutan 101menggunakan pemberian nilai secara one-hotencoding






Lisensi

LisensiCreative Common Attribution-ShareAlike 3.0Unported (CC BY-SA 3.0)

� Anda bebas:� untuk Membagikan— untuk menyalin,mendistribusikan, dan menyebarkan karya, dan

� untuk Remix— untuk mengadaptasikan karya

� Di bawah persyaratan berikut:� Atribusi— Anda harus memberikan atribusi karyasesuai dengan cara-cara yang diminta oleh pembuatkarya tersebut atau pihak yang mengeluarkanlisensi. Berikan atribusi secukupnya jika Andamenggunakan karya ini.

� Pembagian Serupa— Jika Anda mengubah,menambah, atau membuat karya lain menggunakankarya ini, Anda hanya boleh menyebarkan karyatersebut hanya dengan lisensi yang sama, serupa,atau kompatibel.

� Lihat: Creative Commons Attribution-ShareAlike 3.0Unported License

TSK505-2012-Kuliah 10 11-Rangkaian Sekuensial Sinkron · Sinkron ik Widianto Rangkaian Sekuensial...

Documents

Transcript of TSK505-2012-Kuliah 10 11-Rangkaian Sekuensial Sinkron · Sinkron ik Widianto Rangkaian Sekuensial...