Post on 18-Oct-2015
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
?
i
?
Arsitektur dan Organisasi Komputer
{ Cache Memory }
Dosen : Drs. Eko Polosoro MM M!Kelas : "#$ama : %is &idya 'armoko
(onal Chandra)oga Prihastomo
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
MA*%+!E(MA*%+!E( %,M-%,M- KOMP-!E(KOMP-!E(
-$%E(+%!A+-$%E(+%!A+ #-D%#-D% ,-'-(,-'-(/011/011
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
KataKata PengantarPengantar
Dengan rahmat Allah SWT, kami dapat menyelesaikan tugas makalah mata kuliah
Arsitektur dan Organisasi Komputer sesuai waktu yang telah ditentukan.
Dalam makalah ini kami mengambil tema mengenai Cache Memory. Cache memory
merupakan memori yang memiliki keepatan sangat tinggi, digunakan sebagai perantara
antaraMain Memory dan !"#. $emori ini mempunyai keepatan lebih tinggi daripadaMain
Memory, namun harganya lebih mahal. Cache memory digunakan untuk men%embatani
perbedaan keepatan !"# yang sangat tinggi dengan keepatan &A$ yang %auh lebih rendah.
Dengan menggunakan cache memory, se%umlah data dapat dipindahkan ke memori ini dalam
sekali waktu, dan kemudian A'# akan mengambil data tersebut dari memori ini. Dengan
pendekatan seperti ini, pemrosesan data dapat dilakukan lebih epat daripada kalau !"#
mengambil data seara langsung dari &A$.
Seperti pepatah mengatakan( Tak ada gading yang tak retak. Oleh karena itu, kami
mohon masukan dari makalah yang telah kami sa%ikan guna penyempurnaan pada penulisan
makalah ini.
)akarta, *+ )uni -**
ormat kami,
?ii ?Tim "enyusun
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
DaftarDaftar IsiIsi
Kata Pengantar ......................................................................................................... ii
Daftar Isi .................................................................................................................... iii
Daftar Gambar ......................................................................................................... i/
Daftar Tabel .............................................................................................................. /
BAB I MAIN MEMORY*.*. "endahuluan ................................................................................................... *
*.. "engelompokkan $emory ............................................................................. *.0. )enis $emory ................................................................................................ 0
*.1. ubungan Antara !"# dengan $ain $emory dal Alat2alat 34O .................. 5
*.5. Karakteristik Sistem $emory ........................................................................ +
BAB II CACHE MEMORY
.*. !ahe $emory .............................................................................................. 6
.. 'e/el !ahe $emory .................................................................................... *-.0. Kapasitas !ahe ............................................................................................. *
.1. #kuran 7lok .................................................................................................. *
BAB III MAPPING CACHE MEMORY
0.*. "emetaan ........................................................................................................ *10.. Algoritma "enggantian .................................................................................. *
0.0. Write "oliy ................................................................................................... 0.1. $iss !ahe .................................................................................................... 0
BAB IV PENUTUP ................................................................................................... 1
?iii ?
DATAR PU!TAKA
"AMPIRAN
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
DaftarDaftar GambarGambar
8ambar *.*. 9aum Tubes ...................................................................................... 0
8ambar *.. $esin 9aum Tubesdengan $agneti !ore Storage ......................... 1
8ambar *.0. Single 'ayerTthin :ilm dengan Ta; &esistors .................................. 1
8ambar *.1. Semiondutor Storage berbentuk S3$$ ............................................ 1
8ambar *.5. )osephson )untion !hip ...................................................................... 5
8ambar *. ................................... 5
8ambar *.?. Keterhubungan !"#, $$, dan 34O ...................................................... , yaitu &O$ yang dapat
dihapus dengan sinar ultra /iolet serta dapat diprogram kembali berulang2ulang
0. EEPROM =lectrically rasable %rogrammable (ead 'nly Memory>, yaitu
&O$ yang dapat dihapus seara elektronik dan dapat diprogram kembali
#$/$ 0enis Mem)r,
7erdasarkan komponen yang digunakan terbagi atas (
A$ Va1''m T'bes
Komputer generasi pertama B;3A! tahun *61< menggunakan komponen tabung
hampa udara untuk main memory. $emori ini relati@ berukuran besar dan tiap2tiap tabung hampa udara mewakili * bit.
8ambar *.* C 8ambar ac$$m T$bes
B$ Magneti1 C)re !t)rage
?3?
Digunakan sekitar tahun *6 dan
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
ditumpuk membentuk suatu core stack.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
$asing2masing core dapat menyimpan * bit bila dimagnetasi dengan suatu arus
listrik dari dua arah %urusan yang masing2masing bermuatan arus.
8ambar *. C 8ambar $esin ac$$m T$be denganMagnetic Core Storage
C$ Planar T&in2ilm !t)rage
Terbuat dari lempengan tipis keramik atau metal tembus pandang yang berisi
kumpulan besi nikel berbentuk empat persegi pan%ang keil dihubungkan
dengan kabel2kabel.
8ambar *.0 C 8ambar Single *ayerTthin +ilm dengan Ta, (esistors
D$ !emi1)n%'1t)r !t)rage
$ulai banyak digunakan se%ak tahun *6?-2an hingga sekarang. Terbuat dari
9'S3 =ery *arge Scale Integration> yaitu meletakkan se%umlah besar iruit ke
dalam suatu hip. Teknologi yang digunakan adalah $OS =Metal '!ide
Semicond$ctor> dan bersi@at volatile.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
?4?
8ambar *.1 C 8ambar Semicond$ctor Storageberbentuk Single In-line Memory Mod$le .SIMM)
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
E$ 0)se*&s)n 0'n1ti)n
Diiptakan oleh 7rian )osephson dari 3nggris. $erupakan memori yang dapat
melakukan switch dari bit * ke bit - atau sebaliknya dengan keepatan yang
tinggi, yaitu kurang dari sepertriliun detik. $enggunakan suatu tempat tertutupyang berisi heli$m air dengan suhu sekitar 2-- dera%at elius.
8ambar *.5 C 8ambar/osephson /$nction Chip
$ C&arge%2C)'*le% De3i1e -CCD.
$erupakan memori yang terdiri dari ribuan metal bu%ur sangkar berukuran keil
yang masing2masing dapat menyimpan in@ormasi digit binari dalam bentuk
beban elektronik =electric charge>
8ambar *.< C 8ambarDelta-Doped Charged Co$pled Devices .CCD)
#$4$ H'b'ngan Antara CPU %engan Main Mem)r, %an Alat2Alat I5O7erikut ini adalah hubungan antara !"# dengan main memory dan alat2alat 34O(
A$ BU!
?5?
Disebut %uga pathway, merupakan suatu sirkuit yang merupakan %alur
transportasi in@ormasi antara dua atau lebih alat2alat dalam sistem komputer. 7us
yang menghubungkan antara !"# dengan main memory disebut dengan internal
bus, sedangkan yang menghubungkan !"# dengan alat2alat input4output disebut
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
eEternal bus.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
)enis2%enis bus (
*. Data b$s, yaitu bus yang digunakan untuk %alur transportasi data dan
instruksi
. "ddress b$s, yaitu bus yang digunakan untuk %alur transportasi untuk alamat
di main memory untuk data atau instruksi yang akan diambil atau direkam
0. Control b$s, yaitu bus yang digunakan untuk mengirimkan signal sebagai
pemberitahuan akan dikirimkan suatu in@ormasi atau telah diterimanya
in@ormasi yang dikirimkan dari satu alat ke alat yang lain.
8ambar *.? C 8ambar Keterhubungan !"#, $$, dan 34O
Di dalam internal bus, hubungan antara !"# dengan main memory melalui data bus
yang dihubungkan dengan memory data register =$D&>, address b$s yang
dihubungkan dengan memory address register =$A&> dan control b$s yang
dihubungkan dengan control $nit.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
?6?
8ambar *.+ C 8ambar Keterhubungan !"#, $$, dan 34O melalui &egister
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
B$ I5O PORT
Alat2alat input4output tidak dilekatkan langsung dengan bus tetapi melalui suatu
34O port atau 34O inter#ace. Alat2alat input4output dapat berkomunikasi dengan
!"# dengan ara mengirimkan in@ormasi yang akan dikomunikasikan lewat bus.3n@ormasi yang dikirim dari alat input4output =peripheral device> ke main
memory atau ke register di !"# diletakan di 34O port dan dikirimkan lewat data
bus. Demikian %uga bila in@ormasi dari main memory akan dikirimkan ke
peripheral de/ie %uga melalui data bus dan diterima di 34O port. !ara ini disebut
%uga dengan program-controlled I0'. !ara ini banyak diterapkan pada alat 34O
yang hanya dapat menangani satu karakter atau * byte atau * word sa%a tiap saat
misalnya keyboard.
C$ DMA CONTRO""ER
#ntuk peripheral de/ie yang mempunyai keepatan tinggi, tidaklah ekonomis
untuk pengiriman in@ormasi byte per byte atau word per word, dan akan lebih
ekonomis bila pengiriman in@ormasi dilakukan sekaligus per blok in@ormasi. 7ila
in@ormasi dikirim sekaligus per blok dan !"# harus selalu mengawasi
pengiriman in@ormasi, maka akan ter%adi suatu waktu yang terbuang =idle time>.
D$A =Direct Memory "ccess> merupakan suatu konsep yang akan membuat
komunikasi in@ormasi antara peripheral de/ie dengan main memory akan lebih
e@isien. D$A controller mempunyai suatu processor sendiri di dalamnya
berupa 3! khusus yang akan menangani operasi baa dan tulis antara main
memory dan device peripheral.
Dengan ara D$A ini, !"# ukup sekali sa%a memberi signal ke D$Acontroller untuk melakukan pengiriman se%umlah blok data antara main memory
dengan device peripheral, yang selan%utnya urusan pengiriman data tersebut
akan dilakukan oleh processor di D$A tanpa turut ampur dari !"#, sehingga
dapat melakukan peker%aan yang lain.
?7?
!ara D$A ini biasanya digunakan untuk device peripheral yang mempunyai
keepatan tinggi yang membutuhkan pengiriman blok data yang besar, misalnya
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
hard disk drive.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
D$ I5O CHANNE"
34O Channel adalah suatu D$A controller yang digunakan bersama2sama untuk
se%umlah alat2alat 34O. $asing2masing alat 34O dihubungkan dengan suatu
channel lewat suatu controller. Sebuah controller dapat digunakan untukse%umlah alat2alat 34O se%enis, misalnya akan digunakan dua atau lebih disk drive
pada sebuah komputer.
#$6$ Kara+teristi+ !istem Mem)ri
Adapun karakteristik sistem memori adalah sebagaimana tabel berikut(
Kara+teristi+ Keterangan
'okasi *. !"#
. 3nternal =main>
0. BEternal =secondary>
Kapasitas *. #kuran word
. )umlah word
Satuan Trans@er *. Block
. &ord
$etode Akses *. Se1$ential "ccess
. Direct "ccess
0. (andom "ccess
1. "ssociative "ccessKiner%a *. "ccess Time
. Cycle Time
0. Trans#er (ate
Tipe :isik *. Semi konduktor
. $agnetik
Karakteristik :isik *. olatile4on2olatile
. raseable4on2raseable
?8?Tabel *.*. Tabel Karakteristik Sistem $emori
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
BABBAB IIII CACHECACHE
MEMORYMEMORY
($#$ Ca1&e Mem)r,
Cache memory merupakan lokasi data sementara antara prosesor dengan main
memory. "enempatan cache memory ditu%ukan untuk mengurangi gap antara
keepatan prosesor dengan keepatan main memory. 8ambar .*. di bawah ini
menun%ukkan posisi ahe memory yang diletakkan antara prosesor =!"#> dengan
main memory. Sedangkan gambar .. memperlihatkan sistem interkoneksi untuk
cache memory.
CP- Word
Transfer
CacheMemory
Bloc
k
Transfe
r
Main
Memory
8ambar .*. 8ambar "osisi Cache Memorypada Sistem Memory.
?9 ?
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
8ambar .. 8ambar Sistem 3nterkoneksi yang terkait dengan Cache Memory.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
Cacheberasal dari kata cash. Dari istilah tersebut cache adalah tempat menyembunyikan
atau tempat menyimpan sementara. Sesuai de@inisi tersebut cache memory adalah tempat
menympan data sementara. !ara ini dimaksudkan untuk meningkatkan trans@er data
dengan menyimpan data yang pernah diakses pada cache memory tersebut, sehingga
apabila ada data yang ingin diakses adalah data yang sama maka maka akses akan dapat
dilakukan lebih epat. Cache memory ini adalah memori tipe SD&A$ yang memiliki
kapasitas terbatas namun memiliki keepatan yang sangat tinggi dan harga yang lebih
mahal dari memori utama. Cache memory ini terletak antara register dan &A$ =memori
utama> sehingga pemrosesan data tidak langsung mengau pada memori utama.
Karakteristik cache memory adalah sebagai berikut(
? Kapasitas relati@ lebih keil dari main memory, tetapi memiliki keepatan yang
relati/ lebih tinggi dibanding main memory2
? Cache memory merupakan suatu memori b$##er =salinan data> bagi memori
utama
? $eskipun cache menggunakan in@ormasi yang tersimpan dalam memori utama,
tetapi ia tidak berhadapan seara langsung dengan memori utama
? &ord yang disimpan didalam cache memory adalah word yang diambil dari main
memory, yang diker%akan sesuai perintah !"#.
($($ "e3el Ca1&e Mem)r,
ingga saat ini, cache memory terbagi atas tiga le/el yaitu '*, ' dan '0. Cache
memory memori le/el * ='*> adalah cache memory yang terletak dalam prosesor
=internal cache>. Cache memory ini memiliki keepatan akses paling tinggi dan
harganya paling mahal. #kuran memori berkembang mulai dari +K7,
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
Sedangkan cache memory le/el 0 hanya dimiliki oleh prosesor yang memiliki unit lebih
dari satu misalnya d$alcore dan 1$adcore. :ungsinya adalah untuk mengontrol data
yang masuk dari tembolok ' dari masing2masing inti prosesor.
'e/el atau ' ahe merupakan bagian dari strategi penyimpanan multi le/el untuk
meningkatkan per@orma komputer. Terdapat tiga le/el cache yang digunakan pada
komputer, yaitu '*, ' dan '0 cache. Tiap2tiap ahe tersebut men%embatani %arak =gap>
diantara proessor yang sangat epat, dengan memori &A$ =&andom Aess $emory>
yang %auh lebih lambat.
Sementara desainnya terus mengalami perubahan, '* cachebiasanya telah terintegrasi
=b$ilt in> ke dalam proessor, sementara ' cache biasanya terintegrasi pada
motherboard =bersamaan dengan ' cache>. ;amun, beberapa proessor kini
menggabungkan ' cache serta '* cache, dan bahkan beberapa diantaranya %uga
menggungkan '0 cache. Keepatan yang paling tinggi terdapat pada '* cache,
kemudian menurun pada ' dan '0 cache. ;amun kebalikannya, semakin besar angka
cache, maka semakin besar pula kapasitas penyimpanan datanya.
8ambar .0. 8ambar !ontoh 'e/el Cachepada%rocessor.
?11?Tugas dari cache proessor adalah untuk mengantisipasi data re1$est, sehingga ketika
pengguna mengakses sebuah program yang sering digunakan, sebagai ontohnya,
instruksi2instruksi yang dibutuhkan untuk men%alankan program tersebut telah siap
digunakan, disimpan pada ahe. Ketika hal ini ter%adi, !"# dapat memproses reFuest
tanpa adanya %eda =delay>, sehingga dapat meningkatkan per@orma komputer seara
drastis.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
!"# pertama2tama akan memeriksa '* ahe, diikuti dengan ' dan '0 cache. )ika
proessor telah menemukan bit data yang dibutuhkan, maka disebut dengan cache hit.
;amun %ika cache tidak menyediakan bit data yang dibutuhkan, proessor
mendapatkan sebuah ahe miss, dan data perlu ditarik dari &A$ yang lebih lambat
atau hard disk yang %uga lebih lambat.
($/$ Ka*asitas Ca1&e
$enentukan ukuran cache memory sangatlah penting untuk mendongkrak kiner%a
komputer. Dari segi harga cache memory sangatlah mahal tidak seperti memori utama.
Semakin besar kapasitas cache tidak berarti semakin epat prosesnya, dengan ukuran
besar akan terlalu banyak gate pengalamatannya sehingga akan
memperlambat proses.
Kita bisa melihat beberapa merek prosesor di pasaran beberapa waktu lalu. A$D
mengeluarkan prosesor K5 dan K< dengan cache memory yang besar =*$7> tetapi
kiner%anya tidak bagus. Kemudian 3ntel pernah mengeluarkan prosesor tanpa cache
memory untuk alasan harga yang murah, yaitu seri 3ntel !eleron pada tahun *66+2an
hasil kiner%anya sangat buruk terutama untuk operasi data besar,#loating point, 0D. 3ntel
!eleron /ersi berikutnya sudah ditambah cache memory sekitar *+K7.
'alu berapa idealnya kapasitas cache memoryG Se%umlah penelitian telah mengan%urkan
bahwa ukuran ahe antara *K7 dan 5*K7 akan lebih optimum.
($4$ U+'ran Bl)+
Blemen ranangan yang harus diperhatikan lagi adalah ukuran blok. Telah di%elaskan
adanya si@at lokalitas re@erensi maka nilai ukuran blok sangatlah penting. Apabila blok
berukuran besar ditrans@er ke cache akan menyebabkan hit ratio mengalami penurunan
karena banyaknya data yang dikirim disekitar re@erensi. Tetapi apabila terlalu keil,
dimungkinkan memori yang akan dibutuhkan !"# tidak terakup. Apabila blok
berukuran besar ditrans@er ke cache, maka akan ter%adi (
?12?*. 7lok2blok yang berukuran lebih besar mengurangi %umlah blok yang menempati
ahe. Karena isi cache sebelumnya akan ditindih.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
. Dengan meningkatnya ukuran blok maka %arak setiap word tambahan men%adi lebih
%auh dari word yang diminta, sehingga men%adi lebih keil kemungkinan2 nya
digunakan epat.
ubungan antara ukuran blok dan hit ratio sangat rumit untuk dirumuskan, tergantung
pada karakteristik lokalitas programnya dan tidak terdapat nilai optimum yang pasti telah
ditemukan. #kuran antara 1 hingga + satuan yang dapat dialamati
=word atau byte> ukup beralasan untuk mendekati nilai optimum.
?13?H
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
BABBAB IIIIII
MAPPINGMAPPING CACHECACHE MEMORYMEMORY
/$#$ Pemetaan
Karena saluran cache memory lebih sedikit dibandingkan dengan blok memori
utama, maka diperlukan algoritma untuk pemetaan blok memori utama ke dalam saluran
cache memory. "emilihan terhadap @ungsi pemetaan akan sangat menentu2 kan bentuk
organisasi cache memory.
Telah kita ketahui bahwa cache memory mempunyai kapasitas yang keil dibandingkan
memori utama. Sehingga diperlukan aturan blok2blok mana yang diletakkan dalamcache memory. Terdapat tiga metode, yaitu pemetaan langsung =direct mapping>,
pemetaan asosiati@, dan pemetaan asosiati@ set.
#$ Dire1t Ma**ing
? Setiap blok pada main memory dipetakan dengan line tertentu pada cache.
i = j modulo C
di mana i adalah nomor line pada ahe yang digunakan untuk meletakkan blokmain memory ke2%.
? )ika $ I
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
? &ord identi#ierberisi in@ormasi tentang lokasi word atau unit addressable
lainnya dalam line tertentu pada ahe.
? *ine identi#ierberisi in@ormasi tentang nomor @isik =bukan logika> line pada
ahe.
? Tag identi#ier disimpan pada ahe bersama dengan blok pada line.
o #ntuk setiap alamat memory yang dibuat oleh !"#, line tertentu yang
menyimpan opy alamat tsb ditentukan, %ika blok tempat lokasi data tersebut
sudah dikopi dari main memory ke cache.
o Tag yang ada pada line akan diek untuk melihat apakah benar blok yang
dimaksud ada pada line tsb.
8ambar 0.*. 8ambar OrganisasiDirect
Mapping.
Keuntungan menggunakanDirect Mapping antara lain(
? $udah dan murah diimplementasikan.
?
15?
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
? $udah untuk menentukan letak salinan data main memorypada cache.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
Kerugian menggunakanDirect Mapping antara lain(
? Setiap blok main memory hanya dipetakan pada * line sa%a.
? Terkait dengan si@at lokal pada main memory, sangat mungkin mengakses blok
yang dipetakan pada line yang sama pada cache. 7lok seperti ini akan
menyebabkan seringnya sapu masuk dan keluar data ke4dari cache, sehingga hit
ratio mengeil.3it ratio adalah perbandingan antara %umlah ditemukan2 nya data
pada ahe dengan %umlah usaha mengakses cache.
?16?
8ambar 0.. 8ambar !ontoh "engalamatanDirect Mapping.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
&ingkasan direct mapping nampak pada tabel berikut(
Item Keterangan
"an%ang alamat =s J w> bits
)umlah unit yang dapat dialamati sJw words or bytes#kuran 7lok sama dengan ukuran 'ine w words or bytes)umlah blok di memori utama sJ w4w I s
)umlah line di ahe m I r
7esarnya tag =s C r> bits
Tabel 0.*. TabelDirect Mapping
($ Ass)1iati3e Ma**ing
?
$emungkinkan blok diletakkan di sebarang line yang sedang tidak terpakai.? Diharapkan akan mengatasi kelemahan utamaDirect Mapping.
? arus mengu%i setiap cache untuk menemukan blok yang diinginkan.
o $engeek setiap tag pada line
o Sangat lambat untuk cacheberukuran besar.
? ;omor line men%adi tidak berarti."ddress main memory dibagi men%adi
@ield sa%a, yaitu tag dan word o##set.
?17?
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
8ambar 0.0. 8ambar Organisasi"ssociative Mapping.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
? $elakukan penarian ke semua tag untuk menemukan blok.
? !ahe dibagi men%adi bagian (
o lines dalam S&A$
o tag dalam assoiati/e memory
8ambar 0.1. 8ambar !ontoh "engalamatan"ssociative Mapping.
Keuntungan"ssociative Mapping( epat dan @leksibel.
?18?
Kerugiannya( biaya implementasi. $isalnya ( untuk ahe ukuran + kbyte
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
dibutuhkan *-1 E *? bit associative memory untuk menyimpan tag identi#ier.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
&ingkasan associative mapping nampak pada tabel berikut(
Item Keterangan
"an%ang alamat =s J w> bits
)umlah unit yang dapat dialamati sJw words or bytes#kuran 7lok sama dengan ukuran 'ine w words or bytes)umlah blok di memori utama sJ w4w I s
)umlah line di ahe undetermined
7esarnya tag s bits
Tabel 0.. Tabel"ssociative Mapping
/$ !et Ass)1iati3e Ma**ing
?
$erupakan kompromi antaraDirect dengan+$ll "ssociative Mapping.
? $embagi ahe men%adi se%umlah set =/> yang masing2masing memiliki
se%umlah line =k>
? Setiap blok dapat diletakkan di sebarang line dengan nomor set(
nomor set = j modulo v
?19?
8ambar 0.5. 8ambar Organisasi4-&ay Set "ssociative Mapping.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
? )ika sebuah set dapat menampung line, maka ahe disebut memiliki 2
way set associative cache.
? ampir semua cache yang digunakan saat ini menggunakan organisasi atau
12way set associative mapping.
8ambar 0.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
&ingkasanset associative mapping nampak pada tabel berikut(
Item Keterangan
"an%ang alamat =s J w> bits
)umlah unit yang dapat dialamati sJw words or bytes#kuran 7lok sama dengan ukuran 'ine w words or bytes)umlah blok di memori utama d
)umlah line dalam set k
)umlah set 9Id
)umlah line di ahe K/ I kLd7esarnya tag =s2d> bits
Tabel 0.0. Tabel Set "ssociative Mapping
/$($ Alg)ritma Penggantian
Mang dimaksud algoritma penggantian adalah suatu mekanisme pergantian blok2
blok dalam cache memory yang lama dengan data baru. Dalam pemetaan langsung
tidak diperlukan algoritma ini, namun dalam pemetaan asosiati@ dan asosiati@ set,
algoritma ini mempunyai peranan penting untuk meningkatkan kiner%a cache
memory.
?21?7anyak algoritma penggantian yang telah dikembangkan. Algoritma yang paling
e@ekti@ adalah *east (ecently 5sed ='>, yaitu mengganti blok data yang terlama
berada dalam cache memory dan tidak memiliki re@erensi. Algoritma lainnya adalah
+irst In +irst '$t =:3:O>, yaitu mengganti blok data yang awal masuk. Kemudian
*east +re1$ently 5sed =':#> adalah mengganti blok data yang mempunyai
re@erensi paling sedikit. Teknik lain adalah algoritma (andom, yaitu penggantian
tidak berdasakan pemakaian datanya, melainkan berdasarkan slot dari beberapa slot
kandidat seara aak.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
/$/$ 7rite P)li1,
Apabila suatu data telah diletakkan pada cache memory maka sebelum ada
penggantian harus diek apakah data tersebut telah mengalami perubahan. Apabila
telah berubah maka data pada memori utama harus di2$pdate6 $asalah penulisan ini
sangat komplek, apalagi memori utama dapat diakses langsung oleh modul 34O, yang
memungkinkan data pada memori utama berubah, lalu bagaimana dengan data yang
telah dikirim pada cacheG Tentunya perbedaan ini men%adikan data tidak /alid.
Teknik yang dikenalkan diantaranya, write thro$gh, yaitu operasi penulisan
melibatkan data pada memori utama dan sekaligus pada cache memory sehingga data
selalu /alid. Kekurangan teknik ini adalah men%adikan lalu lintas data ke memori
utama dan cache memory sangat tinggi sehingga mengurangi kiner%a sistem, bahkan
bisa ter%adi hang. Teknik lainnya adalah write back, yaitu teknik meminimasi
penulisan dengan ara penulisan pada cache memory sa%a. "ada saat akan ter%adi
penggantian blok data cache memory maka baru diadakan penulisan pada memori
utama. $asalah yang timbul adalah manakala data di memori utama belum di2
$pdate telah diakses modul 34O sehingga data di memori utama tidak /alid.
"enggunaan m$lti cache terutama untuk m$ltiprocessor adan men%umpai masalah
yang lebih komplek. $asalah /alidasi data tidak hanya antara cache memory dan
memori utama sa%a, namun antar cache memory%uga harus diperhatikan. "endekatan
penyelesaian masalah yang dapat dilakukan adalah dengan (
?B$s &atching with &rite Thro$gh, yaitu setiap cache controller akan
memonitoring bus alamat untuk mendeteksi adanya operasi tulis. Apabila ada
operasi tulis di alamat yang datanya digunakan bersama maka cache controller
akan mengin/alidasi data cache2nya.
? 3ardware Transparency7 yaitu adanya perangkat keras tambahan yang men%amin
semua updating data memori utama melalui cache dire@leksikan pada seluruh
cache yang ada.
?22?
? on Cacheable Memory7 yaitu hanya bagian memori utama tertentu yang
digunakan seara bersama. Apabila ada mengaksesan data yang tidak di share
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
merupakan kegagalan cache.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
/$4$ Miss Ca1&e
Saat miss menulis, anda bisa punya pilihan antara membawa blok ke cache =write2
allocate> atau tidak =write2no2allocate>. Saat miss membaa, anda selalu membawa
blok ke cache =lokalitas spasial atau temporal> 2 blok mana yang diganti(
? tidak ada pilihan untuk direct-mapped
cache
? memilih seara aak way yang akan
diganti
? mengganti way yang paling %arang dipakai
='>
? penggantian :3:O =ro$nd-robin>
Tipe miss cache adalah sebagai berikut(
? Miss wa%ib( ter%adi saat pertama kali word memori diakses. $erupakan miss
untuk cache yang in@init.
? Miss kapasitas( ter%adi karena program menyentuh banyak word yang lain
sebelum menyentuh ulang word yang sama. $erupakan miss untuk cache #$lly2
associative.
? Miss kon@lik( ter%adi karena dua work dipetakan ke lokasi yg sama di cache.
$erupakan miss yang ter%adi ketika berganti dari cache #$lly2assoiati/e ke
?23?
direct2mapped.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
BABBAB IVIV
PENUTUPPENUTUP
?24?
Cache memory merupakan memori yang memiliki keepatan sangat tinggi, digunakan
sebagai perantara antara Main Memory dan !"#. $emori ini mempunyai keepatan lebih
tinggi daripadaMain Memory, namun harganya lebih mahal. Cache memory digunakan untuk
men%embatani perbedaan keepatan !"# yang sangat tinggi dengan keepatan &A$ yang
%auh lebih rendah. Dengan menggunakan cache memory, se%umlah data dapat dipindahkan ke
memori ini dalam sekali waktu, dan kemudian A'# akan mengambil data tersebut dari
memori ini. Dengan pendekatan seperti ini, pemrosesan data dapat dilakukan lebih epat
daripada kalau !"# mengambil data seara langsung dari &A$.
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
DATARDATAR PU!TAKAPU!TAKA
Stallings, William. -*-. C)m*'ter Organi8ati)n an% Ar1&ite1t're 9t& E%iti)n.
"rentie all.
Daftar 7ebsite:
? http(44en.wikipedia.org4wiki4!aheNohereny? http(44en.wikipedia.org4wiki4!aheNalgorithms
? http(44williamstallings.om4!omputerOrganiation4!OA+e23nstrutor4indeE.html
?25?
? http(44www.tomshardware.om4re/iews4athlon2l02ahe, 1*
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
"AMPIRAN"AMPIRAN
Pr)1ess)r T,*e Year "# Ca1&e "( Ca1&e "/ Ca1&e
37$ 0
5/28/2018 Tugas Arsitektur dan Organisasi Komputer - Cache Memory.doc
?27?
8ambar "erbandingan Keepatan Akses antara !"# danMain Memory