FET ( Field Effect Transistor)
1. Unipolar device, yaitu bekerja tergantung hanya pada satu jenis pembawa muatan (hole atau elektron)
2. Device dikendalikan tegangan (tegangan gate voltage mengendalikan arus drain)
3. Input impedance sangat tinggi (109-1012 )4. Source dan Drain bekerja saling mempengaruhi pada frekuensi
sangat rendah5. Memungkinkan beroperasi pada tegangan rendah dan arus rendah
(konsumsi daya kecil)6. Nois rendah dibandingkan dengan BJT7. Tidak menyimpan pembawa minoritas (Turn off lebih cepat) 8. Self limiting device9. Ukuran sangat kecil, sebagai implementasi kesesuaian dengan
ukuran IC sangat kecil kapasitas besar10. Memungkinan beroperasi pada arus rendah dan tegangan rendah
dalam MOSFET11. Memungkinkan terjadi aliran pada temperatur nol
Keuntungan/kelebihan FET dari transistor bipolar:
Beberapa Jenis dari Field Effect Transistor (klasifikasi)
• JFET
MOSFET (IGFET)
n-Channel JFET
p-Channel JFET
n-Channel EMOSFET
p-Channel EMOSFET
Enhancement MOSFET
Depletion MOSFET
n-Channel DMOSFET
p-Channel DMOSFET
FET
n-Channel JFET.
Junction Field Effect Transistor (JFET)
Gate
Drain
Source
LAMBANG / SYMBOLS
n-channel JFET
Gate
Drain
Source
n-channel JFETOffset-gate symbol
Gate
Drain
Source
p-channel JFET
n-Channel JFET dan pembiasan rangkaian
Pembiasan JFET
Daerah deplesi nonconductif menjadi mengembang dengan ditingkatkanya reverse bias. (Cat: dua daerah gate dari setiap FET dihubung satu sama lain.)
Operasi dari JFET pada variasi Potensial Gate Bias
P P +
-
Sumber tegangan DC
+
-+
-
N
N
Operasional JFET
Gate
Drain
Source
rangkaian untuk karaktersitik drain dari n-channel JFET dan Karakteristik Drain.
Daerah non-saturasi (Ohmic) :
Arus drain dinyatakan dengan
2
2 2
2DS
DSPGSP
DSSDS
VVVV
V
II
2
2 PGSP
DSSDS
VVV
II
2
1 and
P
GSDSSDS V
VII
Dimana, IDSS adalah short circuit arus drain , VP tegangan pinch off
Keluaran atau Drain (VD-ID) Karakteristik dari n-JFET
Daerah saturasi (atau Pinchoff):
PGSDSVVV
PGSDSVVV
n-Channel FET untuk vGS = 0.
Simple Operasional dan Breakdown pada n-Channel JFET
Jika vDG diatas tegangan breakdown VB, arus drain meningkat secara cepat.
Daerah Break Down
Karakteristik dan Breakdown N-Channel JFET
Figure: Typical drain characteristics of an n-channel JFET.
VD-ID Karakteristik EMOS FET
Pinch off atau daerah saturasi
Locus dari pts dimana PGSDS VVV
Mutual Karakteristik n-Channel JFET
2
1
P
GSDSSDS V
VII
IDSS
VGS (off)=VP
Transfer (Mutual) Characteristic pada n-Channel JFET
Kurva transfer JFET yang
menunjukan grafik nilai ID untuk setiap
VGS yang diberikan
Rangkaian Bias untuk JFET
• Rangkaian bias fixed• Self bias circuit• Rangkaian bias pembagi tegangan
Rangkaian bias JFET (n-
channel)
2
1
P
GSDSSDS V
VII
0, GGSGSGGGG IFixedVVRIV
DDSDDDS
P
GSDSSDS
RIVV
V
VII
dan
12
S
GSDS
SDSGS
R
VI
RIV
0
Untuk Self Bias Circuit
Untuk rangkaian bias fixed
Penerapan KVL pada gate diperoleh..
dan
dimana, Vp=VGS-off & IDSS di short. IDS
Penghitungan rangkaian bias JFETatau Fixed Bias Ckt.
JFET Self (atau Source) Rangkaian Bias
2
1 and
P
GSDSSDS V
VII
S
GS
P
GSDSS R
V
V
VI
2
1
021
2
S
GS
P
GS
P
GSDSS R
V
V
V
V
VI
This quadratic equation can be solved for VGS & IDS
Bias Pembagi Potensial (Tegangan)
01
2
S
GSG
P
GSDSS R
VV
V
VI
DSGSI V gives equation quadratic this Solving and
Penyederhanaan CS Penguat dan Variasi pada IDS dengan Vgs
Analisis FET Mid-frequency :
g
s
rd gmv vi = v
ii io
vo
d
s
+ +
_ _
mid-frequency CE amplifier circuit
RD RL RTh vs
+
_
is
' 'o o ivi m L L d D L vs vi
i s s i
ii Th Th 1 2
i
Analysis of the CS mid-frequency circuit above yields:
v v ZA = = -g R , where R = r R R A = = A
v v R + Z
vZ = = R , where R = R R
i
L
o iI vi
i L
o oo d D P vi I
o iseen by R
i Z A = = A
i R
v pZ = = r R A = = A A
i p
Penguat common source (CS) seperti pada
gambar disamping.
Rs Ci
RL
Co
CSS vi
vo
+
+
vs
+
_ _
_
io
ii
D
S
G
VDD
VDD
R1
RSS
RD
R2
Rangkaian mid-frequency digambarkan sebagai berikut:
• kopling kapasitor (Ci dan Co) dan bypass kapasitor
(CSS) merupakan short circuit
• short tegangan sumber DC (superposition)• tempatkan kembali FET dengan model hybrid-p
menghasilkan rangkaian mid-frequency seperti di
bawah.
Prosudur: Analysis dari penguat FET pada mid-frequency:
1) Dapatkan DC Q-point. Akan menunjukan bahwa FET beroperasi pada daerah
saturasi dan nilainya dibutuhkan untuk langkah selanjutnya.
2) Dapatkan gm. Jika gm tidak ditentukan, hitung dengan menggunakan nilai DC dari
VGS sebagai berikut:
3) Hitung nilaii-nilai yang dibutuhkan (seperti Avi, Avs, AI, AP, Zi, and Zo. gunakan
formula untuk pendekatan konfigurasi penguat (CS, CG, CD, dst).
DSSDm GS P2
GS P
Dm GS T
GS
GS
2IIg = = V - V (for JFET's and DM MOSFET's)
V V
Ig = = V - V (for EM MOSFET's)
V
(Note: Uses DC value of V )
K
Latihan
Tentukan nilai-nilai mid-frequency : Avi, Avs, AI, AP,
Zi, dan Zo untuk penguat yang ditunjukan gambar
disamping. Anggap bahwa Ci, Co, dan CSS besar.
Catatan bahwa rangkaian bias seperti ini nilai VGS = -0.178 V.Spesifikasi yang dimiliki JFET adalah:
IDSS = 4 mA, VP = -1.46 V, rd = 50 k
10 k Ci 8 k
Co
CSS vi
vo
+
+
vs
+
_ _
_
io
ii
D
S
G
18 V 18 V
800 k
2 k
500
400 k
Konfigurasi dan Relasi dari FET Amplifier
:
'' ' m L
vi m L m L 'm L
'L d D L d D L SS L
i Th SS Thm
o d D d D SSm
i i ivs vi vi vi
s i s i s i
i i iI vi vi vi
L L L
P vi I vi I
CS CG CD
g RA -g R g R
1 g R
R r R R r R R R R
1Z R R R
g
1Z r R r R R
g
Z Z ZA A A A
R + Z R + Z R + Z
Z Z ZA A A A
R R R
A A A A A
vi I
Th 1 2
A A
where R = R R
VCC
RD
S
R2
RSS
Rs Ci
RL
Co
C2
vi vo
+
+
vs
+
_
_ _
io ii
Common Gate (CG) Amplifier
R1
D
G
Note: The biasing circuit is the same for each amp.
Rs Ci
RL
Co
CSS vi
vo
+
+
vs
+
_ _
_
io
ii
D
S
G
VDD
VDD
R1
RSS
RD
R2
Common Source (CS) Amplifier
Rs C i
vi
+
vs
+
_
_
ii G
VDD
VDD
R1
RSS
R2
Common Drain (CD) Amplifier (also called “source follower”)
RL
C o
vo
+
_
io
D
S
Symbol rangkaian untuk enhancement-mode n-channel MOSFET.
n-Channel Enhancement MOSFET menunjukan panjang L channel dan lebar W channel.
Untuk vGS < Vto pn junction antara drain dan body adalah bias reverse dan iD=0.
Figure: For vGS >Vto a channel of n-type material is induced in the region under the gate. As vGS increases, the channel becomes thicker. For small values of vDS ,iD is proportional to vDS.
The device behaves as a resistor whose value depends on vGS.
Figure: As vDS increases, the channel pinches down at the drain end and iD increases more slowly. Finally for vDS> vGS -Vto, iD becomes constant.
Current-Voltage Relationship of
n-EMOSFET
Locus of points where
Figure: Drain characteristics
Figure: This circuit can be used to plot drain characteristics.
Figure: Diodes protect the oxide layer from destruction by static electric charge.
Figure: Simple NMOS amplifier circuit and Characteristics with load line.
Figure: Drain characteristics and load line
Figure vDS versus time for the circuit of Figure 5.13.
Figure Fixed- plus self-bias circuit.
Figure Graphical solution of Equations (5.17) and (5.18).
Figure Fixed- plus self-biased circuit of Example 5.3.
Figure The more nearly horizontal bias line results in less change in the Q-point.
Figure Small-signal equivalent circuit for FETs.
Figure FET small-signal equivalent circuit that accounts for the dependence of iD on vDS.
Figure Determination of gm and rd. See Example 5.5.
Figure Common-source amplifier.
For drawing an a c equivalent circuit of Amp.• Assume all Capacitors C1, C2, Cs as short
circuit elements for ac signal• Short circuit the d c supply• Replace the FET by its small signal model
Analysis of CS Amplifier
LgsmLoo
gs
ov
RvgRiv
v
vA
gain, Voltage
dDLLmgs
ov
rRRRgv
vA ,
Dd
DdDdo Rr
RrRrZ
imp., put Out
21 imp., Input RRRZ
Gin
A C Equivalent Circuit
Simplified A C Equivalent Circuit
Analysis of CS Amplifier with Potential Divider Bias
)R||(rgAv Ddm
DR10r D,m
dRgAv
)R||(rgAv Ddm
This is a CS amplifier configuration therefore the input is on the gate and the output is on the drain. 21 R||RZi
Dd R||rZo
DdD 10RrRZo
Figure vo(t) and vin(t) versus time for the common-source amplifier of Figure 5.28.
Figure Common-source amplifier.
An Amplifier Circuit using MOSFET(CS Amp.)
Figure Small-signal equivalent circuit for the common-source amplifier.
A small signal equivalent circuit of CS Amp.
Figure vo(t) and vin(t) versus time for the common-source amplifier of Figure 5.28.
Figure Gain magnitude versus frequency for the common-source amplifier of Figure 5.28.
Figure Source follower.
Figure Small-signal ac equivalent circuit for the source follower.
Figure Equivalent circuit used to find the output resistance of the source follower.
Figure Common-gate amplifier.
Figure See Exercise 5.12.
Figure Drain current versus drain-to-source voltage for zero gate-to-source voltage.
Figure n-Channel depletion MOSFET.
Figure Characteristic curves for an NMOS transistor.
Figure Drain current versus vGS in the saturation region for n-channel devices.
Figure p-Channel FET circuit symbols. These are the same as the circuit symbols for n-channel devices, except for the directions of the arrowheads.
Figure Drain current versus vGS for several types of FETs. iD is referenced into the drain terminal for n-channel devices and out of the drain for p-channel devices.
Top Related