Respon Frekuensi FET (Frekuensi Tinggi)

Sama seperti BJT, kita bisa menggunakan model sinyal kecil asli untuk analisis frekuensi rendah, satu-satunya perbedaannya adalah bahwa kapasitansi eksternal telah disimpan dalam rangkaian. Seperti halnya BJT, untuk operasi frekuensi tinggi, kapasitansi internal antara masing-masing terminal perangkat tidak bisa lagi diabaikan dan model sinyal kecil harus diubah. Ingat bahwa untuk operasi frekuensi tinggi, kita menyatakan bahwa kapasitansi eksternal begitu besar (dalam kaitannya dengan kapasitansi internal) bahwa mereka dapat dianggap sirkuit pendek.

Model Frekuensi Tinggi FET Frekuensi tinggi sirkuit ekuivalen untuk FET diperoleh dengan menambahkan kapasitor internal diantara masing-masing pasangan dari terminal transistor seperti yang ditunjukkan pada gambar berikut:

Kapasitansi FET ditampilkan pada lembar data yang diberikan sebagai input capacitance setara (Ciss), kapasitansi maju Transfer (Cfs), kapasitansi Transfer terbalik (Crss) dan output kapasitansi (Cos), di mana

Kapasitor pada gambar di atas mungkin terkait dengan informasi lembar data oleh:

Kita mungkin menyederhanakan rangkaian di atas dengan membuat pengamatan berikut:

Rgs dapat dianggap sebagai rangkaian terbuka. Resistansi input biasanya sekitar 1 sampai 10 M untuk JFET dan bahkan lebih besar untuk MOSFET, sehingga mungkin diabaikan. Cds sangat kecil, sehingga kontribusi impedansi kapasitansi ini mungkin dianggap rangkaian terbuka dan dapat diabaikan.

Teorema Miller dapat digunakan untuk menggantikan kapasitansi seri, CGD, dengan kapasitansi shunt dalam rangkaian input dan output sebagai berikut:

Rangkaian ekivalen yang disederhanakan untuk respon frekuensi tinggi dari FET ditunjukkan seperti gambar dibawah ini:

Seringkali sirkuit ini dapat disederhanakan lagi dengan mengabaikan resistansi keluaran, rds, karena biasanya lebih besar daripada resistansi yang terhubung ke terminal saluran. Definisi konstanta waktu dan frekuensi pole, untuk penguat CB BJT, juga berlaku untuk konfigurasi penguat common-gate, di mana Cbe diganti dengan Cgs, kembali diganti dengan /gm, Cbc diganti dengan Cgd, dan perubahan yang diperlukan terhadap notasi komponen eksternal. Definisi konstanta waktu dan pole frekuensi, untuk CC (EF) BJT amplifier, juga berlaku untuk atau common-drain, or source-follower, konfigurasi penguat, di mana Cbe diganti dengan Cgs, Cbc adalah diganti dengan Cgd, dan perubahan yang diperlukan terhadap notasi komponen eksternal.

Response Frekuensi Tinggi dari CS AmplifierPelaksanaan JFET dari penguat common-sumber yang diberikan ke kiri bawah, dan sirkuit sinyal kecil menggabungkan model FET frekuensi tinggi yang diberikan dari kanan ke bawah. Sebagaimana dinyatakan di atas, kopling dan memotong kapasitor eksternal yang cukup besar bahwa kita dapat model mereka sirkuit pendek untuk frekuensi tinggi.

Kita mungkin dapat menyederhanakan sirkuit sinyal kecil dengan membuat perkiraan dan pengamatan berikut: rds biasanya lebih besar dari RD || RL, sehingga kombinasi paralel didominasi oleh RD || RL dan rds dapat diabaikan. Jika hal ini tidak terjadi, resistensi setara tunggal, rds || RD || RL dapat didefinisikan. Efek Miller mengubah Cgd menjadi kapasitansi terpisah terlihat di input dan output sirkuit sebagai:

Kapasitansi paralel dalam rangkaian input, Cgs dan CM1, dapat dikombinasikan dengan kapasitansi setara nilai tunggal :

Demikian pula, kapasitansi paralel dalam rangkaian output, Cd dan CM2, dapat dikombinasikan dengan kapasitansi setara nilai tunggal :

di mana Av = -gm (RD || RL) untuk penguat common-source. Dengan penyederhanaan di atas, sirkuit sinyal kecil mungkin dapat disederhanakan seperti yang disajikan di sebelah kanan.

Pengaturan sumber input, Vs, sama dengan nol memungkinkan kita untuk menentukan resistansi setara dilihat oleh Cin dan Cout (Metode Open Circuit Waktu Konstanta). Perhatikan bahwa, dengan Vs = 0, sumber arus tergantung juga pergi ke nol (terbuka) dan input dan output rangkaian dipisahkan.

Cin: pengaturan CPIT dan Cs sama dengan nol (rangkaian terbuka), yang resistensi setara dilihat oleh Cin adalah Cout: Membiarkan impedansi Cin sama dengan tak terhingga, resistansi setara dilihat oleh Cout adalah

Oleh karena itu, konstanta waktu frekuensi tinggi untuk penguat CS didefinisikan sebagai:

dan frekuensi sudut didekati oleh:

Umumnya, input akan memberikan pole dominan, sehingga tinggi frekuensi cutoff diberikan oleh:

Akhirnya, pertimbangan yang sama untuk desain frekuensi tinggi untuk BJT amplifier juga berlaku untuk FET.

Respon Frekuensi FET (Frekuensi Rendah)

Dalam bagian ini dari studi kami, kami akan meninjau kembali konfigurasi FET amplifier dasar - tapi dengan twist tambahan. Konfigurasi dasar yang sama seperti yang kita diselidiki dalam Bagian respon frekuensi tinggi FET, dengan persamaan dan perbedaan seperti yang tercantum pada tabel di bawah:

Sama seperti yang kita lakukan untuk konfigurasi BJT, kita akan mulai dengan melihat pada setiap tahap penguat dasar dalam hal analisis dan penyelesaian dengan strategi untuk merancang untuk karakteristik frekuensi rendah tertentu. Semua amplifier disajikan sebagai kapasitif digabungkan ke tahap yang mungkin terjadi sebelum dan sesudahnya. Ingat bahwa ini adalah cara termudah untuk memastikan dc isolasi, tetapi mungkin tidak layak dalam kondisi tertentu.Catatan: pada sirkuit berikut, sumber sinyal yang sebenarnya (Vs) dan yang resistansi sumber terkait (Rsource) telah dimasukkan. Sebelumnya, kita tahu bahwa sumber ini dan resistansi ada dengan input untuk transistor (Vin). Hal ini seharusnya tidak menyebabkan terlalu banyak mulas - proses analisis tersebut sama dan hubungan antara Vs dan Vin adalah pembagi tegangan. Karena kita sudah punya sebuah Rs di sirkuit FET (di source leg), jangan bingung antara sumber transistor itu sendiri dan resistansi yang terkait dengan sumber sinyal (ditampilkan sebagai R).

Respon Frekuensi Rendah Common-Source AmplifierUntuk memudahkan analisis konfigurasi penguat FET, konfigurasi yang paling rumit ditujukan pertama. Hal ini akan memungkinkan kita untuk menentukan semua konstanta waktu dan analisis konfigurasi sederhana yang akan melibatkan penghapusan istilah yang tepat. Juga ingat bahwa sirkuit JFET dan MOSFET dianalisis dengan cara yang sama - disini juga time constant tidak tergantung pada jenis FET.

Pengaturan sumber input, Vs, hasilnya sama dengan nol di sirkuit berikut

Sirkuit tersebutlah yang akan kita gunakan untuk keperluan analisis. Menggunakan sumber arus dependent dibuka saat VGS = 0, kita dapat menemukan resistensi setara dilihat oleh CG, CD, dan CS.

CG: CD Pengaturan dan CS sama dengan resistensi dilihat oleh C infinity (sirkuit pendek), setara dengan G adalah

di mana Rin = RG untuk konfigurasi CS

CD: membiarkan impedansi CG dan Cs sama dengan nol, perlawanan setara dilihat oleh CD adalah

CS: Membiarkan impedansi CG dan CD sama dengan nol, perlawanan setara dilihat oleh CS adalah

Perhatikan bahwa, seperti halnya kasus penguat common-emitor, kapasitor bypass membuat nol ketika Kapasitor kopling setiap memperkenalkan nol pada frekuensi nol. Oleh karena itu konstanta waktu untuk penguat CS didefinisikan oleh

dan frekuensi sudut yang lebih rendah kasar didekati dengan

dengan pendekatan lebih baik sebagai:

Tegangan midband gain untuk penguat common-source, di mana hanya sebagiandari resistansi sumber dilewati, diberikan oleh

dan frekuensi normal tergantung ekspresi gain yang diberikan berupa:

Respon Frekuensi Rendah Source-Follower AmplifierRangkaian generik untuk penguat FET SF menggunakan JFET n-chanel diilustrasikan pada gambar di sebelah kiri bawah. Sinyal kecil yang dimodifikasi rangkaian ekivalen ditampilkan di bawah sebelah kanan

source-follower, atau common-drain, FET amplifier mirip dengan penguat EF, BJT counterpart. Ia juga memiliki dua konstanta waktu, salah satunya adalah jauh lebih besar dari yang lain. Rangkaian digunakan untuk menurunkan konstanta waktu dari rangkaian kapasitor seperti terlihat digambar berikut

CG: Hambatan setara dilihat oleh kopling kapasitor CG didapatkan dengan menetapkan CS sama dengan tak terhingga, atau

di mana resistansi input untuk penguat SF sebelumnya didefinisikan sebagai RG. Cs: Hambatan setara dilihat oleh kapasitor kopling Cs sama dengan

Catatan: yang resistansi setara ini tidak dapat secara langsung diamati dari gambar di atas. Sebaliknya, tegangan dan arus Thevenin didefinisikan, dengan resistensi setara yang sama dengan resistansi Thevenin.