Electrónica de los Sistemas Industriales - ieec.uned

PAC- Performance-centered Adaptive Curriculum for Employment Needs Programa ERASMUS: Acción Multilateral - 517742-LLP-1-2011-1-BG-ERASMUS-ECUE

MASTER DEGREE: Industrial Systems Engineering

ASIGNATURA ISE3:

Electrónica de los Sistemas Industriales

MÓDULO 2: Memorias

TAREA 2-1:

MEMORIAS ELÉCTRICAMENTE DIRECCIONABLES


FUNCIONES Y CARACTERÍSTICAS DE IS. CONCEPTOS DE ORDENADORES 2

Contenido TAREA 2-1: MEMORIAS ELÉCTRICAMENTE DIRECCIONABLES .....................................................................4

1. INTRODUCCIÓN Y OBJETIVOS ...........................................................................................................................4

2. CONTENIDO .....................................................................................................................................................................4

2.1 Clasificación de las memorias ...................................................................................................................4

2.2 Memorias de Acceso Aleatorio de lectura-escritura (RAM) ...................................................5

2.3 Memorias de Acceso Aleatorio de sólo lectura (ROM) ........................................................ 27

2.4 Memorias Flash (Acceso Aleatorio) ................................................................................................... 32

2.5 Memorias de Acceso Serie (Secuencial, SAM) ............................................................................ 34

2.6 Memorias de Contenido Direccionable (CAM) .............................................................................. 36

2.7 HDD – Disco Duro (Memoria de Acceso Digital - Secuencial) ........................................ 36

2.8 CDROMs (Memoria de Acceso Digital - Secuencial) ............................................................... 39

2.9 Discos Ópticos de alta Densidad (Memoria de Acceso Digital - Secuencial) ...... 40

3. CONCLUSIONES ......................................................................................................................................................... 43

4. BIBLIOGRAFÍA Y/O REFERENCIAS ................................................................................................................... 45

5. ENLACES DE INTERÉS ............................................................................................................................................ 45

Índice de figuras Figura 1: Tipos de Memorias .........................................................................................................................................4 Figura 2: Tipos de Memorias de Acceso Aleatorio ........................................................................................5 Figura 3: Célula de Memoria SRAM ...........................................................................................................................6 Figura 4: Células de Memoria SRAM MOS y Bipolar ....................................................................................6 Figura 5: Células de Memoria SRAM 4T ................................................................................................................7 Figura 6: Célula de Memoria SRAM 6T ...................................................................................................................7 Figura 7: Célula de Memoria SRAM TFT ................................................................................................................8 Figura 8: Clasificación Memorias SRAM ..................................................................................................................8 Figura 9: Esquema SRAM asíncrona ..........................................................................................................................9 Figura 10: Célula de memoria DRAM .................................................................................................................... 10 Figura 11: Célula de memoria DRAM de 1 transistor ............................................................................... 11 Figura 12: Ratios de capacidad en células DRAM ....................................................................................... 11 Figura 13: Sección célula memoria DRAM planar de 1 transistor ................................................... 12 Figura 14: Sección células memoria DRAM de capacidad en zanja y apilada ...................... 13 Figura 15: Configuración típica Rambus .............................................................................................................. 19 Figura 16: Módulos de memoria RAM DDR 2 y DDR 3 ........................................................................... 21 Figura 17 : Esquema Hybrid Memory Cube ...................................................................................................... 22 Figura 18: Cristal de Perovskita ferroeléctrico ................................................................................................ 22 Figura 19: Esquema de una célula MRAM ............................................................................. 24



Figura 20: Memorias constantes de máscara programable usada en áreas activas ......... 29 Figura 21: diagrama de la estructura de una célula EPROM .............................................................. 30 Figura 22: Representación esquemática y estructura de célula EEPROM ................................... 31 Figura 23: Memorias Flash ............................................................................................................................................ 32 Figura 24: Cableado y estructura en Silicio de la memoria Flash NAND .................................. 34 Figura 25: Cableado y estructura en Silicio de la memoria Flash NOR ..................................... 34 Figura 26: Estructura general de un registro de desplazamiento .................................................... 35 Figura 27: Fotografía Disco Duro ............................................................................................................................. 36 Figura 28: Esquema del controlador de un Disco Duro ......................................................................... 37 Figura 29: Esquema del controlador de un Disco Duro ......................................................................... 37 Figura 30: Estructura de la pista de un disco duro .................................................................................. 38 Figura 31: Componentes Reproductor de CD .................................................................................................. 40 Figura 32: Organización de pits en un CD y en un DVD ...................................................................... 40 Figura 33: Tecnologías grabación discos ópticos de alta densidad .............................................. 41 Figura 34: Estructura de disco versátil Holográfico .................................................................................... 42



TAREA 2-1: MEMORIAS ELÉCTRICAMENTE DIRECCIONABLES

1. INTRODUCCIÓN Y OBJETIVOS Vamos a hacer un repaso completo a los distintos sistemas electrónicos que existen en la actualidad para el almacenamiento de la información digital. El objetivo es conocer las características de cada tipo de memoria para comprender a qué aplicaciones van dirigidas y cuáles son las perspectivas y líneas de desarrollo futuro de las memorias.

2. CONTENIDO

2.1 Clasificación de las memorias Las memorias se pueden clasificar en función del tipo de acceso a los datos:

• Memoria de acceso aleatorio (RAM) • Memoria de acceso secuencial (SAM) • Memoria de acceso digital (DAM) • Memoria de contenido direccionable (CAM), también conocida como

memoria asociativa

Figura 1: Tipos de Memorias

El tiempo de acceso es el tiempo transcurrido entre la petición para

una lectura o escritura en memoria y el instante en que el envío de datos se ha completado o su almacenamiento ha comenzado.



En las memorias de acceso aleatorio el tiempo de acceso a cualquier porción de datos es independiente de la localización física de los datos, es decir, constante. La memoria de acceso aleatorio puede clasificarse a su vez en (Fig. 1):

• Memorias de lectura-escritura (usualmente denominadas como RAMs)

• Memorias de solo lectura (ROM)

Entre memorias de lectura-escritura y memorias de solo lectura distinguimos (fig2):

Figura 2: Tipos de Memorias de Acceso Aleatorio

2.2 Memorias de acceso aleatorio de lectura-escritura (RAM)

Las memorias de acceso aleatorio (RAM, Random Access Memory) se han asimilado a las memorias con capacidad de lectura y escritura. Existen dos tipos, las estáticas (SRAM) y las dinámicas (DRAM). MEMORIA RAM ESTÁTICA (SRAM) Consiste en un biestable flip-flop conectado a los circuitos internos mediante dos transistores de acceso (figura 3). Cuando la célula de SRAM no está direccionada los dos transistores de acceso están cerrados y el dato se guarda en un estado estable, asegurado dentro del flip-flop para el almacenamiento de información y por lo tanto, a diferencia de la RAM dinámica, no es necesario refrescar periódicamente el contenido de la memoria. Para asegurar que el dato almacenado en la célula elemental no



será alterado, la SRAM debe ser alimentada con una tensión Vcc que no debe fluctuar más allá del 5 o 10% de la Vcc nominal.

Figura 3: Célula de Memoria SRAM

El esquema real de una célula de un bit en una SRAM depende de si se implementa con tecnología MOS o Bipolar, como se muestra en la figura 4:

Figura 4: Células de Memoria SRAM MOS y Bipolar

Con el fin de escribir datos en células SRAM es necesario activar la

línea SEL y aportar un bit de información y su complementario en las líneas de entrada D y /D respectivamente. Las operaciones de lectura también requieren activar la línea SEL. El bit de dato estará disponible en la línea D. Ventajas e inconvenientes de la SRAM:

• Mayor velocidad y menor consumo de energía que la DRAM • Más cara (6 transistores por célula)

Los diferentes tipos de células de SRAM se basan en los tipos de

polarización usados en los inversores elementales de las células flip-flop. Actualmente existen tres tipos:

• Célula 4T: El tipo más común de célula SRAM consiste en 4 transistores

NMOS y 2 resistencias de polarización, según podemos observar en la figura 5. Este diseño se denomina célula SRAM 4T. Dos transistores NMOS son transistores de acceso a la célula. Estos transistores tienen sus puertas ligadas a la línea de palabra y conectan la célula a las



columnas. Los otros dos NMOS son los transistores “pull-down” del inversor flip-flop. Las cargas de los inversores consisten en una resistencia muy alta de polisilicio. Las células 4T tienen bastantes limitaciones. Estas incluyen el hecho de que cada célula tiene una de las resistencias con corriente circulante (la SRAM tiene una alta corriente en estado de reposo), la célula es sensible al ruido y errores leves debido a que la resistencia es muy alta, además de no ser tan rápida como la 6T.

Figura 5: Células de Memoria SRAM 4T

• Célula 6T: Consiste en 6 transistores: 4 NMOS y 2 PMOS, como se

puede ver en la figura 6. Es un diseño de célula diferente que elimina los inconvenientes antedichos de los flip-flop NMOS. En este caso la carga se reemplaza por transistores PMOS. Esta célula SRAM está compuesta por 6 transistores, un transistor NMOS y uno PMOS por cada inversor, más dos transistores NMOS conectados a la línea de fila. Esta configuración se llama célula 6T. Esta célula ofrece mejores prestaciones eléctricas (velocidad, inmunidad al ruido, corriente de reposo) que la estructura 4T. El mayor inconveniente de esta célula es su gran tamaño.

Figura 6: Célula de Memoria SRAM 6T



• Célula TFT: Consiste en 4 transistores NMOS y dos cargas llamadas TFTs, como se puede ver en la figura 7. Los fabricantes han intentado reducir la corriente circulante en la carga resistiva de la célula 4T. Como resultado, los diseñadores desarrollaron una estructura para cambiar, en tiempo de operación, las características eléctricas de la resistencia de carga controlando el canal de un transistor. Esta resistencia se configura como un transistor PMOS y se llama transistor de película fina (TFT). Se forma depositando varias capas de polisilicio sobre la superficie de silicio. La fuente/canal/drenador se forma en la carga de polisilicio.

Figura 7: Célula de Memoria SRAM TFT

Las SRAMs se pueden clasificar en 4 categorías principales (figura 8):

Figura 8: Clasificación Memorias SRAM



SRAM Asíncrona

La figura 9 muestra un típico diagrama de bloques funcional y una configuración típica de pins de una SRAM asíncrona. La memoria es gestionada por 3 señales de control. Una señal es el chip select (CS) o chip enable (CE) que selecciona o deselecciona el chip. Cuando el chip está deseleccionado se pone en modo de espera (mínimo consumo de corriente) y las salidas están en estado de alta impedancia. Otra señal es el Output Enable (OE) que controla las salidas (dato válido o alta impedancia). La tercera es Write Enable (WE) que selecciona ciclos de lectura o escritura.

Figura 9: Esquema SRAM asíncrona

SRAM Síncrona

Con el incremento de los sistemas computerizados sincronizados por reloj, la demanda de SRAMs muy rápidas requerían variaciones en las rápidas SRAMs asíncronas estándar.

Las SRAMs síncronas (SSRAM) tienen sus ciclos de lectura-escritura

sincronizados con el reloj del procesador y de esta manera pueden ser utilizadas en aplicaciones de muy alta velocidad. Una aplicación importante de la SRAM síncrona es la SRAM caché para PC.

La figura 10 enseña un diagrama de bloques típico de una SSRAM. Las

SSRAMs tienen normalmente una configuración de salida de 32 bits mientras que las SRAMs suelen tener una configuración de salida de 8 bits. El vector RAM, que forma parte del corazón de una SRAM asíncrona, se encuentra



igualmente en la SSRAM. Como las operaciones tienen lugar en el flanco de subida de la señal de reloj, no es necesario mantener la dirección y el estado de dato escrito durante todo el ciclo.

Figura 10: Esquema de una SRAM síncrona

Las velocidades de las SRAM se han aumentado por varias técnicas:

• Acceso a la información direccionando las celdas de memoria en Modo Ráfaga (Burst Mode), normalmente 4 palabras simultáneamente.

• En las SRAM “Flow-Through” las operaciones de tránsito son llevadas a

cabo conmutando los registros de salida con el reloj de salida. Esta operación dual de reloj proporciona control sobre la ventana de salida de datos.

• Las “SRAM Pipelined” o memorias SRAM “de registro a registro” utilizan

un registro entre el vector de memoria y la salida. La lectura en ráfaga requiere un ciclo de reloj más que la SRAM síncrona estándar, pero a cambio los tiempos de acceso son menores (acceso mono-ciclo)

Podemos ver los esquemas de funcionamiento de la SRAM “Flow-Through” y

la SRAM “Pipelined” en la figura 11.



Figura 11: Esquema de una SRAM “Pipelined” y una SRAM “Flow-Through”

• SRAM Late-Write (de escritura retardada): esta memoria requiere el dato

de entrada solamente al final del ciclo. • ZBT (Zero Bus Turn-arround): está diseñado para eliminar ciclos muertos

cuando se conmuta el bus entre lecturas y escrituras. La figura 8-25 muestra una comparación en el ancho de banda entre las arquitecturas PB SRAM (Pipelined Burst SRAM), la Late-write SRAM y la ZBT SRAM.

Podemos ver en la figura 12 una comparación en el rendimiento de las

memorias PBSRAM, Late-Write SRAM y ZBT SRAM.

Figura 12: Esquema de una SRAM “Pipelined” y una SRAM “Flow-Through”

• SRAMs DDR (Double Data Rate): Las SRAMs DDR incrementan el

rendimiento del dispositivo mediante la transferencia de datos en los dos flancos del ciclo de reloj (bajada y subida).

Las Memorias SRAM también son fabricadas con características especiales

para ciertas aplicaciones dotándoles de mayores funcionalidades. Son reseñables las siguientes:



• RAM caché Tag: La implementación de una memoria caché requiere de circuitos especiales para mantener el rastro sobre que datos están a la vez en la memoria caché SRAM y en la memoria principal (DRAM). La función de directorio puede ser diseñada con componentes lógicos estándar más pequeños (y muy rápidos) que los chips SRAM para el almacenamiento de datos. Una alternativa está en el uso de chips de memoria especiales llamados “Tag RAMs” (RAMs de etiquetado), que se combina con un buffer de memoria SRAM para formar la memoria caché, como podemos ver en la figura 13.

Figura 13: Típico Sistema de memoria con caché Tag RAM

• SRAM FIFO: Una memoria FIFO (primera entrada – primera salida) es

una memoria especializada usada para almacenamiento temporal (buffer), que ayuda a la coordinación de eventos no sincronizados. Un buen ejemplo de esto es la interfaz entre un sistema computerizado y una LAN (local area network o área de red local). Hay disponibles FIFOs Asíncronos y Síncronos. El FIFO asíncrono se encuentra con muchos problemas cuando se usa en sistemas de alta velocidad. Un FIFO síncrono se elabora combinando un FIFO asíncrono con registros. Para un nivel tecnológico equivalente, los FIFOs síncronos son más rápidos.

• SRAM Multipuerto: Las SRAMs multipuerto (usualmente 2 puertos, pero a

veces 4 puertos) son chips especialmente diseñados que usan células de memoria RAM rápidas, pero con unos circuitos especiales integrados en el chip que permiten a múltiples puertos acceder simultáneamente a los mismos datos. La figura 14 muestra una aplicación de este tipo con 4 CPUs compartiendo una única memoria. En este caso cada célula en la memoria usa 6 transistores adicionales para permitir a las 4 CPUs el acceso a los datos.



• SRAM “Shadow”: También llamadas NOVROMs, NVRAMs (Memoria de Acceso Aleatorio No Volátil), o NVSRAMs, integran las tecnologías SRAM y EEPROM en el mismo chip. En una operación normal la CPU leerá y escribirá información en la SRAM. Esto tiene lugar a velocidades de memoria normales. Sin embargo, si la SRAM “Shadow” detecta el comienzo de un fallo de alimentación, los circuitos especiales del chip copiarán rápidamente (en unos pocos milisegundos) la información de la sección SRAM del chip a la sección EEPROM del chip, con lo que se conserva la información. Cuando la alimentación es restaurada, la información es copiada de vuelta desde la EEPROM a la SRAM, y las operaciones pueden continuar como si no hubiera habido interrupción.

Figura 14: Diagrama de bloques de una Shadow SRAM

• SRAM con batería de respaldo: También conocida como BRAM, está

diseñadas para tener un modo de hibernación en que la información es retenida con un consumo de energía muy bajo. Combina una SRAM y una pequeña batería de litio. Una BRAM puede ser muy rentable, con tiempos de retención de los datos mayores a 5 años. Los Notebook y Laptop presentan esta función de hibernación, pero utilizan el sistema convencional de baterías para el guardado de la información de la SRAM.



MEMORIA DE ACCESO ALEATORIO DINÁMICO (DRAM)

Las memorias de acceso aleatorio dinámicas se caracterizan por un número de inconvenientes funcionales (relacionados con la necesidad de regeneración de la información) y una tecnología comparativamente compleja. No obstante, debido a la comparativamente menor área tecnológica por bit respecto a las estáticas, ocupan una posición de liderazgo en el mercado. El área topológica en ellas es de 6 a 10 veces más pequeña que en las SRAM, que conducen a un precio relativo por bit 3 o 4 veces mejor. El diagrama de bloques funcional en una memoria de acceso aleatorio dinámica no difiere respecto al de las memorias estáticas. Como ya se ha mencionado, la principal diferencia reside en el tipo de célula de memoria. En los principios de su desarrollo DRAM usaba células de memoria de 3 o 4 transistores (Fig. 10).

Figura 10: Célula de memoria DRAM

Con el incremento de la capacidad de las memorias se ha impuesto el

uso de células de memoria de solo transistor (figura 11). Frecuentemente se usa un transistor de canal N aunque en algunos casos se usan también transistores de canal P para las células de memoria. Cada célula DRAM de 1 bit usa un condensador CMOS para el almacenamiento del dato. Como hay pérdidas capacitivas hay necesidad de refrescar los contenidos de la memoria periódicamente (normalmente una vez en T=0,5-2 ms).



Figura 11: Célula de memoria DRAM de 1 transistor

El transistor T, después de una señal desde el bus de direcciones WL,

conecta su área superficial con el bit-bus BL a través de su canal. Cada ciclo de lectura/escritura comienza con un periodo de preparación durante el cual la capacidad parásita del bit-bus BL es cargada a un nivel intermedio definido VDD: VBAJO < VDD < VALTO , donde los niveles Bajo y Alto son los niveles lógicos 0 y 1 en la capacidad de memoria CS. Después de establecer en el Bus elegido para la lectura/escritura se envía un impulso y el conmutador transistor T se abre; como consecuencia de ello las cargas eléctricas de la capacidad parásita del bus CBL y de la capacidad de memoria CS se distribuyen de una manera tal que los potenciales de ambas capacidades se igualan.

El alto potencial en la puerta capacitiva mantiene constantemente un área de deplexión superficial. Esto se corresponde con el estado de “0” lógico. Si durante el proceso de escritura el “0” lógico es enviado al bus de bit, I.e., bajo potencial, entonces el estado de la capacidad de memoria no cambiará. En el caso de escribir un “1” lógico, el potencial del bus de bit se incrementará hasta VALTO y es enviado a través del canal T al área de deplexión, resultando un incremento del potencial en el área superficial. Las fugas parásitas y la corriente pre-umbral producen una reducción de la carga acumulada y el “1” escrito es gradualmente borrado. En el proceso de lectura el bus de bit se conecta con el amplificador de lectura y el potencial del área superficial de la capacidad MOS se envía a través del canal del transistor abierto T. Para conservar el “1” lógico se lleva a cabo un ciclo regenerativo de la información (normalmente una vez en T=0,5-2 ms). Durante el proceso de lectura del “1” lógico la carga memorizada es redistribuida entre la capacidad de memoria CS y la capacidad parásita del bit-bus CBL. Prácticamente CBL >> CS , ya que CBL que es la capacidad total del bus de bit que une unas cuantas decenas de células de memoria y CS no puede ser grande porque eso conduciría a un aumento del tamaño de las células de memoria. En consecuencia el potencial en el bus de bit cambia poco en magnitud (unas pocas decenas de milivolts) y el uso de amplificadores



altamente sensibles para la lectura y regeneración se impone. En la lectura la información es quebrantada ya que la magnitud de la capacidad de memoria se reduce a un nivel impermisible comparado con la del bit-bus. Por lo tanto es imprescindible realizar regeneraciones periódicas. Para las células de memoria DRAM modernas predominan los siguientes ratios (figura 12):

Figura 12: Ratios de capacidad en células DRAM

La figura 13 muestra una sección de una célula planar de un transistor

con doble poli-silicio. Haciendo el papel de capacitancia se usa una estructura, formada por un bus de polisilicio, aislada del substrato por una fina capa de óxido.

Figura 13: Sección célula memoria DRAM planar de 1 transistor

La comparativamente baja capacidad característica de esta célula la

hace inaceptable para memorias DRAM extensas. En este caso se utilizan células de memoria con estructura tridimensional (ejemplos de estas células son las células de capacidad apilada y las células de capacidad en zanja – Fig. 14).

Figura 14: Sección células memoria DRAM de capacidad en zanja y apilada



Hay que hacer varias observaciones sobre las células DRAM:

• 1T DRAM requiere un amplificador sensible para cada línea de bit, debido a la redistribución de cargas que se produce en el ciclo de lectura.

• Las células de memoria DRAM están terminadas individualmente en comparación con las SRAM.

• El ciclo de lectura del 1T DRAM es destructivo, son necesarias operaciones de lectura y refresco para un correcto funcionamiento.

• A diferencia de la célula 3T, la célula 1T requiere la presencia de una capacidad extra que debe estar explícitamente incluida en el diseño.

• Cuando se escribe un “1” en una célula DRAM, la tensión umbral se pierde. Esta pérdida de carga se puede esquivar poniendo las líneas de palabra a un voltaje superior a VDD.

En cuanto a la evolución histórica de las memorias DRAM podemos destacar los siguientes hitos:

• 1970: Intel comercializa el primer circuito integrado de memoria DRAM, la 1103, de 1 Kbyte de capacidad.

• 1973: Se implementa la multiplexación de las direcciones de memoria,

que permitió una mayor miniaturización y pronto se convirtió en un estándar del sector.

• Finales de los 70: Para minimizar el área que ocupa la RAM sobre el

circuito impreso principal se desarrolla el formato SIMM, que tiene una banda de conexión de cobre en uno de sus laterales.

• En la década de los 80 se constató que la DRAM padecía un problema

de velocidad que le hacía ir por detrás del ritmo de velocidad de reloj en las CPUs. Para afrontar esta discrepancia de velocidades, las DRAM han ido evolucionando y se han especializado en bastantes subcategorías con el fin de mejorar el rendimiento y suplir las necesidades de una aplicación específica:

• DRAMs con modo de página rápida: Para acceder a los datos DRAM, se

proporciona una dirección fila, seguida de una dirección columna. Cuando la dirección fila requerida está en la misma dirección requerida anteriormente, simplemente un cambio en la dirección columna permite el acceso a este nuevo dato. Así, podemos realizar tareas repetitivas como el acceso a datos consecutivos con el mínimo coste de tiempo. Se consiguieron así tiempos de acceso de 60-70 ns. Este sistema fue muy utilizado en los sistemas basados en procesador 486 y los primeros Pentium.



• DRAMs “Extended Data Out” (EDO-RAM): Este avance se produjo en

1995. Presentan un ligero cambio de diseño en el buffer de salida respecto a las DRAMs estándar de modo de página rápida. El dato antiguo está disponible en la salida mientras la nueva columna es direccionada. Así la EDO acorta el tiempo de ciclo del modo página al evitar tiempos de espera, con lo que se llegaba a los tiempos de acceso de 30-40 ns.

• DRAMs EDO “Burst” (BEDO-RAM): Es una evolución de la DRAM-EDO

presentada en 1997 aunque nunca salió al mercado, a favor de su competidora, la SDRAM. Tiene un generador de direcciones interno (un contador de 2 bits) por lo que solo requiere que se proporcione la primera dirección de una ráfaga de 4. Esto le permite mejorar el rendimiento de su predecesora en un 50%.

• DRAM caché (CDRAM): Es otra alternativa de DRAM desarrollada por

Mitsubishi. Este dispositivo integra una DRAM y una memoria caché SRAM L2 (segundo nivel) en el mismo chip. La transferencia entre DRAM y SRAM se lleva a cabo en un ciclo de reloj a través de un buffer.

• DRAM “enhanced” (EDRAM): Las DRAMs mejoradas fueron desarrolladas

por la corporación Ramtron. Técnicamente una EDRAM es una DRAM caché (CDRAM). Los ciclos de lectura de memoria siempre ocurren desde la caché. Cuando el comparador detecta un acierto, solo la SRAM es direccionada. Cuando se detecta un fallo, la caché entera es actualizada y los datos estarán disponibles en un tiempo mayor.

• Pseudo SRAMs (PSRAMs): Fueron desarrolladas para minimizar el

consumo de potencia (respecto a una DRAM) en detrimento de la velocidad. Estas incorporan el mecanismo de almacenamiento de una DRAM pero tiene unos circuitos adicionales dentro del chip que hacen que opere como una SRAM. La regeneración de la célula de almacenamiento se lleva a cabo internamente. El tamaño de un chip PSRAM es un 20% mayor que el de uno DRAM. Los principales mercados para las PSRAMs son los PC portátiles, laptops y máquinas portátiles.

Las DRAMs dirigidas a aplicaciones de vídeo tienen unas características especiales, podemos citar entre ellas:

• RAM Síncrona Gráfica (SGRAM): Está dirigida a aplicaciones de vídeo. Las SGRAMs difieren de las SDRAMs en que poseen características tradicionalmente asociadas con DRAMs de vídeo como un ancho de bus de 32 bits y características específicas para gráficos como el modo de escritura en bloque y el modo de escritura oculta.



• DRAM de Vídeo (VRAM): Son usualmente utilizadas de manera exclusiva

para aplicaciones de vídeo. Como la DRAM estándar es inherentemente paralela y los datos de vídeo son inherentemente serie, los sistemas de vídeo siempre han necesitado registro de desplazamiento para conversión de paralelo a serie. En la VRAM la transferencia de datos paralelo a datos serie es llevada a cabo por un registro de desplazamiento paralelo – serie incluido en el chip. El registro deberá esta dividido en dos mitades. Cuando una mitad está siendo leída desde fuera del puerto SAM la otra mitad puede ser cargada desde el vector de memoria.

• DRAMs “Rambus”: La tecnología Rambus, desarrollada por “Rambus Inc.”

está basada en una interfaz chip a chip de muy alta velocidad, que es incorporada en una nueva arquitectura DRAM. Alcanza un nivel de rendimiento más de 10 veces mayo que una DRAM convencional. A diferencia de otros planteamientos que estaban centrados en el aumento de la velocidad de las DRAMs individuales, Rambus proporciona una solución completa a nivel de sistema integrando componentes rápidos con una tecnología de interfaz innovadora de alta velocidad. La figura 15 muestra los elementos de la tecnología Rambus. Esta tecnología está comprendida por tres principales elementos que incluyen el canal Rambus, la interfaz Rambus (controlador) y las RDRAMs.

Figura 15: Configuración típica Rambus

• DRAM Multibanco (MDRAM): Tecnología desarrollada por MoSys, que

argumenta que la penalización por usar DRAM en aplicaciones gráficas no es el ancho de banda pero si la latencia entre dos ráfagas. Desarrollando una DRAM con 32 bancos se reduce esta latencia. Todas las DRAMs avanzadas de siguiente generación por venir nos DRAMs multibanco. Lo que hace que la DRAM multibanco de MoSys sea diferente de las tecnologías DRAM previas está en que es la primera que da acceso total a algunos o todos los bancos – cada banco es una unidad de memoria totalmente independiente.



De esta manera aparecieron los módulos de memoria RAM consisten en placas de circuito impreso que llevan en una o dos caras multiples circuitos integrados DRAM (DRAM multibanco). La tarjeta lleva una banda de conexiones para establecer la comunicación con el bus de datos de la CPU. Según el ancho de banda del bus de datos salieron al mercado los módulos SIMM, de 16 y 32 bits, y los DIMM (de 64 bits). Además proporcionan una interfaz de conexión de alta velocidad que comunica a las memorias individuales con la CPU, mediante un chip controlador. Es en este campo donde al principio predominaban los protocolos de propietario, como el usado en los módulos RIMM de Rambus, pero más tarde la industria se fue estandarizando con protocolos como JEDEC para facilitar la intercambiabilidad entre fabricantes.

A finales de la década de los 90 la industria se decantó por las memorias sincronizadas con una señal de reloj del bus de memoria, dejando a un lado las anteriores memorias asíncronas, ya que así se permitían frecuencias superiores a los 66 Mhz.

• DRAM Síncrona (SDRAM): Representa el siguiente paso en la evolución

de la industria en la arquitectura DRAM estándar. Tienen sus ciclos de lectura y escritura sincronizados con el reloj del bus de memoria. La SDRAM está diseñada con dos bancos separados. Estos dos bancos diferentes permiten a cada uno tener diferentes filas activas al mismo tiempo. Esto permite la concurrencia de operaciones de acceso y regeneración. Se pueden programar tanto la longitud de la ráfaga como la latencia de la señal CAS. En su primera versión era SDR (Simple Data Rate) y tenía tiempos de acceso de 10 a 25 ns. Salieron dos versiones, en módulos DIMM, PC 100 (100 Mhz) y PC 133 (133 Mhz). Fue utilizada en sistemas Pentium II y III, y AMD Athlon y Duron.

• SDRAM DDR (Double Data Rate): La mejora de esta DRAM consiste en

leer dos veces por ciclo de reloj la información de la SDRAM. Así el dispositivo trabaja al doble de frecuencia que el bus de sistema. El dispositivo, gracias a un buffer interno, entrega datos en ambos flancos de la señal de reloj, doblando el ancho de banda efectivo para una frecuencia dada. Se presentó también en módulos DIMM, en 3 versiones: DDR 266 (133 Mhz), DDR 333 (166 Mhz) y DDR 400 (200 Mhz).

• SDRAM DDR 2: Es una evolución de la DDR en la que los búferes de

entrada-salida trabajan al doble de frecuencia que el núcleo, permitiendo realizar 4 transferencias cada ciclo de reloj. Un efecto negativo es que aumenta aún más el tiempo de latencia respecto a la DDR. En contrapartida disminuye el consumo de energía. Se presentaron también en módulos DIMM de 256 Mbytes cada uno en varias



frecuencias (en Mhz): DDR2 533, DDR2 667, DDR2 800, DDR2 1066 y DDR2 1200.

• SDRAM DDR 3: Mejora apreciablemente el rendimiento de la DDR 2

aumentando las velocidades de transferencia de datos. Además trabaja a niveles de bajo voltaje, disminuyendo todavía más el consumo de energía. Aún así los tiempos de latencia siguen sin ser mejorados. Se presentaban en módulos DIMM de varias frecuencias (Mhz): DDR3 1066, DDR3 1333 y DDR3 1600.

Figura 16: Módulos de memoria RAM DDR 2 y DDR 3

Actualmente hay varias tecnologías prometedoras en desarrollo para

aumentar el rendimiento y densidad de las memorias a la par que mejorar algunas propiedades como el consumo energético y la volatilidad de la información.

Hybrid Memory Cube

Aunque ya se está trabajando en la DRAM DDR4 el potencial de mejora de este tipo de memorias está llegando a su límite. Así pues nace Hybrid Memory Cube, un nuevo proyecto de memoria RAM que está siendo desarrollado por Intel y Micron, para lo que al día de hoy tienen algunos prototipos funcionales con los que han conseguido tasas de transferencia de 1 Terabit por segundo (unos 128 GB/s) y la minimización en el impacto energético en hasta siete veces. En esta nueva arquitectura de memoria se piensa en modificar la tradicional estructura bidimensional de la y cambiarla a una tridimensional (chips montados uno encima del otro). Una de las capas haría la función de controlador, encargándose de operar con la información de entrada y enviarla a cada chip de memoria. Los fabricantes afirman que pueden conseguir un ancho de banda quince veces mayor que el de la RAM actual, un rendimiento veinte veces mayor y un 90% menos de espacio físico.

http://www.poderpda.com/editorial/hybrid-memory-cube-la-memoria-ram-del-futuro/



Figura 17 : Esquema Hybrid Memory Cube

RAM-FRAM FERROELÉCTRICA

Es un tipo de memoria no volátil de gran velocidad de acceso pero que no necesita alimentación eléctrica para mantener la información, por lo que su consumo energético es muy reducido.

En la FRAM la célula de memoria se basa en el estado de polarización

de su capacidad ferroeléctrica, que a diferencia de la capacidad intrínseca de una puerta flotante en la DRAM no necesita la aplicación de un campo eléctrico para conservar la polarización. En lugar de almacenar carga eléctrica, los estados de polarización se basan en dos estados estables de la estructura cristalina Para esta capacidad ferroeléctrica se usan, perteneciente a los llamados materiales dipolares, cristales de Perovskite. Después de aplicar un campo eléctrico a este dieléctrico el cristal se polariza. El dieléctrico se despolariza aplicando un campo eléctrico inverso.

Figura 18: Cristal de Perovskita ferroeléctrico

Como se puede observar en la figura 18, la estructura cristalina posee un átomo central móvil, que se acercará a una de las dos caras en función del campo eléctrico aplicado entre ellas, y se mantendrá en estas posiciones estables aunque desaparezca el campo eléctrico. Para leer la celda SRAM es necesario leer la posición del átomo móvil dentro del cristal. Esta operación no se puede realizar de forma directa, sino que hay que aplicar un campo eléctrico y detectar el consumo de energía necesario para el movimiento del átomo o la ausencia de movimiento. Por ello la lectura es destructiva y es necesario devolver a automáticamente la célula a su estado anterior. Así los



tiempos tanto de lectura como de escritura rondan los 70 ns, mucho menor que los 10 ms que requiere por ejemplo una EEPROM, aunque todavía no alcanza la rapidez de las SRAM y DRAM que bajan de los 10 ns.

En los modernos FRAM la célula está compuesta por un solo transistor y un solo capacitor siendo muy semejante a la DRAM. Durante el proceso de escritura se aplica un campo eléctrico al capacitor y el flujo de corriente a través de la célula es estimado por un amplificador de lectura. Después de cada ciclo de lectura es necesaria una reescritura de la información. Debido a la alta constante dieléctrica del dieléctrico utilizado la densidad de carga en la FRAM es mayor que en la DRAM motivo por el cuál se pueden fabricar células con área más pequeña. El número de ciclos de lectura – escritura ronda los 1010 - 1012. , bastante mayor que la duración de otras memorias no volátiles programables aunque no tan ilimitada como en las SRAM y DRAM. De todas formas ya se han anunciado la aparición de FRAM con una duración de ciclos casi ilimitada. MRAM: RAM magnetoresistiva o magnética

Es un concepto que está en desarrollo desde hace la década de los 90, que de momento no ha podido competir con la tecnología DRAM y Flash, pero que ofrece unas ventajas tan evidentes que la podrían hacer predominar en el futuro. Con las últimas mejoras en su desarrollo, parece que están a un paso de masificarse.

Estas memorias poseen las ventajas de las memorias no volátiles como las memorias Flash pero añadiéndole una gran velocidad de acceso a la información que le harían el sustituto perfecto de las memorias RAM convencionales, Discos Duros y memorias Flash. Además no poseen desgaste, por lo que no hay límite de ciclos de escritura. También se caracterizan consumo de energía mínimo al no necesitar ciclos de regeneración de la información.

A diferencia de la RAM convencional los datos no se almacenan como carga eléctrica o flujos de corriente, sino por medio de elementos de almacenamiento magnético. Las células de memoria de este tipo de memoria están formadas por dos discos ferromagnéticos, cada uno de los cuales puede mantener un campo magnético, separados por una fina capa de aislante. Uno de los dos discos se sitúa en un imán permanente con una polaridad dada; el otro variará para adecuarse al de un campo externo. Una malla de estas celdas forma un chip de memoria.

http://es.wikipedia.org/wiki/Memoria_de_acceso_aleatorio

http://es.wikipedia.org/wiki/Carga_el%C3%A9ctrica

http://es.wikipedia.org/w/index.php?title=Magn%C3%A9tico&action=edit&redlink=1

http://es.wikipedia.org/wiki/Ferromagnetismo

http://es.wikipedia.org/wiki/Campo_magn%C3%A9tico

http://es.wikipedia.org/wiki/Aislante



La lectura se realiza midiendo la resistencia eléctrica de la celda. El efecto túnel provoca cambios en la resistencia de la celda según la orientación de los campos de los dos discos. Midiendo la corriente generada, puede calcularse la resistencia y a partir de ésta la polaridad del disco grabable. En general suele considerarse '0' si la polaridad de ambos discos es la misma (el estado de menor resistencia).

La escritura puede realizarse de varias maneras. La más sencilla es que cada celda esté situada entre dos líneas de escritura que formen un ángulo adecuado entre sí por encima y debajo de la celda. Con la corriente se induce un campo magnético en la unión, y este campo influye en el disco grabable. Es necesaria una cantidad significativa de corriente para generar el campo magnético lo que limita su uso en dispositivos con necesidades de bajo consumo. Además, conforme el tamaño se escala, los campos generados pueden solapar varias celdas con las escrituras falsas resultantes. Este problema parece imponer un tamaño de celda relativamente grande, no inferior a 180 nm.

Otro enfoque para construir celdas más pequeñas realiza una escritura en varias fases por medio de una celda multinivel (figura 19). La celda contiene ahora un material antiferromagnético en el que la orientación magnética se alterna en la superficie. Los niveles fijos y libres están formados ahora por pilas de varios niveles aisladas por un nivel de acoplamiento. La estructura resultante sólo tiene dos estados estables, que pueden cambiarse (toggling) ajustando el retraso relativo en la señal de escritura propagada por cada una de las dos líneas, provocando una rotación del campo. Cualquier voltaje que no sea el completo aumenta la resistencia de forma que las celdas que compartan una de las líneas de escritura no se ven afectadas. De esta manera se han conseguido células de 90 nm.

Figura 19: Esquema de una célula MRAM

http://es.wikipedia.org/wiki/Resistencia_el%C3%A9ctrica

http://es.wikipedia.org/wiki/Efecto_t%C3%BAnel

http://es.wikipedia.org/wiki/Antiferromagnetismo

http://commons.wikimedia.org/wiki/File:MRAM-Cell-Simplified.svg

http://commons.wikimedia.org/wiki/File:MRAM-Cell-Simplified.svg



Una técnica más reciente para la MRAM se basa en la transferencia de torsión de spin (STT, spin torque transfer o spin transfer switching). Utiliza electrones polarizados (con su momento de spin alineado) para realizar la torsión sobre los dominios magnéticos. En concreto, si los electrones que fluyen a una capa han de cargar su spin, se genera una fuerza de torsión que se transfiere a la capa próxima. De esta forma se reduce la corriente necesaria para realizar la escritura a aproximadamente el mismo nivel de la lectura. El problema es que, por el momento, el transistor de control debe conmutar más corriente y debe mantener la coherencia de spin. El desarrollo de esta técnica si podría alcanzar los 65 nm de los dispositivos de memoria más modernos para poder comercializarse.

Una de las grandes bazas para el éxito de esta tecnología está en el consumo de energía. Al contrario que en las DRAM, las memorias MRAM no necesitan ningún tipo de regeneración de la informaicón, lo que las hace no volátiles y además las libra del consumo continúo de energía. En las MRAM convencionales el proceso de escritura sí necesita más energía que en las DRAM para sobreponerse al campo ya existente en la junta (entre 3-8 veces la energía necesaria en lectura), aunque los dispositivos basados en SST anulan la diferencia entre lectura y escritura. De esta manera los defensores de la MRAM prevén consumos mucho menores que la DRAM (de hasta el 1%).

Si comparamos MRAM con la memoria Flash RAM, que es también no volátil, en lectura los requerimientos energéticos de ambas memorias son muy semejantes. En escritura, en cambio, Flash se reescribe con pulsos de voltaje elevados (cerca de 10 V) que utilizan acumuladores relativamente lentos y con alto consumo. La degradación que producen limita además el número de ciclos de escritura de las celdas. A diferencia de Flash, MRAM necesita sólo un poco más de energía para realizar la escritura y ningún cambio en el voltaje, lo que lleva a un consumo menor con operaciones más rápidas y sin efecto sobre la vida del dispositivo.

En cuanto a la velocidad, en memorias DRAM está limitada por el tiempo que cuesta drenar (en lectura) o almacenar (en escritura) la corriente en las celdas. En cambio, MRAM se basa en la medición de voltajes en lugar de corrientes, por lo que el tiempo de asentamiento es menor. Se ha demostrado que los dispositivos MRAM tienen accesos en el orden de 2 ns, algo mejores que los de las DRAM más avanzadas. La diferencia con Flash es mucho más acusada, con rendimientos similares en lectura, pero miles de veces mejor en escritura.

http://es.wikipedia.org/wiki/DRAM



La única tecnología que puede competir con MRAM en términos de velocidad es la memoria SRAM, formada por conjuntos de transistores que forman flip-flops para almacenar uno de dos estados mientras se suministra potencia. Los transistores tienen necesidades de energía muy bajas, por lo que el cambio de estado es muy rápido. No obstante, una celda SRAM está formada por varios transistores, por lo que su densidad es mucho menor que la de DRAM. Esto a su vez la hace más cara y su uso está reservado a cantidades pequeñas de memoria de alta velocidad, típicamente la memoria cache en las CPUs actuales. La memoria MRAM no es tan rápida como la SRAM, pero sí se acerca lo suficiente como para resultar competitiva incluso en caché ofreciendo capacidades mucho mayores, aunque algo más lenta.

Actualmente varios fabricantes están desarrollando prototipos con cada vez mejores características. Por ejemplo Renesas y Grandis están colaborando para desarrollar MRAM de 65 nm basado en STT. Sony ha sacado el primer prototipo STT de laboratorio que canaliza corriente a través de la capa magnetorresistente para la escritura; este método utiliza menos energía y es más escalable, pudiendo llevar a densidades mayores a las posibles en DRAM. A su vez, la empresa Freescale presenta chips basados en óxido de magnesio en vez de óxido de aluminio que logran aislantes de túnel más finos y una resistencia de bit más baja en la escritura (necesita menos corriente). Por su parte IBM y TDK se han unido para desarrollar la STT-RAM.

Hay numerosos avances científicos en este campo que permitirán desarrollar esta “memoria del futuro”. Por ejemplo un equipo de científicos ha generado por primera vez unos estados magnéticos microscópicos, llamados "estados vórtice desplazados".

http://es.wikipedia.org/wiki/SRAM

http://es.wikipedia.org/wiki/Flip-flop

http://es.wikipedia.org/wiki/Memoria_cache

http://es.wikipedia.org/wiki/Memoria_cache

http://es.wikipedia.org/wiki/CPU

http://es.wikipedia.org/wiki/Sony



2.3 Memorias de Acceso Aleatorio de solo lectura (ROM)

Una de las principales memorias que se usan en los PCs son las memorias de solo lectura, abreviadamente ROM (Read Only Memory). ROM es un tipo de memoria que usualmente solo puede ser leído, al contrario que la RAM que permite tanto lectura como escritura. Hay dos principales razones por las cuales se utiliza la ROM dentro de un PC:

1. Durabilidad: Los valores almacenados en la ROM están siempre ahí, tanto si la alimentación está disponible o no. Se puede extraer una ROM de un PC, almacenarla por un tiempo indefinido, volverla a reponer y la información seguirá disponible. Por esta razón se le llama almacenamiento no volátil. Un disco duro también es no volátil por la misma razón, pero una RAM estándar no.

2. Seguridad: El hecho de que la ROM no pueda ser modificada fácilmente

proporciona una medida de seguridad contra cambios accidentales o maliciosos de su contenido. No vas a encontrar virus infectando ROMs reales, por ejemplo; simplemente no es posible. (es técnicamente posible con EPROMs borrables, aunque en la práctica nunca se ha visto).

Una de las cosas que confunde a la gente es que la memoria ROM sea la

opuesta a la RAM (ya que RAM es lectura-escritura y ROM solo lectura), y como RAM proviene de “Memoria de acceso aleatorio”, se puede pensar que ROM es de acceso no aleatorio. Cualquier posición de la ROM puede ser leída en cualquier momento, ya que es de acceso aleatorio también, pero no regrabable. RAM obtuvo su nombre de que las primeras memorias eran secuenciales, y no permitían el acceso aleatorio.

ROM es muy utilizada normalmente para almacenar programas a nivel de

sistema que queremos tener siempre disponibles en el PC. El ejemplo más común es el programa de sistema BIOS que está almacenada en una ROM llamada el sistema BIOS ROM. Hay bastantes variantes de ROM que pueden ser modificadas bajo ciertas circunstancias; estas pueden ser pensadas como “memorias principalmente de solo lectura”. Los siguientes son los diferentes tipos de ROMs con una descripción de su relativa modificabilidad:

• ROM: Una ROM estándar está construida con lógica “hard-wired”, codificada en el mismo silicio. Es programado para desempeñar una función específica que no puede ser cambiada. Estas memorias estándar e inflexibles se usan normalmente para programas que son estáticos (no cambian con frecuencia) y producidos en masa.



• ROM Programable (PROM, Programable Read Only Memory): Es un tipo de ROM que puede ser programada usando equipos especiales. Puede ser escrita también, pero solo una vez. De hecho la programación de la PROM se llama también grabado, como el grabado de los CD-R, y es comparable en términos de su flexibilidad.

• ROM Programable y borrable (EPROM, Electrically Programable Read Only

Memory): Una EPROM es una ROM que puede ser borrada y reprogramada. En la parte superior del paquete ROM se sitúa una pequeña ventana de cristal, a través de la cuál puedes ver el chip que contiene la memoria. Una luz ultravioleta de una frecuencia específica puede ser enviada a través de la ventana en un periodo de tiempo determinado, la cual borrará la memoria y le dará permiso para ser reprogramada de nuevo. Obviamente esta es mucho más útil que una PROM normal, aunque hace falta la luz de borrado.

• ROM Programable eléctricamente borrable (EEPROM, Electrically Erasable

Programable Read Only Memory): Es el siguiente nivel de borrado, que puede ser efectuado mediante control por software. Este es el tipo de ROM más flexible y es comúnmente utilizada para contener los programas BIOS. Cuando escuchas una referencia a “flash BIOS” o efectúas una actualización de BIOS por “flashing”, se refiere a una reprogramación de la BIOS EEPROM por un programa especial de software. Estamos difuminando el papel sobre lo que significa “solo-lectura”, pero recuerda que la operación de re-escritura se realiza quizás una vez al año, sobre todo comparado con las memorias reales de lectura-escritura (RAM) lo hacen varios ciclos en un segundo!

Finalmente, una de las características de la ROM es que tiene el doble o más de tiempo de acceso que una memoria RAM. Esta es una de las razones por las que se sombrea el código de la BIOS para incrementar el rendimiento. Memorias ROM Memorias ROM estándar

Dos tipos de máscaras de programación ROM dominan en la producción práctica:

1) Programación mediante foto-máscara usada en el área activa (Fig. 20)

2) Programación mediante foto-máscara realizando los contactos

abiertos.



En el primer caso el contenido de la célula de memoria (“0” o “1” lógico) se define por las siguientes opciones: si hay una fina sub-puerta de óxido (transistor activo) en la corriente estructura del transistor o si hay un óxido grueso formado en el área entre la fuente y el drenador (transistor pasivo). Los transistores con sub-puerta delgada de óxido tienen un umbral de voltaje bajo y son activados enviando la señal de dirección. Los transistores con un óxido grueso tienen un umbral de voltaje mayor y se mantienen abiertos y en la lectura del amplificador de lectura aparece un “1” lógico.

Figura 20: Memorias constantes de máscara programable usada en áreas activas

La segunda opción es programar la ROM usando foto-máscara de

contacto, con la que se define la conexión del bus-bit de metal con el drenador y la fuente es conectada al bus de difusión de tierra. Si hay un transistor con el contacto abierto en una intersección de la dirección seleccionada y los bus digitales, se abrirá y pondrá a tierra el bus digital. Si el bus de difusión de tierra tiene una alta resistividad y no es posible fabricarlo más largo, en la construcción de la memoria por cada 8-10 buses se incluirá un bus adicional de tierra.

La disponibilidad de un bus de metal extra conduce a un incremento

del área topológica de la célula en programación con máscara de foto-contacto. De este modo si el proceso tecnológico para CMOS normal tiene una norma topológica de 0.25 µm, el área para las células de memoria programadas con foto-máscara para las zonas activas es de 1 µm2, mientras que para las programas con foto-máscara para contactos abiertos es de 1.5 µm2.

Independientemente de la mayor área topológica la ROM, programada

con foto-máscara para contactos abiertos, tiene la considerable ventaja de que la escritura constante en un cierto tipo de memoria es llevada a cabo en una de las últimas fases del proceso topológico. Esto permite reducir el tiempo entre la confirmación del pedido y su realización. Esta ventaja se incrementa considerablemente en las memorias de gran volumen con la realización de una metalización multi-capa donde la programación puede ser llevada a cabo por contactos abiertos entre los niveles de metalización individuales también.



Memorias PROM

Mediante procesos tecnológicos adicionales (película delgada de evaporación de niquel-cromo y fotolitografía) se crea una fina capa resistiva (fusible) sobre cada célula en estas memorias. El proceso de escritura consiste en el envío programable de impulsos de corriente con un valor, mayor que el utilizado para programar las resistencias y quemándola la correspondiente dirección de bus es desconectada. Las PROMs son normalmente producidos con tecnología bipolar. Como alternativa a las resistencias quemables, es posible el uso de diodos de ruptura. Este tipo de memorias ha reducido la densidad de información y aumentado la complejidad tecnológica. El área relativa de cada célula es 4 veces mayor que la de las células ROM programables con máscara. La cuota de mercado de las PROMs se reduce a expensas de las memorias reprogramables y tiende a 0. Memorias EPROM

Esta clase de memoria posee características positivas tanto de la memoria operativa como de la memoria constante. Su similitud con la memoria constante se basa en la independencia de fuentes de energía, y la similitud con las memorias operativas está en la capacidad para ser escrita muchas veces. A diferencia de las memorias operativas las reprogramables requieren más tiempo para el borrado de la información vieja y el de escritura de la nueva es mucho mayor – puede durar desde milisegundos a decenas de minutos. El uso de memorias programables con máscara es económicamente rentable en series largas, mientras que para memorias de una sola escritura y series pequeñas es más útil utilizar ciertos tipos de memorias reprogramables.

La principal estructura de memorización en las memorias

reprogramables son transistores MOS de puerta flotante (figura 21). De acuerdo con la forma en que se borra la información y el tipo de transistor memorizable se pueden clasificar en 3 tipos básicos: Memorias constantes eléctricamente programables (EPROM), memorias constantes eléctricamente reprogramables (EEPROM) y memorias flash.

Figura 21: diagrama de la estructura de una célula EPROM



Además de la puerta de control también contiene una segunda puerta aislada de poli-silicio que se forma sobre una fina capa de óxido encima de la zona entre fuente y drenador. El proceso de escritura se logra mediante la adición de electrones calientes en la puerta flotante y una avalancha de ruptura en el drenador.

El bus de dirección se forma con la puerta de control. En el proceso

de escritura del “0” lógico, se aplica una tensión de gran magnitud (UDS > 4 V y UGS > 8 V en memorias realizadas con tecnología de 0.25 µm) en el bus de direcciones y el drenador. En consecuencia una corriente de 0.5 mA fluye entre la fuente y el drenador. Parte de los electrones obtienen suficiente energía para atravesar la fina capa de óxido y situarse en la puerta flotante. Las fugas de carga desde la puerta flotante son muy lentas (decenas de años) gracias a las buenas propiedades de aislamiento de la capa de óxido que rodean la puerta. La acumulación de carga en la puerta incrementa el umbral de voltaje. El voltaje en el bus de direcciones durante la lectura es seleccionado con una magnitud tal que el transistor con carga negativa acumulada en la puerta flotante permanezca cerrado mientras que el que tenga ausencia de carga negativa se abra. El borrado de datos se realiza mediante irradiado de luz ultravioleta a través de la barrera de potencial de la capa de óxido y hacia el substrato semiconductor. El número de ciclos de programación/borrado está limitado (100 – 1000 ciclos). Para muchas aplicaciones las EPROM son programadas una sola vez. Para estas aplicaciones los chips van montados sobre carcasas de plástico estándar sin ventanas. Memorias EEPROM

El borrado de datos en las memorias EEPROM se lleva a cabo por medios eléctricos. Ocurre por tunelizado de los portadores de carga a través de la capa de óxido. La figura 22 muestra la estructura de este tipo de célula de memoria.

Figura 22: Representación esquemática y estructura de célula EEPROM



El tunelizado de electrones tiene lugar a través del óxido activo cónico

existente sobre el drenador. La aplicación de un fuerte campo eléctrico (10 MV/cm) a través del túnel de óxido causa el llamado tunelizado Fowler-Nordheim (FN). Se consigue una disminución del umbral de voltaje del transistor con el sometimiento a un pulso positivo de gran amplitud (12-15 V), y el potencial de la puerta de control es borrado. La célula es borrada con la aplicación de un voltaje inverso de polarización, causando una corriente de electrones hacia la puerta flotante y reconstruyendo el alto umbral de tensión del transistor memorizante. Después de un largo periodo de ciclos de lectura -escritura se observa una reducción en la diferencia entre el nivel bajo y alto de umbral de tensión. El límite en el número de ciclos de lectura – escritura ronda los 105.

Es característico de las EEPROMs que la información proveniente de

cada transistor debe ser borrada separadamente. Debido a esta necesidad de acceso individual a cada célula la densidad de información es menor que en las memorias EPROM.

2.4 Memorias Flash (Acceso aleatorio)

En realidad son una evolución de las memorias EEPROM. La diferencia entre la creación de memorias EEPROM estándar y las memorias flash está en la estructura y arquitectura de la célula de memoria. Esta memoria permite la lectura y escritura simultaneas en múltiples posiciones de memoria mediante impulsos eléctricos, a diferencia de las EEPROM en las que solo se permite actuar sobre una célula de memoria en cada operación de programación.

Figura 23: Memorias Flash



Estas memorias están basadas en el transistor FAMOS (Floating Gate Avalanche-Injection Metal Oxide Semiconductor) que es, esencialmente, un transistor NMOS con un conductor (basado en un óxido metálico) adicional localizado o entre la puerta de control (CG – Control Gate) y los terminales fuente/drenador contenidos en otra puerta (FG – Floating Gate) o alrededor de la FG conteniendo los electrones que almacenan la información.

El almacenaje de los bits de información se realiza mediante puertas lógicas NOR o NAND. En las células basadas en puertas NOR el proceso de escritura se lleva a cabo mediante el efecto electrones calientes (que consiguen atravesar una barrera de potencial) y el borrado se realiza mediante tunelizado FN, que aplica una tensión inversa elevada para que los electrones abandonen la puerta flotante. En las células basadas en puertas NAND ambos procesos de escritura (túnel de inyección) y lectura (túnel de soltado) son logrados por el mecanismo de tunelizado. En ambos tipos de memorias flash se puede borrar simultáneamente toda la memoria o bien sólo sectores individuales.

El uso de uno u otro tipo de puerta depende del fabricante y de la aplicación a que vaya dirigida. Las memorias basadas en puertas NOR (figura 25) tienen la ventaja de presentar mayor integridad en la conservación de la información y acceso aleatorio a las células de memoria. Aun así el proceso de escritura se realiza bit a bit. En cambio, las basadas en puertas NAND (figura 24), sólo permiten el acceso secuencial a la información pero pueden realizar la el proceso de escritura por palabras o bloques completos, y tienen la ventaja de permitir mayores densidades de información a un menor coste. Como desventaja las memorias basadas en puertas NAND tienen menor fiabilidad y requieren técnicas de corrección de datos, pudiendo quedar inservibles bloques enteros. Así pues las memorias flash de almacenamiento masivo que se utilizan en la actualidad son de tipo NAND. También existen en el mercado tecnologías ORNAND que combinan ambos tipos de puertas y obtienen un rendimiento intermedio entre los dos tipos.

http://es.wikipedia.org/w/index.php?title=FAMOS&action=edit&redlink=1

http://es.wikipedia.org/wiki/NMOS



Figura 24: Cableado y estructura en Silicio de la memoria Flash NAND

Figura 25: Cableado y estructura en Silicio de la memoria Flash NOR

Los productores de memorias flash garantizan entre 10.000 y 1.000.000

de ciclos de escritura – lectura, dependiendo del tipo de célula, precisión de fabricación y voltaje necesario para el borrado. El incremento en la densidad de información de las memorias flash se logra por una disminución de las normas topológicas y el uso de tecnología STI. Otra propuesta es el uso de células multinivel (MLC), en las que se almacena más de 1 bit de información en cada célula dependiendo de la cantidad de electrones que almacena la puerta flotante, que es reconocido por el dispositivo.

2.5 Memorias de acceso serie (Acceso secuencial, SAM)

Este tipo de memorias se realizan en la forma de registros de desplazamiento estáticos o dinámicos. La información es escrita y guardada en células puestas en serie (figura 26)



Figura 26: Estructura general de un registro de desplazamiento

Cada célula de memoria del registro de desplazamiento consiste en dos

partes (1 y 2), que imponen el uso de dos señales de carrera para la información de entrada y salida. Cada célula se utiliza como consecuencia de la introducción de nueva información y la circulación de la vieja información es llevada a cabo por diferentes partes de la célula. Con la llegada de la señal F1 la información es transferida de la salida de parte de salida de cada célula a la parte de entrada de la siguiente célula. Con la llegada de la señal F2 la información es transferida entre las partes de entrada y salida dentro de cada célula.

Los registros de desplazamiento estáticos contienen un disparador

estático en cada célula con una entrada separada para los impulsos de carrera. Los impulsos de carrera pueden ser detenidos sin pérdida de información. Los registros de desplazamiento dinámicos contienen una capacidad MOS como célula de memoria y se requiere una regeneración de la carga en cada capacitor. La regeneración del dato escrito es lograda por un sometimiento constante de señales de carrera por la disponibilidad de conexiones entre la entrada y la salida del registro de desplazamiento. Los registros de desplazamiento FIFO (primera entrada – primera salida) también encuentran aplicación. A pesar de las similitudes en la transmisión de los datos y la forma de presentarlos hay diferencias entre los registros de desplazamiento descritos arriba y los tipo FIFO. En los registros de desplazamiento FIFO las señales de carrera son sustituidas por dos señales de funcionamiento. La primera de ellas autoriza la nueva entrada de información en la memoria, mientras que la segunda permite que se muestre la información guardada. Estas señales son independientes entre ellas y pueden ser de distinta frecuencia. En los registros FIFO el dato introducido es transferido inmediatamente por todas las células libres y es escrito en la más cercana a la célula de salida. Después de aplicar la señal, permitiendo que se muestre la información, el dato de la última célula es leído, mientras los datos del resto de las células son movidos una célula hacia la salida. De esta manera el tiempo para el mantenimiento de la señal entre la entrada y la salida del dispositivo se reduce.

Debido a la alta competencia por parte de las SRAM y DRAM, la aplicación de memorias con acceso serie es restringido. Aplicaciones típicas



para esta clase de memorias están en ser parte integrante de circuitos integrados extra-grandes (microprocesadores, memorias), así como los videoterminales.

2.6 Memorias de Contenido Direccionable (CAM)

También conocidas como memorias asociativas; es un tipo de memorias de computadora usadas para aplicaciones que requieren alta velocidad de búsqueda. Tales memorias contestan con estado de “acierto” o “ausencia de acierto” cuando algún vector de datos (patrón) es aplicado en su entrada. La búsqueda consiste en comparar todos los bits de las palabras almacenadas en memoria con el patrón dado. La palabra de máscara indicando todos los bits esenciales también debe ser tenida en consideración. Si la búsqueda termina con éxito una de las palabras adaptadas es enviada al buffer de salida. Dicha palabra es determinada por el “múltiple match resolver” (MMR). Entre las principales aplicaciones de las CAMs tenemos:

• Enrutamiento de red y dispositivos de conmutación donde se requiere una resolución rápida de destinatarios direccionados.

• Memorias caché en discos duros y CPUs.

2.7 HDD - Disco Duro (Memoria de Acceso Digital – Secuencial)

Es un tipo de dispositivo mecánico de memoria donde los datos están codificados en forma de impulsos magnéticos en discos cubiertos de un material ferromagnético magnetizado. Un HDD típico consiste en: motores paso a paso y lineales, cabezales de lectura y escritura, controladores de discos. El controlador incluye una unidad central de procesado, memorias RAM y ROM y circuitos amplificadores de datos. La comunicación entre el HDD y la CPU requiere la transmisión de datos, instrucciones (en registros apropiados del controlador HDD) y palabras con bits de estado.

Fig. 27: Fotografía Disco Duro



Fig. 28: Esquema del controlador de un Disco Duro

La organización física de los discos se realiza con una jerarquía de

áreas según se puede observar en la figura 29: Cabezal: Se corresponde con una cara de un disco. Pista: Área circular en el disco donde se almacenan los datos Sector: Fragmento de la pista que es la porción más pequeña de datos que puede ser leída o escrita. Cilindro: Conjunto de pistas con la misma numeración pertenecientes a distintos discos

Figura 29: Esquema del controlador de un Disco Duro

Así, la capacidad del disco será el resultado de multiplicar: Nº de caras x Nº de pistas x Nº de sectores x 512 [B].

Los datos están guardados en pistas que incluyen información adicional

que sirva para la localización de la pista, corrección de errores y sincronización de la velocidad del cabezal de lectura, tal como se observa en la figura 30.



Fig. 30: Estructura de la pista de un disco duro

Esta es la estructura detallada de bytes en una pista (ver figura 30):

• Comienzo de la pista (BOT): S - 11 bytes 00h, D1 – 0A1FCh, Z1 – 12 bytes 0FFh

• Sector: S – 10 bytes 00h, D3 – 5EA1h, ID – sector dirección ID: byte 1

– número de pista, byte 2 – número de cabezal, byte 3 – número de sector, byte 4 – estado de sector (sector invalido, sector reemplazado en área de repuesto), ECC-1, 2 byte de código de corrección de errores (corrección de hasta 11 errores), Z2 – 5 bytes 00h, D4 – 5EA1h, DATA – 512 bytes de información, Z3 – 3 bytes 00h y 17 bytes 0FFh

• Fin de la pista (EOT): Z4 – sobre 93 bytes 00h.

Los campos de pista juegan los siguientes papeles:

• S - campo de sincronización del controlador de cabezal; • D1, D2, D3 y D4 – firmas que indican el comienzo de partes específicas

de la pista;

• Z1, Z3 - espacios compensadores de variaciones en velocidad de

rotación del disco. Tal estructura de disco es determinada durante el formateado de nivel bajo.

• Códigos de corrección de errores (ECC) – Constituyen una protección

adicional para los datos almacenados en los sectores y permiten corregir hasta 11 bits erróneos. Durante el proceso de fabricación se testean los discos en búsqueda de sectores inválidos (dañados). Esta



lista es denominada “Grown Error List” (GEL). Existen una gran variedad de herramientas que permiten echar un vistazo rápido a la GEL en el disco. Cada pista contiene un área de reserva para el reemplazo de sectores. Así pues los sectores inválidos de una pista pueden ser reemplazados con una simple operación de salteado de sectores (llamado deslizamiento de sectores). Tal operación es transparente para el sistema operativo.

2.8 CD-ROMs (Memoria de Acceso Digital - Secuencial)

En discos compactos para almacenamiento de datos se usa una pista espiral. Los datos son almacenados con una serie de hendiduras microscópicas (“pits”) que causan interferencias destructivas en la luz láser cuya consecuencia es una reducción en la intensidad del haz reflejado. La densidad lineal de datos es constante lo que significa que la velocidad de rotación del disco es lineal. Este planteamiento requiere circuitos de lectura y escritura más complicados. La pista es dividida en sectores cada 2352 bytes almacenados. Los primeros 12 bytes contienen información de sincronización y los 4 siguientes un encabezado de sección. Los siguientes 2 KB están predestinados para el almacenamiento de la información e inmediatamente detrás tenemos: 4 bytes de código CRC, 8 bytes llenos de ceros y 278 bytes de ECCs.

Características del CD-ROM:

• Más lento que los discos duros • Los datos son codificados por quemado de diminutos “pits” en una

superficie fotoreflectante; leídos por láser

• Los CDs pueden mantener hasta 650 MB de datos.

• La máxima velocidad de transferencia de la unidad CD-ROM se expresa en múltiplos de 150 KB/segundo:

o Unidad 4x 600 KB/segundo o Unidad 16x 3000 KB/segundo

En la figura 31 podemos observar los componentes de una unidad lectora de CDs.



Figura 31: Componentes Reproductor de CD

2.9 Discos Ópticos de Alta Densidad (Memoria de Acceso Digital – Secuencial) Disco de video digital DVD

Es un nuevo CD-ROM mejorado: “pits” más pequeñas y densas; dos capas de “pits” grabadas en el mismo disco (ver figura 32). Los DVDs pueden contener más de 17 GB de datos (actualmente hasta 27 GB).

Figura 32: Organización de pits en un CD y en un DVD

HD-DVD y Blue Ray

Entre los discos ópticos de alta densidad existen actualmente dos tecnologías principales: HD (“High definition”) DVD (Toshiba y NEC) y Blue Ray o BD (Sony). Ambas tecnologías usan láser azul-violeta de 405 nm. Esta diferencia de longitud de onda es un prerrequisito para la alta capacidad que Blue Ray y HD DVD ofrecen. Hay tecnologías disponibles, usando formatos combinados, para la compatibilidad con el DVD convencional (ver la segunda y tercera imágenes en la figura 33).



Figura 33: Tecnologías grabación discos ópticos de alta densidad

Actualmente estos discos, sobre todo los Blue-Ray están en continuo

desarrollo. El 20 de Julio de 2010 el equipo de desarrollo de Sony y la Universidad Japonesa Tohoku anunció el desarrollo conjunto de un láser azul-violeta, que iban a ayudar a crear discos Blue-Ray con una capacidad de 1 TB (doble capa). De hecho el Blue Ray convencional de doble capa tiene una capacidad de 50 GB, mientras que el extendido de 4 capas llega a los 100 GB, pero está previsto que en 2015 salga un nuevo formato de 300 GB. HVD (Disco holográfico compacto)

El Disco holográfico compacto (HVD) es una tecnología de disco óptico desarrollada por la alianza HVD entre Abril de 2004 y mediados de 2008 con el que se puede almacenar hasta varios Terabytes de datos en un disco óptico de 10 cm de diámetro. La reducción del radio reduce los costes y materiales empleados. Emplea una técnica conocida como holografía colineal, mediante la cuál unos haces de láser verde y rojo son colimados en un único haz. El láser verde lee los datos codificados como franjas de interferencia láser de una capa holográfica en la parte superior del disco. El láser rojo es usado como haz de referencia para leer servoinformación de una capa de aluminio estilo CD cercana a la parte inferior. La servoinformación se usa para monitorear la posición del cabezal de lectura sobre el disco, similar a la información de cabezal, pista y sector de una unidad de disco duro convencional. En un CD o DVD la servo- información es intercalada entre los datos. Una capa de espejo dicroico entre los datos holográficos y los servo-datos refleja el láser verde mientras que permite el paso del láser rojo. Esto previene las interferencias de reflexión del láser verde en los “pits” de servo-datos y esto es un avance de los últimos medios de almacenamiento holográfico, que o bien experimentaba demasiadas interferencias o carecían



por completo de servo-datos, haciéndolos incompatibles con la actual tecnología de unidades CD y DVD.

Figura 34: Estructura de disco versátil Holográfico

Estructura del HVD (ver figura 34): 1. Láser de lectura/escritura (532 nm) 2. Láser rojo de posicionamiento/direccionado (650 nm) 3. Holograma (datos)(mostrado aquí como marrón) 4. Capa de Policarbonato 5. Capa fotopolimérica (capa contenedora de datos) 6. Capas de separación 7. Capa Dicroica (reflejante de láser verde) 8. Capa reflexiva de aluminio (reflejante de láser rojo) 9. Base transparente P. Patrón de Pits.

HDV no es compatible con los formatos CD y DVD, pero la ventaja de esta nueva tecnología es la capacidad de grabado (hasta 6 TB) y transferencia de 1 Gbit/s (125 MB/s). Un HDV con esta capacidad es aproximadamente 5500 CD, 830 DVD, 160 veces Blue-ray Disc, o sobre 7 unidades de disco duro estándar (datos de 2007), con máxima capacidad.



3. CONCLUSIONES Existen en el mercado multitud de memorias que se distinguen por su capacidad de almacenamiento, velocidad de acceso a los datos, durabilidad de la información y coste, y que las hacen idóneas para cada tipo de aplicación. Normalmente las memorias más rápidas son volátiles y necesitan alimentación eléctrica para mantener la información. Es el caso de las memorias RAM, los registros de desplazamiento y las memorias CAM. Además una mayor velocidad de acceso suele implicar una menor densidad de información, por lo que este tipo de memorias se utilizan en los niveles de memoria de trabajo más cercanos al procesador central, como los registros de desplazamiento, la memoria caché y la memoria principal, que son los que necesitan mayor frecuencia de accesos y menor capacidad de almacenamiento.

Para la memoria principal del procesador predomina el uso de memorias DRAM, que aunque tiene el inconveniente de una mayor complejidad tecnológica respecto a la SRAM sobre todo por la necesidad de ciclos de regeneración de la información, su tamaño por célula es mucho más pequeño que en las SRAM, lo que conducen a un precio relativo por bit 3 o 4 veces mejor y a su liderazgo en el mercado. La SRAM tiene una mayor velocidad de acceso y consumo energético que la DRAM y por ello le supera en algunas aplicaciones de memoria pequeña y rápida, como la memoria caché para hacer de interfaz entre la CPU y la DRAM, o memorias de bajo consumo para dispositivos portátiles.

La memoria DRAM ha evolucionado mucho desde sus orígenes para

aumentar su densidad de integración y velocidad, incorporando características que mejoran el proceso de acceso a la información como los modos de página rápida, modos de ráfaga, sistemas multibanco y buses de transferencia súper rápidos de mayor frecuencia de operación. De esta manera se ha llegado a la última generación de DRAM, la DDR 3. Aún así esta tecnología casi ha llegado a su límite de mejora y hay otros proyectos en marcha para cambiar su concepción. Este es el caso de Hybrid Memory Cube, que modifica la tradicional estructura bidimensional de lap por una. Los fabricantes afirman que pueden conseguir un ancho de banda quince veces mayor que el de la RAM actual, un rendimiento veinte veces mayor y un 90% menos de espacio físico, con un consumo de energía 7 veces menor.

Cuando necesitamos almacenar al información de forma permanente o con actualizaciones poco frecuentes requerimos de memorias de tipo no volátil, que aunque tienen un mayor tiempo de acceso a la información esto



no supone un inconveniente, además de no necesitar alimentación eléctrica para mantener la información. Este es el caso de la información básica de funcionamiento del sistema, por ejemplo, la BIOS de un computador, en la que se utiliza una memoria permanente con una velocidad aceptable, que suele ser un tipo de memoria ROM como la EPROM o la EEPROM. Además el sistema operativo y demás información del usuario se deben almacenar en memorias de gran capacidad y menor coste. Para ello se utiliza el disco duro (HDD) que es una memorias de acceso digital - secuencial que almacena la información en un disco magnético.

Actualmente está en auge el uso de las memorias Flash, que gracias a su flexibilidad, reducido tamaño y bajo coste, junto con una buena velocidad de acceso y una cada vez mayor densidad de información. De momento se utilizan en tarjetas de memoria y dispositivos de almacenamiento masivo para electrónica de consumo. Es en este campo donde estas memorias tienen su mayor nicho de mercado. De todas formas la evolución del mercado electrónico hacia dispositivos cada vez más pequeños, flexibles e integrables inalámbricamente ha propiciado que ya se está investigando su aplicación para sustituir a otras memorias como los computadores (Discos Duros) y a la memoria principal del procesador (DRAM).

Las memorias Flash tienen varias opciones de futuro. Para sustituir a los

discos duros es más apta la memoria flash-NAND. Actualmente la capacidad de las memorias flash es menor a la de los discos duros, además de ser más costoso el precio por Mbyte, pero ya se han conseguido capacidades de 1 Tbyte y el coste va disminuyendo. La mayor desventaja sobre los discos duros es la de tener limitados los ciclos de lectura y la menor fiabilidad en el mantenimiento de la información. En contrapartida tiene las ventajas consumir mucha menos energía y de ser más silenciosa y resistente a los impactos gracias a que no tiene partes móviles, y su pequeño tamaño le hace ser muy ligera y versátil. Para sustituir a las memorias de instrucciones de un dispositivo, o las memorias en dispositivos de datos críticos, serían más aptas las memorias Flash OR u ORNAND debido a su mayor fiabilidad e integridad en el mantenimiento de la información. En cuanto a la sustitución de memorias DRAM por memorias Flash estas últimas son todavía más lentas pero utilizan hasta 10 veces menos energía y es significativamente más económica. Para grandes necesidades de almacenamiento permanente se utilizan discos ópticos como CD, DVD y Blue-Ray, que son muy económicos y tienen una gran capacidad. Con los nuevos discos holográficos (HVD) se va a continuar aumentando esta capacidad que ya llega a varios Terabytes.

En cuanto al futuro de las memorias los fabricantes persiguen tres

objetivos: aumentar la densidad de integración (disminuyendo el coste), aumentar la velocidad de operación y minimizar el consumo energético. Para



ello habría que combinar el tamaño de las células DRAM con la rapidez de las células SRAM y la no volatilidad de las memorias Flash o los medios magnéticos como Discos Duros. Por ello se están desarrollando memorias no volátiles que puedan alcanzar la rapidez de las volátiles. Una de ellas es la FRAM, aunque todavía no ha conseguido alcanzar la rapidez de las SRAM.

Otra opción de futuro en la que la industria ha puesto sus esfuerzos investigadores es la MRAM, ya que ofrece velocidades parecidas a las de SRAM con una densidad comparable a la de DRAM a la par que un consumo mucho menor que ésta. Además, frente a la memoria Flash, no presenta degradación en el tiempo. Esta combinación hace que algunos la propongan como “memoria universal”, capaz de reemplazar a estas tres así como a la memoria EEPROM. De momento, las tendencias del mercado la han mantenido lejos de alcanzar una utilización generalizada. El único producto disponible a gran escala es el chip de 4 Mbit de Freescale Semiconductor, que utiliza procesos de varias generaciones de antigüedad de 180 nm. La gran demanda de memoria Flash sigue dirigiendo la oferta de forma que los fabricantes no se arriesguen a dedicar sus fábricas principales a la producción de MRAM, cuyas celdas siguen estando muy por encima de los tamaños conseguidos en Flash. De todas formas los últimos avances en investigación (como la MRAM STT) auguran que la MRAM podrá superar en un futuro próximo todos los inconvenientes que presenta actualmente para hacer valer sus ventajas respecto al resto de memorias.

4. BIBLIOGRAFÍA Y/O REFERENCIAS [1] Yeves Gutiérrez, Fernando; Castro Gil, Manuel Alonso; y Otros. ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES I. Ed. UNED

5. ENLACES DE INTERÉS http://es.wikipedia.org/wiki/HVD http://es.wikipedia.org/wiki/Blu-ray_Disc http://es.wikipedia.org/wiki/Memorias_flash http://www.cika.com/productos/ramtron/pdf/fram.pdf http://www.poderpda.com/editorial/hybrid-memory-cube-la-memoria-ram-del-futuro/ http://www.youtube.com/watch?v=kaV2nZSkw8A http://www.xataka.com/componentes-de-pc/intel-hybrid-memory-cube-la-ram-del-futuro http://www.mram-info.com/ http://www.taringa.net/posts/noticias/1592349/MRAM-La-memoria-RAM-del-futuro.html http://www.pablogeo.com/stt-ram-memoria http://pimpimnela.blogspot.com.es/p/la-memoria-ram.html http://es.wikipedia.org/wiki/MRAM

http://es.wikipedia.org/wiki/EEPROM

http://es.wikipedia.org/wiki/Mebibit

http://es.wikipedia.org/wiki/Freescale

http://es.wikipedia.org/wiki/HVD

http://es.wikipedia.org/wiki/Blu-ray_Disc

http://es.wikipedia.org/wiki/Memorias_flash

http://www.cika.com/productos/ramtron/pdf/fram.pdf

http://www.poderpda.com/editorial/hybrid-memory-cube-la-memoria-ram-del-futuro/

http://www.youtube.com/watch?v=kaV2nZSkw8A

http://www.xataka.com/componentes-de-pc/intel-hybrid-memory-cube-la-ram-del-futuro

http://www.mram-info.com/

http://www.taringa.net/posts/noticias/1592349/MRAM-La-memoria-RAM-del-futuro.html

http://www.pablogeo.com/stt-ram-memoria

http://pimpimnela.blogspot.com.es/p/la-memoria-ram.html

http://es.wikipedia.org/wiki/MRAM

Electrónica de los Sistemas Industriales - ieec.uned

Documents

Transcript of Electrónica de los Sistemas Industriales - ieec.uned