ディジタルダウンコンバータとディジタルアップコンバータの新しい構成...

ディジタルダウンコンバータと

ディジタルアップコンバータの新しい構成 — ディジタル信号処理へのUMLの適用 —

2002年7月24日

株式会社サムスン横浜研究所

無線通信研究室

岸孝彦

1

目次

DDCとDUCの低消費電力化

DDCとDUCの標準構成

UMLとは？

ここで用いたUML記述

標準構成のユースケース図

標準構成のユースケース詳細化

ユースケース図の書き直し

シーケンス図の作成

シーケンス図の再作成

DDC構成の提案1

分析の繰り返しUMLに適したプロセス

分析の繰り返しDDCとDUCの構成開発

NCOのスプリアス問題の確認

NCOの消費電力低減とスプリアス低減

再分析

DDC構成の提案2 2-step DDC

シミュレーション

OOのもう一つの顔

おわりに

1. 背景

2. UML入門

3. 信号処理開発-分析1

4. 信号処理開発-終了1


6. 信号処理開発-終了2 7. テスト 8. 制御開発分析 9. 完了

2


ディジタルIFを持つSDR無線機の消費電力の現状

ADC、DACとDDC、DUCがその多くを占める

DDCとDUCの低消費電力化技術

デバイス技術

これだけでは10年待つ必要がある

周波数変換

NCOの低消費電力化

ROMベースNCOのROMサイズ削減

» 正弦波/余弦波の周期性を利用

» ROMをCoarseとFineに分割し、合成

CORDIC等のROMベースNCO以外のアーキテクチャの採用

乗算器を用いない周波数変換 0, 1, 0, -1, …

サンプリング周波数変換

乗算器を用いないフィルタの採用(CIC, CSD,…)

ハーフバンドフィルタ

ポリフェーズ構成

構成の改善提案は活発ではない、

大きな効果が期待できるのではないか?

Moor's Law on RX power consumption of SDR terminals using digital IF

0.0

0.5

1.0

1.5

2.0

2.5

3.0

3.5

4.0

4.5

2001 2002 2003 2004 2005 2006 2007 2008 2009 2010 2011

Year

Pow

er c

onsum

ption[W

]

RF/IF Ana.

ADC/DAC

IF Digital

BB

General SDR MS

HOW ?

3


DDCとDUCの標準的な構成はシンプル

新たな構成を見出す余地はあるか?

どのようにすすめるか？

ADC

デシメータ直交検波

DEMOD

1

-1

1

-1

インターポレータ直交変調

1

-1

1

-1

a) DDC

b) DUC

MOD

DAC↑M/2

↑M/2

↓M/2

↓M/2

0

0

3

3

IF周波数を

サンプリング周波数の1/4にする

よく使われる。

しかし、ディジタルでの自由度がなくアナログで周波数設定

ディジタルRF/IFを実現するDDCとDUCの構成は、この構成が基本

ADC↓M

デシメータ直交検波

cos

sin

DEMOD

a) DDC

DAC

cos

sin

直交検波インターポレータ

↑M

MOD

b) DUC

↓M

↑M

Digital Tune Analog Tune

DDCとDUC何が要求されるか基本から見直す

ソフトウェア的に、UMLを使って分析を行う

4

目次



UMLとは？







DDC構成の提案1





再分析




おわりに

1. 背景

2. UML入門





5

UMLとは？

概要

Unified Modeling Languageの略で、統一モデリング言語を意味している

米国のオブジェクト技術標準化団体OMG(Object Management Group)の標準

1997年に標準化、改善が続けられている

OO(Object Oriented=オブジェクト指向)に基づくモデル記述法をまとめて共通化

既存のほとんどの方法論をサーベイ

モデリングに有用と思われるダイアグラム記法をできるだけ取り込んでいる

分析･設計モデルの記法とダイアグラムに標準化の対象を絞り、UMLを採用したからといって特定の手法やプロセスに縛られることはない

利用する図と順番に関する規定は無い

UML潮流 – UMLの適用はソフトウェアだけではない

LSI開発

TRIZ（研究開発手法）

ソフトウェアとハードウェアを統一的に分析・開発するのに適している

6

UMLとは？(cont.)

UMLとソフトウェア無線

OMGにおけるSCA(Software Communication Architecture)の標準化

MDA(Model Driven Architecture)の実現に向けた開発の推進

MDAとは？

モデリング主導のシステム開発、およびライフサイクル管理を実現する参照アーキテクチャ

2001年3月正式発表

モデルが定義されることで特定言語や製品へのマッピングが自動的に決定

システム管理、インテグレーションもモデルを中心として行う

MDAはオブジェクト指向分析／設計方法論に依存するものではなく、これを「実現」するための参照アーキテクチャ

MDAの目的

システムの全ライフサイクルを管理

特定の技術に依存しないモデルの構築

様々な産業分野における、標準的なモデルをサポート

モデルレベルでのインテグレーション

プラットフォームレベルでの相互運用性とポータビリティ

7


オブジェクト図

DDCとDUCのブロック図は実行時の機能を表す図である。このような図がオブジェクト図であり、制御構造が単純なIF信号処理ではオブジェクト図に一致

ユースケース図

目的とするシステム（DDCとDUC）のユースケース=機能を抽出

システムと外部(ADC/ DAC/ MODEM)の作用者=アクタとの関係を整理

ユースケース記述

ユースケースのシナリオ（詳細な振る舞いを記述）

シーケンス図

相互作用するオブジェクトの時間的な順序系列を示す

コラボレーション図

オブジェクト間の関係を接続関係に着目して表す

クラス図

オブジェクトの機能を一般化したクラスの静的な相互関係を示す

8

目次



UMLとは？







DDC構成の提案1 分析の繰り返しUMLに適したプロセス




再分析




おわりに

1. 背景

2. UML入門





9

ユースケース図

DDCとDUCのブロック図、すなわちオブジェクト図からユースケースを抽出

ここで抽出したユースケースの詳細を分析し、より基本的･抽象的な要求を捕らえる


コントローラデータを設定する

ADC DEMODデシメーションする直交検波する

インターフェイス MODEM

MODインターポレーションする直交変調するDAC

10

標準構成のユースケース図を詳細化

ユースケース名直交検波

ゴール出力側信号形式と周波数への変換

事前条件 IFの信号形式は Real

メインフロー 1. 周波数を変換する

2. 実信号を複素化する

3. サンプリング周波数を変換する

/* 1, 2は同時に処理 */

/* 3は IFを Fsの 1/4とする構成のみ */

事後条件出力側の信号形式に一致すること

例外条件なし

ユースケース名デシメーション

ゴール出力のサンプリング周波数に変換する

事前条件入力サンプリング周波数>出力サンプリ

ング周波数

メインフロー 1. フィルタリングする

2. サンプリング周波数を変換する

事後条件 DEMOD入力周波数と信号形式に一致す

ること

例外条件なし

データを設定するコントローラ

周波数を変換する

複素化する

フィルタ処理する

サンプリング周波数を変換する

ADC

DEMOD

直交検波する

デシメーションする

コントローラデータを設定する

ADC DEMODデシメーションする直交検波する

インターフェイス MODEM

MODインターポレーションする直交変調するDAC

ユースケース記述を反映

プリミティブな要求を抽出

直交検波とデシメーションのユースケース記述を作成

可能性を追求するためにプリミティブなユースケース図を作成

11


プリミティブな要素のみで再記述

思い込みを無くす

DDCとDUCの設計において、無線や信号処理に関する知識を要求しないようにする

オブジェクトの抽出

ユースケースからオブジェクトを抽出

1. サンプリング周波数変換

2. 周波数変換

3. フィルタ

4. 複素化


ADC 複素化する DEMOD

インターポレーションするDAC

実化する



MOD

周波数を変換する

インターフェイスMODEM

12


IF1 : ADC FConv : 周波数変換

FLT : フィルタ CMPLX : 複素化 BB : DEMODFsConv : サンプリング周波数変換

1: IF1:0

5: IF2:0 6: IF3:0 7: IF4:0 8: I:0

9: Q:0

3: IF1:2

4: IF1:3

2: IF1:1

オブジェクト間のメッセージ数を最小とするようにシーケンスを作成

オブジェクトとその仕様を与えられば、無線や信号処理の知識は不要

このシーケンスは実現可能か?

サンプリング周波数変換の実現が困難： IF周波数が制約される

周波数変換に制約が大きい：イメージ周波数妨害の発生

CMPLX:複素化

クラス名オブジェクト名

アンダーラインはオブジェクトであることを意味する

13


シーケンス図作成における問題

サンプリング周波数変換オブジェクトの仕様を明確にしなかった

入力周波数の条件

出力周波数の条件

サンプリング周波数変換比の条件

実信号における周波数変換処理の制約を明確にしなかった

入力: イメージ周波数妨害

出力: イメージ周波数信号の発生

対策

サンプリング周波数変換を初段に用いるのは自由度の確保が困難

⇒周波数変換と複素化の後にサンプリング周波数変換を行うシーケンスに変更する

無線と信号処理の知識を不要とするには情報不足⇔十分な情報があれば可能

初段でサンプリング周波数変換を行たときに自由度を確保するのは宿題

14

DDC構成の提案１


1. 再作成したシーケンス図を元に作成

2. ここから、実装設計に対応するブロック図を作成

IF1 : ADC

FConv : 周波数変換

FLT : フィルタ

CMPLX : 複素化

BB : DEMOD

FsConv : サンプリング周波数変換

1: IF1:010: IF1:117: IF1:224: IF1:3

2: IF2.I:06: IF2.Q:0

11: IF2.I.:114: IF2.Q:118: IF2.I.221: IF2.Q:225: IF3.I:328: IF2.Q:3

4: IF4.I:08: IF4.Q:013: no op16: no op20: no op23: no op27: no op30: no op

3: IF3.I:07: IF3.Q:012: IF3.I:115: IF3.Q:119: IF3:.I:222: IF3.Q:226: IF3.I:329: IF3.Q:3

5: IF5.I:09: IF5.Q:0

0

複素化サンプリング周波数変換

　　　　　　　　　直交検波

フィルタサンプリング周波数変換

デシメータ

3

DEMOD

Flo1

ADC

周波数変換

↓M/2

↓M/2

1

-1

1

-1

標準構成消費電力を半減

ブロック図

1. 周波数変換部の消費電力を半減

実信号処理の演算量は複素信号処理の半分

周波数変換と信号の複素化を分ける

2. 複素化部以降はIFをサンプリング周波数の1/4とする標準構成と同一

実ミキサによる周波数変換部で周波数変換の自由度を確保

3. スーパーヘテロダイン構成に類似している

現実的なオブジェクトに置き換え

15

目次



UMLとは？







DDC構成の提案1





再分析




おわりに

1. 背景

2. UML入門





16

分析の繰り返し – UMLに適したプロセス

直線的なウォーターフォール開発では適さない

分析や設計といった各フェーズ内で繰り返しを行い、必要な精度に達してから次のフェーズに移る

必要に応じて前のフェーズに戻って、精度を向上したり、問題を小さなうちに解決する

UMLを進めていって生まれた、アジャル・モデリング(AM)が注目されている

モデリング手法をどう適用するかに関する、モデリング手法の為の手法

ウォーターフォールプロセススパイラル/イタレーションプロセス

図面はhttp://www.mamezou.comより引用

17

分析の繰り返し – DDCとDUCの構成開発

ここまでの繰り返し 2度のシーケンス図の書き直し

次の繰り返し

ブロック図の作成から、ユースケースの作成に戻る

要求分析を繰り返すことでより効果的な構成を追及する

第1の構成：オブジェクト間のメッセージ数の削減に注目

無線や信号処理に関する知識は必ずしも必要としない

第2の構成：オブジェクトの演算量削減に注目

信号処理にアーキテクチャから実装に関する知識をバックグランドとして必要とする

18

IS-95用DDCのNCOの条件を求める in.ƒs = 1.2288MHz×8×16, out.ƒs =

1.2288MHz×8

NCOの周波数分解度

IS-98を満たす150Hz以下の分解度を得るフェーズ

アキュムレータ長

20bitのフェーズアキュムレータが必要


目的

消費電力の大きなNCOにおけるROMのサイズ削減に関して考察する

Phase

Register

ep

j j Phase to

Amplitude

(ROM)

ea

k m

= phase increment data j = number of Phase Register bits k = number of ROM address bits m = number of ROM data bits

fsfj2

1

20150

102864.157log

log

6

2

2

f

fsj

6 8 10 12 14 16 18 20 22-140

-130

-120

-110

-100

-90

-80

-70

-60

-50

-40

-30

ROM Mag [bit]

Spuri

ous

[dB

c]

256word 8bit

1024word 10bit

4096word 12bit

16384word 14bit

65536word 16bit

262144word 18bit

1048576word 20bit

NCOのスプリアス (j=20)

ROMベースNCOの構成

j=kのときフェーズスプリアスは無い

しかし、1MwordのROMが現実的でない

19


NCOの回路規模

NCOの消費電力

消費電力基準値

タ消費電力基準値フェーズアキュムレー

ROM:

:

2,,

kmjmkjNs

mjmkjNp k 8.0,,

20%1bitROM

き変化すると仮定したと

消費電力がにつきのアドレスビット長

j=k=10, m=4の時と j=k=4,m=22では消費電力は同等だが

スプリアスは後者が90dB良い

ROM振幅長、アドレス長

v.s. 相対消費電力

4 6 8 10 12 14 16 18 20 2210

1

102

103

ROM Mag [bit]

Pow

er

16word 4bit

64word 6bit

256word 8bit

1024word 10bit

4096word 12bit

16384word 14bit

アドレス長の可変に対して消費電力は2Δ kで変化するのに対し、

ROM振幅長可変はΔmであるので振幅長を長くすることはスプリアス低減に有利

20

再分析

1. 着目点

j=kを実現可能なNCOの条件

⇒jが小さい=周波数分解度が荒ければ良い

2. ユースケース記述を作成

周波数変換を、j=kが容易に実現できる粗

いステップと、周波数を正確に合わせる為の細かいステップの2段階に分ける

ユースケース名周波数変換

ゴール目的の周波数に変換する

事前条件入力サンプリング周波数>出力サンプリ

ング周波数

メインフロー 1. 荒く周波数変換する

2. フィルタ処理する

3. サンプリング周波数変換する

4. 細かく周波数変換する

事後条件変換後の周波数誤差は一度に周波数変

換したときと同等になること

例外条件なし

インターフェイスMODEM


複素化するADC DEMOD

DAC

インターポレーションする

実化する



周波数を細かく合わせる

周波数を荒く合わせる

MOD

21

ブロック図

1. NCOの大きな消費電力低減により、周波数変換の消費電力を半分以下に削減可能

2. 低消費電力かつ高性能化も可能

初段の周波数変換をフェーズスプリアスフリーに出来る

3. ダブルスーパーヘテロダイン構成に類似

水晶発振器によるバンド切り替え

バーニアダイヤルによるファインチューン


5

荒いステップのミキサ : 周波数変換

DIF1 : ADC

FLT : フィルタ

FsConv : サンプリング周波数変換

細かいステップのミキサ : 周波数変換

BB : DAC

CMPLX : 複素化

3: IF2.I:08: IF2.Q:014: IF2.I:117: IF2.Q:121: IF2.I:224: IF2.Q:228: IF2.I:331: IF2:Q:3

1: IF1:012: IF1:119: IF1:226: IF1:3

4: IF2a.I:09: IF2a.Q:015: IF2a.I:118: IF2a.Q:122: IF2a.I:225: IF2a.Q:229: IF2a.I:332: IF2a.Q:3

5: IF2b.I:010: IF2b.Q:0

6: IF3.I:011: IF3.Q:0

2: IF1a.I:07: IF1a.Q:013: IF1a.I:116: IF1a.Q:120: IF1a.I:223: IF1a.Q:227: IF1a.I:330: IF1a.Q:3

DEMOD

ADC↓M

↓M

フィルタサンプリング変換

デシメータ

flo2

周波数変換2

cos

sin

-

flo1

周波数変換1

DIF2=Near Zero IF -

cos

sin

DIF１


1. メッセージ数は増大

2. オブジェクトの適切な実装が必要

サンプリング周波数が低いので消費電力は小さい

現実的なオブジェクトに置き換え

22

目次



UMLとは？







DDC構成の提案1





再分析


シミュレーション OOのもう一つの顔

おわりに

1. 背景

2. UML入門





23

0.00 9.83 19.66 29.49 39.32 49.15 58.98 68.81 78.64

-100

-80

-60

-40

-20

0

Desired

UnDesired

lo1

DDC input

Frequency [MHz]

Am

plitu

de [

dB

]

-78.64-58.98 -39.32 -19.66 0.00 19.66 39.32 58.98 78.64

-100

-80

-60

-40

-20

0 Loca1

Local1 j = 20 k = 10 m = 15

Frequency [MHz]

Am

plitu

de [

dB

]

-78.64-58.98 -39.32 -19.66 0.00 19.66 39.32 58.98 78.64

-100

-80

-60

-40

-20

0

Desired

unDesired

lo2

Frequency Converter1 out

Frequency [MHz]

Am

plitu

de [

dB

]

-4.92 -3.69 -2.46 -1.23 0.00 1.23 2.46 3.69 4.92

-100

-80

-60

-40

-20

0 Loca2

Local2 j = 32 k = 6 m = 6

Frequency [MHz]

Am

plitu

de [

dB

]

-4.92 -3.69 -2.46 -1.23 0.00 1.23 2.46 3.69 4.92

-100

-80

-60

-40

-20

0

Desired

DDC out

Frequency [MHz]

Am

plitu

de [

dB

]シミュレーション – 悪い設定 (j>k)

Fs Conv.1

FIR 96

16

Ch. Filter

FIR 32

Desired = DSB (600kHz)

f= 32.7136MHz

Undesired = IS95 Forward channel

f=44.712MHz + 47.212MHz

IF frequency

DIF1=32.7136MHz (analog IF = 190MHz)

DIF2=error of NCO1 = 99.9985Hz

Sampling Frequency

Fs1=157.2864MHz

Fs2= 9.8304MHz

24

0.00 9.83 19.66 29.49 39.32 49.15 58.98 68.81 78.64

-100

-80

-60

-40

-20

0

Desired

UnDesired

lo1

DDC input

Frequency [MHz]

Am

plitu

de [

dB

]

-78.64-58.98 -39.32 -19.66 0.00 19.66 39.32 58.98 78.64

-100

-80

-60

-40

-20

0 Loca1

Local1 j = 6 k = 6 m = 15

Frequency [MHz]

Am

plitu

de [

dB

]

-78.64-58.98 -39.32 -19.66 0.00 19.66 39.32 58.98 78.64

-100

-80

-60

-40

-20

0

Desired

unDesired

lo2

Frequency Converter1 out

Frequency [MHz]

Am

plitu

de [

dB

]

-4.92 -3.69 -2.46 -1.23 0.00 1.23 2.46 3.69 4.92

-100

-80

-60

-40

-20

0 Loca2

Local2 j = 32 k = 6 m = 6

Frequency [MHz]

Am

plitu

de [

dB

]

-4.92 -3.69 -2.46 -1.23 0.00 1.23 2.46 3.69 4.92

-100

-80

-60

-40

-20

0

DDC out

Frequency [MHz]

Am

plitu

de [

dB

]シミュレーション – 適切な設定 (j=k)

Fs Conv.1

FIR 96

16

Ch. Filter

FIR 32

Desired = DSB (600kHz)

f= 32.7136MHz

Undesired = IS95 Forward channel

f=44.712MHz + 47.212MHz

IF frequency

DIF1=32.7136MHz (analog IF = 190MHz)

DIF2=error of NCO1 = 0.7648MHz

Sampling Frequency

Fs1=157.2864MHz

Fs2= 9.8304MHz 僅か64wordのROM2個で低い隣接チャネル妨害を実現

消費電力約50%ダウン

25

目次



UMLとは？







DDC構成の提案1





再分析




おわりに

1. 背景

2. UML入門





26

OO(Object指向)のもう一つの顔 - 隠蔽

実装でのOO

標準的なDDC/ DUCと本提案のDDC/ DUCの周波数設定での差を隠蔽

⇒データ設定処理がデータフォーマットの差を吸収

⇒コントローラからは差が無い⇒ホスト側でのバグ発生のリスクを低減

DDCのクラス図

27

おわりに

UMLに関して

ソフトウェアとハードフェアの協調開発におけるOOの採用はソフトウェア無線に限らず、組み込みシステムにおいて避けられないものとなりつつある

OOの特徴を有効に活用するためのUMLは設計だけでなく研究開発においても有効であり、研究開発における成果を設計にインターフェイスするのにも有効

提案構成に関して

本提案の構成は枠組みであり、DDCとDUC開発の選択を広げる

この構成を採用すれば必ず良くなるというものではない

初段周波数変換の実ミキサ化は､イメージ周波数妨害に注意が必要

2-step DDC/ DUCにおいては適切なパラメータ設定が必要

» 初段の周波数分解度は可能な限り荒く設定

» 初段では位相誤差を発生させない(j=kとする)

NCOやフィルタに関する提案との組み合わせでより高い効果が得られる

2-step DDC/ DUCは低消費電力化だけでなく、高性能化手段としても有効

ディジタルダウンコンバータとディジタルアップコンバータの新しい構成...

Documents

Transcript of ディジタルダウンコンバータとディジタルアップコンバータの新しい構成...