SOP Min POS Min

Dengan Melakukan operasi 2nd Complement danteorema De Morgan, diperoleh :

NAND NOR

Teorema De Morgan

SOP Min POS Min

Dengan Melakukan operasi 2nd Complement dan teorema De Morgan, diperoleh :

NAND NOR

Merupakan Rangkaian Logika kombinasi yang berfungsi melakukan operasi bilangan biner

Penjumlahan biner 1-bit terdiri atas :

Half Adder

Full Adder

Rangkaian Penjumlah yang tidak menyertakanbawaan sebelumnya (previous carry) pada Inputnya

Rangkaian Penjumlah yang meyertakan bawaan sebelumnya.

Implementasi XOR dengan Full Adder

Rangkaian Logika yang melakukan prosespenjumlahan data biner n-bit

Contoh :

Full Adder Paralel 4-bit memiliki Input A3,A2, A1, A0 untuk Input A dan B3, B2, B1, B0

untuk Input B serta S3, S2, S1, S0 untuk OutputS

CoCn

Cn

S3S

AA3

BB3

CP

FA 1-Bit

S2S

AA2

BB2

CP

FA 1-Bit

Cn

S1S

AA1

BB1

CP

FA 1-Bit

Cn

S0S

AA0

BB0

CP

FA 1-Bit

(Carry out)

(Carry in)

A3

A2

A1

A0

B3

B2

B1

B0

S3

S2

S1

S0

FA Paralel

4-Bit

Co

Ci

Skema Rangkaian Simbol Rangkaian

Ci = 0

A = A3A2A1A0 = 0011

B = B3B2B1B0 = 0010

S = S3S2S1S0 = 0101

CO = 0

+

Operasi Full Adder 4-Bit dapat ditunjukkan dalamproses Penjumlahan Sebagai berikut

32

Pada Full Adder 4 bit di atas, Augend dan addend Bilangan Positif, Hasilnya juga Positif

Data pada A, B, Ci, Co dan S disimpan dalam suatuRegister

Register merupakan Elemen Digital yang berfungsimenyimpan data dalam bentuk Biner (0 dan 1)

Tanda Bilangan Positif 0

Tanda Bilangan Negatif 1

Sehingga diperlukan Register dengan panjang n+1 Bit(Bilangan Biner + Tanda) dimana Tanda Bilanganmerupakan MSB

Representasi Besaran Bertanda (Signed-Magnitude Representation) SM

Representasi Komplemen Pertama Bertanda(Signed-1’s Complement Representation) S1C

Representasi Komplemen Kedua Bertanda(Signed-2’s Complement Representation) S2C

Jenis Representasi

+5 -5

SM 0101 1101

S1C - 1010

S2C - 1011

Tunjukkan Operasi Full Adder Paralel dalammelakukan Operasi Aritmatika berikut :

a) +2+3

b) +2-3

c) -2+3

d) -2-3

Asumsikan Ci = 0 dan Bilangan Biner Negatifdirepresentasikan dalam S2c

Ci = 0 = 0

A = +2 = 0010

B = +3 = 0011

S = +5 = 0101

CO = 0

+

Desimal Biner

Merupakan Rangkaian Logika yang berfungsi memilihdata ada pada Inputnya untuk disalurkan keOutputnya dengan bantuan sinyal pemilih atau sinyalKontrol

Pemilih data (data selector)

Input MUX = 2n(n=1,2,3..) dimana n adalah Jumlah

Bit sinyal Pemilih Terdapat MUX 2 Ke 1 dengan 1-Bit Sinyal Pemilih. MUX 4 ke 1 dengan 2-Bit SinyalPemilih, MUX 8 ke 1 dengan 3-Bit Sinyal Pemilih Dst.

MUX

2 ke 1

I0

I1

0

1Y

S

MUX

4 ke 1

0

1

2

3

I0

I1

I2

I3

S0S1

Y

01

MUX

8 ke 1

0

1

2

3

I0

I1

I2

I3

4

5

6

7

I4

I5

I6

I7

Y

S0S2 S1

02 1

INPUTINPUT

INPUT

LSB

MSB LSB

Rangakaian Logika yang berfungsi menyalurkan data yangada pada Inputnya ke salah satu dari beberapa Outputnyadengan bantuan Sinyal Pemilih atau Sinyal Kontrol

Penyalur Data (Data Distributor)

DEMUX >< MUX

Jumlah Outputnya = 2n (n=1,2,3..) dimana n adalah JumlahBit sinyal Pemilih Terdapat DEMUX 1 Ke 2 dengan 1-BitSinyal Pemilih. DEMUX 1 ke 4 dengan 2-Bit Sinyal Pemilih,DEMUX 1 ke 8 dengan 3-Bit Sinyal Pemilih Dst.

DEMUX

1 ke 2

Y0

Y1

0

1

S

DEMUX

1 ke 4

0

1

2

3

Y0

Y1

Y2

Y3

S0S1

01

I

DEMUX

1 ke 8

0

1

2

3

Y0

Y1

Y2

Y3

4

5

6

7

Y4

Y5

Y6

Y7

S0S2 S1

02 1

I

Simbol DEMUX