Phase Locked Loop

 PLL (Phase Locked Loop) adalah suatu sistem yang memungkinkan suatu sinyal

tertentu mengendalikan frekuensi sebuah osilator dalam sebuah lingkar yang terkunci.

Frekuensi osilator dapat sama besar atau kelipatannya dari frekuensi sinyal tersebut

(selanjutnya disebut frekuensi-referensi). Kalau frekuensi sinyal berasal dari sebuah osilator

kristal maka frekuensi yang lainnya dapat dijabarkan mempunyai stabilitas yang sama dengan

frekuensi kristal. Inilah yang dijadikan dasar dari pesintesis frekuensi atau Frequency

Synthesizer. Kalau frekuensi-referensi mempunyai nilai yang berubah-ubah maka frekuensi

“osilator lingkar” akan mengikuti perubahan tersebut. Prinsip ini digunakan dalam

demodulator FM (Frequency Modulation), FSK (Frequency Shift Keying) dan Tracking

Filter.

Sebuah PLL dilukiskan dalam Gambar yang cara kerjanya digambarkan sebagai

berikut. Sebuah osilator yang stabil menghasilkan suatu frekuensi pedoman gelombang

persegi (square-wave reference frequency) fr , yang memberikan satu dari masukan-masukan

ke rangkaian detektor-fasa. Frekuensi pedoman ini dapat mempunyai nilai beberapa saja yang

mudah diperoleh, tetapi biasanya frekuensi dipilih sedemikian sehingga dapat digunakan

sebuah rangkaian osilator kristal. Sebuah osilator yang diatur dengan tegangan (Voltage

Controlled Oscillator) membangkitkan frekuensi keluaran akhir f0 , dan dirancang

sedemikian sehingga dapat ditala pada seluruh cakupan, yaitu dari frekuensi minimum

sampai frekuensi maksimum yang dikehendaki. Keluarannya langsung diumpankan ke beban,

dan juga digunakan untuk mendorong suatu penghitung biner (binary counter) yang dapat

diprogram, yang berfungsi sebagai pembagi frekuensi. Keluaran counter adalah sebuah

gelombang persegi pada frekuensi pedoman, yang merupakan masukan kedua ke rangkaian

pembanding fasa (phase comparator).

Gambar Penyusun frekuensi dengan Phase Locked Loop

Pembanding fasa itu adalah sebuah rangkaian logika yang menghasilkan suatu sinya dc yang

besarnya sebanding dengan selisih fasa antara sinya pedoman ) fr dan keluaran counter f0 /N.

Sinyal dc ini difilter untuk meratakan kebisingan dan memperlambat respons rangkaian untuk

mencegah overshoot (keterlanjuran) atau osilasi dan dipasangkan sebagai masukan pengatur

ke VCO. Bila selisih fasa antara kedua sinyal fr dan f0 /N adalah nol, keluaran dc dari

pembanding fasa adalah tepat sebesar yang diperlukan untuk menala VCO pada frekuensi N fr

. Bila ada perbedaan fasa antara keduanya, bias yang dimasukkan ke VCO akan berubah

dalam arah yang akan menaikkan atau menurunkan frekuensi f0 secukupnya saja sehingga

selisih fasa tersebut akan menghilang. Begitu keluarannya mencapai nilai VCO akan lock

onto frekuensi itu, dan rantai umpan balik akan mencegahnya dari penyimpangan.

Frekuensi keluaran f0 diatur untuk suatu nilau baru dengan mengubah bilangan di mana

counter itu membagi. Hal ini dilaksanakan dengan bantuan sakelar-sakelar thumbwheel atau

dengan pertolongan sebuah register yang ke dalamnya dapat dimasukkan sebuah bilangan

baru untuk N, guna mengatur titik set dari counter tersebut. Bilangan N adalah banyaknya

pulsa-pulsa yang akan dihitung oleh counter sebelum counter itu mulai dengan perioda baru

(recycles), N diberikan dalam kode biner.