PERCOBAAN 11

LOGIKA SEKUENSIAL

SHIFT REGISTER

A. Tujuan Percobaan

1. Mahasiswa mampu mengetahui Prinsip kerja dari rangkaian Shift

Register

2. Mahasiswa dapat mengaplikasi rangkaian shift register dengan baik.

B. Teori Dasar

Shift Register adalah suatu rangkaian flip-flop dari satu hubungan pada

masukan akhir, dan dengan common clock pada bagian flip-flop ke

pengsinkronisasi perpindahan data.

Pergerakan data dari satu keluaran pada yang berikutnya. Akan terjadi

pada bagian yang diseret atau pada bagian pengaturan clock (tergantung

flip-flop yang digunakan).

1. Register

Register adalah sederetan D flip flop yang disusun sedemikian rupa

untuk penyimpanan sementara data bit. Jumlah flip-flop bergantung

dari lebar atau jumlah bit yang hendak disimpan, pada umumnya

4,8,12 atau 16. isi atau muatan register-register dapat dengan mudah

dipindahkan atau digeser dari register yang satu ke register yang lain,

dengan demikian dikenallah apa yang disebut ‘Shift Register’. Pada

saat semua saklar berada pada posisi RENDAH maka keluarannya

akan RENDAH. Hal ini tampak dengan tidak menyalanya lampu.

Ketika SW1 dan SW2 di atur ke posisi tinggi, maka salah satu

83

keluarannya akan tinggi setelah diclock. Ini ditandai dengan

menyalanya lampu 1

Pada saat yang sama, ketika diclock maka keluarannya akan menyala

(L1-L4) secara bergantian atau bergeser. Pada Ring Counter, transisi

clock diposisi 1 maka keluaran L1-L4 adalah 1000. Ini sama dengan

bilangan decimal 1 jika dikonversikan ke biner adalah 0001 yang

diurutkan dari lampu 4 ke lampu 1

Setiap output flip-flop dihubungkan ke input flip-flop yang berdekatan,

oleh karena itu setiap pulsa clock berturut-turut memindahkan data bit

dari flip-flop ke kiri atau ke kanan bergantung pada cara

menghubungkannya. Ada empat tipe dasar shift register, yakni: SISO,

SIPO, PISO, PIPO.

a. Siso (serial input serial output).

Siso shif register menunjukkan bentuk pulsa output masing-masing

flip-flop. Data ini akan mencapai output (QD) setelah tertunda

beberapa pulsa klok, bila satu pulsa =1 detik maka output akan

menerima data setelah selang waktu beberapa detik sebanyak

banyaknya bit. Selang waktu tersebut disebut time delay. Jadi

salah satu kegunaan siso ship register adalah sebagai.

Rangkaian penunda. Banyaknya deretan flip-flop yang dibutuhkan

bergantung frekuensi yang dipakai sebagai klok dan lama waktu

yang diperlukan.

Gambar 74. Bentuk masukan dan keluaran siso

84

b. Sipo (serial input parlel output)

Sipo register biasdanya digunakan untuk mengubah data seri

menjadi data paralel. Komunikasi data, pada pengiriman data dari

satu sistem ke yang lain, sangat membutuhkan piranti ini.

Rangkaian sipo sama dengan rangkaian siso dengan

menggunakan beberapa deretan flip-flop yang dibutuhkan. Semua

outputnya sebagai paralel output.

Gambar 75. Bentuk masukan dan keluaran sipo.

Tabel.49 Tabel kebenaran Serial In, Parallel out Shift Register

Input OutputData = SW2 Cloc

kL1 L2 L3 L4

H ↑ 1 0 0 0H ↑ 1 1 0 0H ↑ 1 1 1 0H ↑ 1 1 1 1H ↑ 1 1 1 1L ↑ 0 1 1 1L ↑ 0 0 1 1L ↑ 0 0 0 1L ↑ 0 0 0 0L ↑ 0 0 0 0H ↑ 1 0 0 0H ↑ 1 1 0 0H ↑ 1 1 1 0

85

H ↑ 1 1 1 1

Input OutputData = SW2 Cloc

kL1 L2 L3 L4

L ↑ 0 1 1 1L ↑ 0 0 1 1L ↑ 0 0 0 1L ↑ 0 0 0 0

Tabel.50 Tabel kebenaran Ring Counter

Number ClockTransition

Output

↑ L1 L2 L3 L41 1 0 0 02 0 1 0 03 0 0 1 04 0 0 0 15 1 0 0 06 0 1 0 07 0 0 1 08 0 0 0 19 1 0 0 0

10 0 1 0 011 0 0 1 012 0 0 0 1

Serial In, Parallel Out Shift Register

Gambar 76. Rangkaian SIPO

86

Tabel.49 Tabel kebenaran Serial In, Parallel out Shift Register

Gambar 77. Rangkaian Ring Counter

c. Piso (paralel input serial output)

Register ini sangat dibutuhkan dalam sistem komunikasi data

untuk mengkompersi data paralel menjadi data serial

Gambar 78. Bentuk masukan dan keluaran piso

d. Pipo (paralel input paralel output)

Pipo shif register sangat umum digunakan pada rangkaian

aritmatika, seperti misalnya pada rangkaian perkalian

87

Gambar 79. Bentuk msukan dan keluaran pipo

2. Octal. Numbering System

Octal Numbering System mempunyai suatu arti penting di dalam

system digital oleh karena mudah dikonversikan dari biner ke octal

atau octal ke biner. Aplikasi dari octal adalah dari pembuatan data

(angka biner) yang lebih mudah ditulis.

3. Konversikan Bilangan Biner ke Octal

a. Pisahkan angka biner dalam 3 group untuk setiap bit yang

significant.

b. Konversikan angka decimal ekivalent pada akhir group (angka-

angka yang paling besar yang mungki pada setiap kelompok

adalah angka 7.

Sumber Teori: (Roger L. Tokheim “Elektronika Digital”)

88

C. Gambar Percobaan

Gambar 80. Rangkaian SIPO

Gambar 81. Rangkaian Ring Counter

89

D. Alat dan Bahan

1. Digital learning unit

2. Jumper

3. IC TTL D-FF

E. Langkah Percobaan

1. Memasang rangkaian D Flip-flop pada papan percobaan.

2. Merancang rangkaian seperti gambar 80.

3. Mengatur saklar data SW1, SW2 dan SW3 pada Low (0). Saklar data

SW1 flip-flop dihapus (Q = Low).

4. Mengatur saklar data SW1 dan SW2 pada High (1). SW1 = High

dipindahkan pada input yang dihapus. SW2 ditempatkan pada 1 input

D yang pertama.

5. Mengatur saklar data SW3 dari Low (0) ke High (1) kemudian Low (0).

Pengaturan saklar data SW3 dari Low ke High (1) ke Low (0) pada

tegangan positif yang tersedia ke input semua clock (dual D flip-flop

adalah positive edge triggered device ) dan keperluan transfer data.

6. Mengulangi langkah e, penggeseran kedua yaitu High (1) ke dalam

Shift Register.

7. Mengatur saklar data SW2 sesuaikan dengan tabel 51.

8. Merancangkan kembali rangkaian gambar 81.

9. Mengatur saklar data SW1 = Low, verifikasi Shift Register pada preset

ke 0001 (L1= Low, L2 = Low, L3 = Low dan L4 = High).

Amati . posisi ini pada High pada input awal D flip-flop.

10.Mengatur saklar data SW1 = Hight. Lepaskan input Preset dan Clear,

Amati. Hight akan mentransfer shift register pada setiap (low ke Hight

transisi pada setiap clock 1 HZ ). Catat hasilnya pada tabel 52.

90

F. Hasil Pengamatan

Tabel 51. Tabel kebenaran Serial In, Parallel out Shift Register

Input OutputData = SW2 Cloc

kL1 L2 L3 L4

H ↑ 1 0 0 0H ↑ 1 1 0 0H ↑ 1 1 1 0H ↑ 1 1 1 1H ↑ 1 1 1 1L ↑ 0 1 1 1L ↑ 0 0 1 1L ↑ 0 0 0 1L ↑ 0 0 0 0L ↑ 0 0 0 0H ↑ 1 0 0 0H ↑ 1 1 0 0H ↑ 1 1 1 0H ↑ 1 1 1 1L ↑ 0 1 1 1L ↑ 0 0 1 1L ↑ 0 0 0 1L ↑ 0 0 0 0

Tabel 52. Tabel kebenaran Ring Counter

Number ClockTransition

Output

↑ L1 L2 L3 L41 1 0 0 02 0 1 0 03 0 0 1 04 0 0 0 15 1 0 0 06 0 1 0 07 0 0 1 08 0 0 0 19 1 0 0 0

10 0 1 0 011 0 0 1 0

91

12 0 0 0 1G. Analisa Data

a. Pada saat semua saklar berada pada posisi RENDAH maka

keluarannya akan RENDAH. Hal ini tampak dengan tidak menyalanya

lampu

b. Ketika SW1 dan SW2 di atur ke posisi tinggi, maka salah satu

keluarannya akan tinggi setelah diclock. Ini ditandai dengan

menyalanya lampu 1

c. Output flip-flop D akan mendapat logika 0 ketika inputnya 0 dan

outputnya mendapat logika satu ketika inputnya 1

d. Pada saat yang sama, ketika diclock maka keluarannya akan menyala

(L1-L4) secara bergantian atau bergeser

e. Pada Ring Counter, transisi clock diposisi 1 maka keluaran L1-L4

adalah 1000. Ini sama dengan bilangan decimal 1 jika dikonversikan

ke biner adalah 0001 yang diurutkan dari lampu 4 ke lampu 1

H. Kesimpulan

1. Rangkaian Ring Counter mendapatkan output berlogika 1 (High)

disetiap perpindahan transisi, yaitu pada ouputnya mengalami

pergeseran, logika High dapat bergeser pada L1 kemudian bergeser

pada L2, atau dimana logika High (1) hanya 1 yang dipindahkan.

2. Register geser memiliki kemampuan untuk menerima masukan berupa

serial atau parallel dan mampu menghasilkan keluaran berupa serial

atau parallel juga dengan berdasarkan sinyal dan masukan control

3. Keluaran dari register geser mengikuti perubahan clock, yaitu

RENDAH atau TINGGI

4. Ring Counter berfungsi untuk mengkonversi bilangan decimal ke biner.

92