BAB II PEMELAJARAN - · PDF fileSHIFT REGISTER 18 Kegiatan Belajar 6 ... Uraian Materi...

Modul ELKA.MR.UM.004.A 9

BAB II PEMELAJARAN

A. RENCANA BELAJAR SISWA

Kompetensi : Menguasai Elektronika Digital dan Komputer

Sub Kompetensi : Konsep Elektronika Digital

Jenis Kegiatan Tanggal Waktu Tempat Pencapaian

Alasan Perubahan Paraf

Kegiatan Belajar 1 SISTEM KODE ASCII

8

Kegiatan Belajar 2 GERBANG LOGIKA DASAR

40

Kegiatan Belajar 3 RANGKAIAN CLOCK

10

Kegiatan Belajar 4 FLIP-FLOP

18

Kegiatan Belajar 5 SHIFT REGISTER

18

Kegiatan Belajar 6 COUNTER

26

Kegiatan Belajar 7 DECODER&ENCODER

32

B. KEGIATAN BELAJAR

KEGIATAN BELAJAR 1: SISTEM KODE ASCII

a. Tujuan Pemelajaran

1. Dapat mengkonversikan sistem-sistem bilangan decimal ke hexadecimal

2. Dapat mengkonversikan sistem bilangan hexadecimal ke biner

3. Mengkonversikan karakter ASCII menjadi bilangan biner yang

selanjutnya membentuk graphic symbol berdasarkan karakter control

pada keyboard


b. Uraian Materi

ASCII (American Standar Code For Information Interchange) adalah juga

sering disebut dengan sandi ASCII yang sering digunakan untuk

memproses sistem informasi, komunikasi, dan peralatan yang saling

berhubungan biasanya berupa keypad (papan ketik) atau lebih lengkap

disebut keyboard. Peraturan FCC memberikan para pengguna ASCII

amatir agar dapat menyesuaikan pada ASCII yang diartikan oleh American

National Standar Institute (ANSI) Standar X3.4-1968.ANSI telah membuat

perbaikan menjadi X3.4-1977.ANSI yang menggunakan istilah yang

berbeda misalnya dari dua pilihan output untuk graphic tertentu. ANSI

adalah rekan usaha Internasional dengan Organisasi Internasional dalam

memberlakukan standart ISO 646-1973 dan Internasional Alphabet no.5

(IA5) yang secara spesifik direkomendasikan dalam CCITT (International

Telegraph and Telephone Consultative Commitee). ASCII menyajikan

sebuah karakter dengan 7 bit bilangan biner yang memungkinkan

kombinasi 128 karakter yang berbeda. Dari 128 karakter ini 96 karakter

diantaranya merupakan printable character (termasuk huruf besar dan

kecil). Sisa karakter yang lain sebanyak 32 buah digunakan untuk karakter

khusus seperti carriage Return, Line Feed, Back Space, Delete.

Tidak seperti (Bandot), ASCII telah lebih tinggi dan memiliki noise kasusu

yang rendah dalam penulisannya. Sekumpulan Code ASCII dapat dilihat

pada tabeh 1 berikut ini:

Tabel 1

Penempatan Character Code ASCII 6 0 0 0 0 1 1 1 1 5 0 0 1 1 0 0 1 1 4 0 1 0 1 0 1 0 1

Bit Number Hex 1st 0 1 2 3 4 5 6 7 3 2 1 0 2nd 0 0 0 0 0 NUL DLE SP 0 @ P ‘ p


0 0 0 1 1 SOH DC1 ! 1 A Q a q 0 0 1 0 2 STX DC2 “ 2 B R b r 0 0 1 1 3 ETX DC3 # 3 C S c s 0 1 0 0 4 EOT DC4 $ 4 D T d t 0 1 0 1 5 ENQ NAK & 5 E U e u 0 1 1 0 6 ACK SYN % 6 F V f v 0 1 1 1 7 BEL ETB ‘ 7 G W g w 1 0 0 0 8 BS CAN ( 8 H X h x 1 0 0 1 9 HT EM ) 9 I Y i y 1 0 1 0 A LF SUB * : J Z j z 1 0 1 1 B VT ESC + ; K [ k 1 1 0 0 C FF FS ‘ < L \ l | 1 1 0 1 D CR GS - = M ] m 1 1 1 0 E SO RS . > N ^ n ~ 1 1 1 1 F SI US / ? O _ o DEL

ACK = acknowledge BEL = bell BS = backspace CAN = cancel CR = carriage return DC1 = device control 1 DC2 = device control 2 DC3 = device control 3 DC4 = device control 4 DEL = delete DLE =data link escape ENQ = enquiry EM = end of medium EOT = end of transmission ESC = escape ETB = end of block ETX = end of text

FF = form feed FS = file separator GS =group separator HT = horizontal tab LF = line feed NAK = negative acknoweledge NUL = null RS = record separator SI = shift in SO = shift out SOH = start of heading SP = space STX = start of text SUB = substitute SYN = synchronous idle US = unit separator VT = vertical tab

Note : “1”= mark, “0”= space Bit 6 is the most significant bit (MSB) Bit 0 is tme least significant bit (LSB)

Nomor bit didalam table disusun sesuai pasangan gambar dari b6-b0.

Dalam code internasional £, selalu menempati # dan $ mungkin untuk

menandai kata uang internasional ¤

Sementara pada awalnya misalnya pada terminal video display dan

teleprinter seperti teletype corp model 33, selalu diimplementasikan pada

kenaiakan kasus huruf atau lambing. Mereka selalu menggambarkan

kenaikan kasus huruf saat menerima kasus/huruf yanf lebih rendah. Dalam

terminal CAPS LOCK, dalam keyboard mungkin dapat digunakan untuk

mengubah semua huruf ke kenaikan kasus.


Karakter Control:

ASCII telah memiliki 32 karakter khusus yang berfungsi sebagi karakter

control ditambah dengan karakter istimewa. Mereka tidak konsisten dalam

menggunakan spesifikasi pada standart ANSI X3.4. Bagaimanapun ini kakan

banyak membantu untuk mengetahui penggunaan sesuai standart.

Terdapat 5 kelompok dalam rangkaian control yaitu:

a. Logical Communication

b. Device Control

c. Information Separator

d. Code Extention

e. Physical Communication

Dibawah ini adalah contoh penjelasan dari karakter control yang berbeda.

Penjelasan ini dapat dibaca dari table yang sudah dilengkapi dengan

karakter ASCII, Code Hexadecimal, Code biner dan symbol graphic sebagai

berikut:


ASCII Char

Keyboard Char

Decimal Hexadecimal Binary Graphic Symbol

LOGICAL COMMUNICATION CONTROL SOH Control A 1 01 0000001 ⎡ STX Control B 2 02 0000010 ⊥ ETX Control C 3 03 0000011 ⎦ ACK Control F 6 06 0000110 ∨

ASCII Char

Keyboard Char

Decimal Hexadecimal Binary Graphic Symbol

PHYSICAL COMMUNICATION NUL Control @ 0 00 0000000 CAN Control x 24 18 0011000 Χ EM Control y 25 19 0011001 Φ SUB Control z 26 1A 0011010 ς

DEVICE CONTROL BEL Control G 7 07 0000111 BS Control H 8 08 0001000 HT Control I 9 09 0001001 → VT Control K 11 0B 0001011 ↓

INFORMATION SEPARATOR FS Control \ 28 1C 0011100 GS Control | 29 1D 0011101 RS Control ^ 30 1E 0011110 US Control - 31 1F 0011111

CODE EXTENTION SO Control N 14 0E 0001110 SI Control O 15 0F 0001111

ESC ESC 7 0B 0011011

Keseimbangan (Parity)

Saat adanya ke tidak tepatan penempatan ASCII disimpan 8 bit dengan

menambahkan angka 0 sebagai bit bersignifikasi paling tinggi

(diletakkan pada pada bit paling kiri). Sebagai contoh karakter R akan

tersimpan sebagai 0101000, dan seterusnya. Bit tambahan ini sering

digunakan untuk uji paritas. Penambahan ini mungkin untuk

pemeriksaan keseimbangan/sama rata. Untuk membedakan data


komunikasi dan pengertian parity dapat juga mengamankan data

komunikasi.

Code Tambahan (Code Extention)

Dengan tambahan parity menjadi 8 bit, dapat digunakan sebagai balas

tingkat code character. Pekerjaan yang sekarang dijalani untuk

menghasilkan standar internasional dalam batas tingkat kumpulan code

character. Untuk komunikasi teks yang akan memberikan sekumpulan

tambahan karakter grafik.

ASCII SERIAL TRANSMISSION Serial transmission dari karakter ASCII dapat menjadi penurunan bit

pertama ke kenaikan bit yang paling penting (MSB) atau b0 menjadi b6

ditambah dengan keseimbangan bit parity jika diperlukan.

Tabel berikut ini merupakan tampilan kelengkapan perangkat karakter

ASCII untuk melengkapai tabel diatas.

ASCII Karakter ASCII Karakter ASCII Karakter ASCII Karakter 000 NUL 032 Blank 064 @ 096 001 SOH 033 ! 065 A 097 a 002 STX 034 “ 066 B 098 b 003 ETX 035 # 067 C 099 c 004 EOT 036 $ 068 D 100 d 005 ENQ 037 % 069 E 101 e 006 ACK 038 & 070 F 102 f 007 BEL 039 ‘ 071 G 103 g 008 BS 040 ( 072 H 104 h 009 HT 041 ) 073 I 105 i 010 LF 042 * 074 J 106 j 011 VT 043 + 075 K 107 k 012 FF 044 ‘ 076 L 108 l 013 CR 045 - 077 M 109 m 014 SO 046 ‘ 078 N 110 n 015 SI 047 / 079 O 111 o 016 DLE 048 0 080 P 112 p 017 DC1 049 1 081 Q 113 q


ASCII Karakter ASCII Karakter ASCII Karakter ASCII Karakter 018 DC2 050 2 082 R 114 r 019 DC3 051 3 083 S 115 s 020 DC4 052 4 084 T 116 t 021 NAK 053 5 085 U 117 u 022 SYN 054 6 086 V 118 v 023 ETB 055 7 087 W 119 w 024 CAN 056 8 088 X 120 x 025 EM 057 9 089 Y 121 y 026 SUB 058 : 090 Z 122 z 027 ESC 059 ; 091 [ 123 028 FS 060 < 092 \ 124 | 029 GS 061 = 093 ] 125 030 RS 062 > 094 ↑ 126 ~ 031 US 063 ? 095 _ 127 DEL

Catatan:

Karakter pertama dan terakhir adalah karakter control. Mereka tidak

boleh dicetak.

c. Rangkuman

Code ASCII merupakan sandi yang paling penting. ASCII menyajikan 7

bit bilangan biner, yang memungkinkan kombinasi 128 karakter yang

berbeda. Dari 128 karakter yang berbeda ini 96 karakter diantaranya

berupa printable character, dan 32 karakter pertama dan terakhir

adalah control character. Pada tabel 1 diatas menunjukkan sandi ASCII

lengkap yang disusun dalam sejumlah kolom dan baris. Sebagai contoh,

karakter R terdapat pada kolom 101 dan baris 0010 sehingga sandi

ASCII dari karakter R adalah 1010010. Dengan cara yang sama

karakter carriage return (CR) mempunyai sandi 0001101. ASCII

disimpan sebagai sandi 8 bit dengan menambakan satu angka 0

sebagai bit significant paling tinggi. Bit tambahan ini sering dgunakan

untuk uji prioritas. Karakter control pada ASCII dibedakan menjadi 5

kelompok sesuai dengan penggunaan yaitu berturut-turut meliputi

logical communication, Device control, Information separator, Code

extention, dan physical communication. Code ASCII ini banyak dijumpai


pada papan ketik (keyboard) computer atau instrument-instrument

digital. Di pasaran terdapat sejumlah papan ketik yang keypad

hexadecimal terdiri atas 16 kunci untuk 16 karakter hexadecimal yang

sering digunakan pada sistem-sistem sederhana.

d. Tugas

Dari pembacaan pada tabel, buatlah daftar table yang terdiri atas:

Kolom 1: Bilangan decimal 0 sampai dengan 64

Kolom 2: Character ASCII

Kolom 3: Bilangan Decimal

Kolom 4: Bilangan binernya

e. Test Formatif

1. Sebutkan kegunaan dari kode ASCII!

2. Kharakter control dalam kode ASCII dibedakan menjadi 5 kelompok.

Sebutkan!

3. Konversikan kode ASCII berikut menjadi bilangan biner!

a. (127)10 = (7F)16 = 2

b. (0E)16 = 2 = 10

c. (1A)16 = 2 = 10

f. Kunci Jawaban

1. Kegunaan kode ASCII untuk memproses system informasi,

komunikasi dan peralatan yang saling berhubungan yang biasanya

berupa keyboard dan keypad.

2. Karakter Control pada ASCII dibedakan menjadi:


a. Logical communication

b. Device control

c. Information separator

d. Code extention

e. Physical communication

3. a. (127)10 = (7F)16 = (1111111)2

b. (0E)16 = (0001110)2 = 1410

c. (1A)16 = (0011010)2 = 2610

g. Lembar Kerja

Jika ditentukan:

Perangkat character code ASCII seperti pada tabel dibawah ini.

Lengkapilah tabel dibawah ini:

Biner ASCII character Decimal Hexa Decimal

6 5 4 3 2 1 0 Keterangan

4 9 G P R X M

Nul ACK BEL FF CR

CAN ESC


KEGIATAN BELAJAR 2: GERBANG LOGIKA DASAR


1. Menjelaskan konsep dasar dan fungsi berbagai gerbang logika dasar

dengan benar.

2. Menjelaskan hukum-hukum penjalinan (Aljabar Boo lean) dengan

bemar.

3. Mengkombinasikan beberapa gerbang logika dasar dengan benar.

4. Menjelaskan jenis-jenis IC untuk implementasi gerbang logika

dengan benar.


b. Uraian Materi

Gerbang logika merupakan dasar pembentuk system digital. Gerbang

logika beroperasi pada bilangan biner 1 dan 0. Gerbang logika

digunakan dalam berbagai rangkaian elektronik dengan system digital.

Berkaitan dengan tegangan yang digunakan maka tegangan tinggi

berarti 1 dan tegangan rendah adalah 0.

Semua sistem digital disusun hanya menggunakan tiga gerbang yaitu:

NOT, AND dan OR.

1. Fungsi AND gate

Fungsi AND dapat digambarkan dengan rangkaian listrik

menggunakan saklar seperti dibawah ini:

Keterangan:

A & B adalah saklar

Y adalah lampu

Jika saklar dibuka maka berlogika 0, jika saklar ditutup disebut

berlogika 1. Fungsi logika yang dijalankan rangkaian AND adalah

sebagai berikut:

1. Jika kedua saklar A & B dibuka maka lampu padam

2. Jika salah satu dalam keadaan tertutup maka lampu padam

3. Jika kedua saklar tertutup maka lampu nyala

Simbol Gerbang AND Tabel Kebenaran

INPUT OUTPUT A B Y 0 0 0 0 1 0 1 0 0 1 1 1

A

B Y=A.B =AB

A B

Y


Karakteristik: Jika A da B adalah input, sedangkan Y adalah Output,

maka output gerbangnya AND berlogika 1 jika semua inputnya

berlogika 1. Dan output berlogika 0 jika kedua atau salah satu

inputnya berlogika 0.

2. Fungsi OR gate

Funsi OR dapat digambarkan dengan rangkaian seperti dibawah ini.

Keterangan:

A dan B =Saklar

Y= lampu

Jika saklar dibuka maka berlogika 0, jika saklar ditutup disebur

berlogika 1.

Simbol Gerbang OR Tabel kebenaran

INPUT OUTPUT A B Y 0 0 0 0 1 1 1 0 1 1 1 1

Karakteristik: Jika A dan B adalah input sedangkan Y output maka

output gerbang OR akan berlogika 1 jika salah satu atau kedua input

adalah berlogika 1.

3. Fungsi NOT gate

Fungsi NOT dapat digambarkan dengan rangkaian seperti gambar

dibawah ini:

A

BY

A B

Y=A+B


Jika saklar dibuka maka berlogika 0,

jika saklar ditutup disebut berlogika 1.

Simbol Fungsi NOT Tabel Kebenaran

INPUT OUTPUT

A Y 0 1 1 0

Karakteristik: Jika adalah input, output adalah kebalikan dari input.

Artinya Jika input berlogika 1 maka output akan berlogika 0 dan

sebaliknya.

4. Fungsi NAND gate

NAND adalah rangkaian dari NOT AND. Gerbang NAND merupakan

gabungan dari NOR dan AND digambarkan sebagai berikut:

Y = AB A

B AND NOT

Menjadi:

Y = AB

A B

NAND

NAND sebagai sakelar

A Y

A Y

A

Y

B


Dari Gambar diatas dapat dibuat tabel kebenaran sebagai berikut:

C Output A B Y 0 0 1 0 1 1 1 0 1 1 1 0

Karakteristiknya: Jika A dan B input sedangkan Y adalah output

maka output gerbang NAND akan berlogika 1 jika salah satu

inputnya berlogika 0. Dan output akan berlogika 0 jika kedua

inputnya berlogika 1. Atau output gerbang NAND adalah komplemen

output gerbang AND.

5. Fungsi NOR gate

NOR adalah singkatan dari NOT OR. Gerbang NOR merupakan

gabungan dari gerbang NOT dan OR. Digambarkan sebagai berikut:

Y = A+B A

B

menjadi:

Y = A+B A

B

NOR dengan saklar

A YB


Dari rangkaian diatas dapat dibuat tabel kebenaran sebagai berikut:

Input Output A B Y 0 0 0 0 1 0 1 0 0 1 1 1

Karakteristik: jika A dan B adalah input dan Y adalah output maka

output gerbang NOR berlogika 1 jika semua input berlogika 1 dan

output akan berlogika 0 jika salah satu atau semua inputnya

berlogika 0. Atau output gerbang NOR merupakan output gerbang

OR

6. Fungsi EX-OR (Exlusive OR)

Gerbang X-OR akan memberikan output berlogika 1 jika jumlah

logika jumlah logika 1 pada inputnya ganjil. Rangkaian EX-OR

disusun dengan menggunkan gerbang AND, OR, NOT seperti

dibawah ini.

Simbol Gerbang EX-OR

A

B Y = A + B

Dari gambar diatas dapat dibuat tabel kebenaran sebagai berikut:

Input Output

Y= A.B + A.B

= A + B


A B Y 0 0 0 0 1 1 1 0 1 1 1 0

7. Fungsi EX-NOR

Gerbang X-NOR akan memberikan output berlogika 0 jika jumlah

logika 1 pada inputnya ganjil. Dan akan berlogika 1 jika kedua

inputnya sama. Rangkaian EX-NOR disusun dengan menggunka

gerbang AND, OR, NOT seperti dibawah ini.

Simbol Gerbang EX-NOR

A

BY = A + B

Dari gambar diatas dapat dibuat tabel kebenaran sebagai berikut:

Input Output A B Y 0 0 1 0 1 0 1 0 0 1 1 1

8. Sifat-Sifat Aljabar Boolean

Aljabar Boolean memuat variable dan simbul operasi untuk gerbang

logika. Simbol yang digunakan pada aljabar Boolean adalah: (.)

untuk AND, (+) untuk OR, dan ( ) untuk NOT. Rangkaian logika

merupakan gabungan beberapa gerbang, untuk mempermudah

penyeleseian perhitungan secara aljabar dan pengisian tabel

kebenaran digunakan sifat-sifat aljabar Boolean:


a. Teori IDENTITAS

A.1 = A A+1 = 1

A.0 = 0 A+0 = A

A.A = A A+A = A

A.A = A A+A = 1

b. Teori KOMUTATIF

A.B.C = C.B.A

A+B+C = C+B+A

c. Teori ASOSIATIF

A.(B.C) = (A.B).C = A.B.C

A + ( B + C ) = ( A + B ) + C = A + B + C

d. Teori DISTRIBUTIF

A.B + A.C = A (B+C)

e. Teori DE MORGAN

A . B = A + B

A + B = A . B

9. Kombinasi Gerbang Logika

Untuk memenuhi kebutuhan akan input yang lebih dari 2 di dalam

suatu rangkaian logika, maka digabungkan beberapa gerbang logika

. Hal ini biasa dilakukan jika faktor delay tidak diperhitungkan.

Contoh:

a) Gerbang logika AND 3 input

Kemungkkinan tabel

kebenaran untuk

inputnya yaitu 2

dimana n adalah

banyaknya input.

C

Y

A

B


Jadi 2 = 8

Tabel kebenaran AND 3 input

INPUT OUTPUT A B C Y 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 0 0 0 0 1

b) Gerbang NAND sebagai gerbang universal

Gerbang NAND disebut gerbang logika universal karena dapat

digunakan untuk membuat gerbang logika yang lain, sehingga

dapat meminimalkan penggunaan gerbang dasar untuk

membentuk suatu gerbang logika tertentu.

Rangkaian Ekivalen gerbang NAND

JENIS GERBANG EKIVALEN

NOT A A

AND


JENIS GERBANG EKIVALEN OR

NOR

EX-OR EX-NOR

10. TEORI DE MORGAN

Digunakan untuk mengubah bolak–balik dari bentuk minterm

(bentuk penjumlahan dari pada hasil kali/SOP) ke maksterm

(bentuk perkallian dari pada penjumlahan/POS) dari pernyataan

Boolean.

Teori De Morgan dapat ditulis:

a. A + B = A . B

Mengubah keadaan OR dasar menjadi AND dasar


b. A . B = A + B

Mengubah keadaan OR dasar menjadi AND dasar

Penyederhanaan fungsi logika dengan aljabar Boolean contoh:

1. Y = A.B …………………………..Y = A + B = A + B

2. Y = A + B ……………………….Y = A.B

3. Y = AB + A.B + A.B

Y = A + B + A.B + A.B

Y = A + A.B + B + A.B

Y = A(1+B) + B(1 + A)

Y = A + B = A.B

Penyederhanaan fungsi logika dengan sistem Sum Of Product (SOP)

dan Product Of Sum (POS)

1. Penyederhanaan dengan sistem SOP/penjumlahan dari pada hasil

kali.

Sifat: Untuk sistem SOP digunakan output 1

Contoh:

INPUT OUTPUTA B C Y 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1 0 0 1 0 0 1 1

=

=

Persamaan SOP

Y = A.B.C + A.B.C + A.B.C + A.B.C


Gambar rangkaian:

Penyederhanaan dengan aljabar Boolean

Y = A.B.C + A.B.C + A.B.C + A.B.C

Y = A.B.C + A.B.C + A.B.C + A.B.C

Y = A.B (C+C) + A.B.C + A.B.C

Y = A.B + A.B.C + A.B.C

Penyederhanaan dengan POS/perkalian dari pada penjumlahan

Sifat: Untuk sistem POS digunakan output 0

Contoh:

Input OutputA B Y 0 0 1 0 1 1 1 0 0 1 1 0

Persamaan POS: Y = ( A + B ) . ( A + B )

A

B

C

Y


11. Penyederhanaan fungsi logika dengan Karnaugh Map.

Metoda Karnaugh Map adalah suatu teknik penyederhanaan fungsi

logika denngan cara pemetaan K-Map terdiri dari kotak-kotak

(bujur sangkar) yang jumlahnya tergantung dari jumlah variabel

dari fungsi logika atau jumlah input dari rangkaian logika.

Rumus menentukan jumlah kotak dalam K–Map

N = 2 dimana N = jumlah kotak dalam K-Map

N = banyaknya variabel/input

Langkah-langkah pemetaan Karnaugh Map secara umum.

1. Menyusun aljabar Boolean minterm (dari suatu taaabel

kebenaran)

2. Menggambarkan satuan dalam peta Karnaugh Map.

3. Membuat kelompok dua-an, empat-an, delapan-an satuan dan

seterusnya dimana satuan tersebut berdekatan satu sama lain.

4. Menghilangkan variabel-variabel dengan rumus bila suatu

variabel dan inversinya terdapat didalam suatu kelompok

lingkaran maka variabel tersebut dihilangkan.

5. Meng-OR-kan variabel yang tersisa.

a) Macam Karnaugh Map

a. Karnaugh Map dengan 2 variabel

Contoh:

Input Output A B Y 0 0 1 0 1 0 1 0 1 1 1 1

Langkah Pertama


Y = A.B + A.B + A.B

Langkah ke Dua B A

B

B

A

1

A

1 1

Langkah ke Tiga B A

B

B

A

1

A

1

1

Langkah ke Empat

Y = A. B + A.B + A.B

Y = B ( A +A ) + AB

Y = B + A.B

b. Karnaugh Map dengan 3 variabel

Contoh:

INPUT OUTPUT

A B C Y 0 0 0 0 1 1

0 0 1 1 0 0

0 1 0 1 0 1

0 1 1 1 0 1


1 1

1 1

0 1

0 1

Penyederhanaan dengan K-Map

Langkah pertama:

Y=A.B.C+A.B.C+A.B.C+A.B.C+A.B.C

Langkah kedua:

C AB

C

C

A B

1

A B

1

1

A B

1

A B

1

Langkah ketiga:

Penyederhanaan dengan Aljabar Boolean

Y = A.B.C+ A.B.C+ A.B.C+ A.B.C+ A.B.C

Y = B.C (A+A)+A.B (C+C)+ A.B.C

Y = B.C+A.B+ A.B.C

Y = B.C+B(A+AC)

Y = B.C+B(A+C)

Y = B.C+A.B+B.C

Y = A.B+C(B+B)

Y = A.B+C

c. Karnaugh Map dengan 4 variabel


Contoh:

INPUT OUTPUT A B C D Y 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 1 1 0 1 0 1 0 1 0 1

Penyelesaian:

Penyederhanaan dengan Karnaugh Map

Langkah pertama:

Y = A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D +

A.B.C.D + A.B.C.D + A.B.C.D

Langkah kedua:

CD AB

CD

CD

CD

CD

A B

1

1

A B

1

1

1

A B

1

1


A B

1

1

Langkah ketiga:

Penyederhanaan dengan Aljabar Boolean:

Y = A.B.C.D+ A.B.C.D+ A.B.C.D+ A.B.C.D+ A.B.C.D+ A.B.C.D+

A.B.C.D

+ A.B.C.D+ A.B.C.D

Y = A.B.D(C+C)+ A.B.C.D+A.B.C(D+D)+ A.B.D(C+C)+ A.B.D(C+C)

Y = A.B.D+ A.B.C.D+ A.B.C+ A.B.D+ A.B.D

Y = B.D(A+A)+A.B(C+CD)+ A.B.D

Y = B.D+A.B(C+D)+ A.B.D

Y = B.D+A.B.C+ A.B.D+ A.B.D

Y = B.D+ A.B.C+B.D(A+A)

Y = B.D+ A.B.C+B.D

Y = D(B+B)+ A.B.C

Y = D+ A.B.C

Variasi pelingkaran yang tidak biasa

a. Tidak dapat disederhanakan b. Satu variabel dapat dihilangkan

c. Dua variabel dapat dihilangkan

12. Aplikasi Gerbang Logika Dasar

1 1 1 1 1

1 1 1 1 1 1 1 1


Contoh: Sebagai rangkaian ARITMATIKA BINER yang dapat

melakukan Operasi aritmatik penjumlahan (+) dan pengurangan (-

)

a) Half Adder

Adalah suatu rangkaian penjumlah sistem bilangan biner yang

paling sederhana. Rangkaian ini memiliki 2 terminal input dan 2

terminal output yang disebut Summary Out (Sum) dan Carry

Out (Carry).

Gambar rangkaian logika untuk Half Adder Simbol

Tabel Kebenarannya:

INPUT OUTPUT A B SUM CARRY 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1

b) Full Adder

Adalah penjumlah lengkap (penuh) yang memiliki 3 input A, B,

Carry Input (Cin) dengan 2 output Sum dan Carry Output

(Cout=Co).

Gambar rangkaian logika untuk Full Adder

A B Sum

Carry

Persamaan logika:

Sum = A.B+A.B

Carry = A.B

Sum H A

A

B C


Carry in

BCarry out

A

Sum

Simbol

Tabel Kebenarannya:

INPUT OUTPUT A B Cin Sum Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

Persamaan logika:

Sum = A.B.C+ A.B.C+ A.B.C+ A.B.C

Co = A.B.C+ A.B.C+ A.B.C+ A.B.C

c) Half Subtractor

Adalah suatu rangkaian pengurang sistem bilangan biner yang

paling sederhana, ini memiliki 2 input dan 2 output yang

disebut differensi (Di) dan Borrow (Bo).

Gambar rangkaian logika untuk Half Subtractor

F A

Cin A B

Sum

Co


Bo

BDi

A

Simbol

Tabel Kebenarannya:

INPUT OUTPUT A B Di Bo 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0

Persamaan logika:

Di = A.B+A.B

= A + B

Bo = A.B

d) Full Subtractor

Adalah rangkaian pengurang biner yang lengkap (penuh).

Rangkaian ini memliki 3 terminal input dan 2 terminal output,

yaitu Borrow dan Differensi.

Gambar rangkaian logika untuk Full Subtractor:

H S A

B

Di

Bo


B

Bo

BinDi

A

Simbol

Tabel kebenarannya:

INPUT OUTPUT A B Bin Di Bo 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 1 1 1 1 1 1

Persamaan logikanya:

Di = A.B.C+ A.B.C+ A.B.C+ A.B.C

Bo = A.B.C+ A.B.C+ A.B.C+ A.B.C

13. Keluarga IC Digital

F S

A B

Bin

Di

Bo


Perkembangan teknologi elektronik diawali dengan penggunaan

Tabung hampa sebagai bagian pokok suatu alat elektronik.

Kemudian temukanlah Transistor sebagai pengganti Tabung

hampa. Perkembangan selanjutnya adalah munculnya rangkaian

terpadu (Integrated Circuit) yang mengkombinasikan berbagai

komponen bipolar (resistor, transistor) dalam satu chip.

Berdasarkan kepadatan komponen keluarga IC dibagi menjadi 4

kelompok yaitu:

1. SSI ( Small Scale Integration)

2. MSI ( Medium Scale Integration)

3. LSI ( Large Scale Integration )

4. VLSI ( Very Large Scale Integration )

Berdasarkan penggunaan, IC dibagi menjadi 2 keluarga besar yaitu

keluarga IC analog dan keluarga IC digital. Keluarga IC digital

lebih umum digunakan mengingat berbagai macam peralatan telah

beroperasi secara digital.

Keluarga IC digital sendiri dibuat dengan menggunakan teknologi

semikonduktor (MOS = Metal Oxide Semiconductor) dan teknologi

bipolar.

Macam keluarga bipolar adalah

1. RTL (Resistor Transistor Logic)

2. DTL (Diode Transistor Logic)

3. TTL (Transistor Transistor Logic)

4. ECL (Emitter Coupled Logic)

5. HTL (High Treshold Logic)

6. IIL (Integrated Injection Logic)

Macam keluarga Unipolar ( MOS ) adalah

1. P MOS (P- Channel Metal Oxide Semikonductor)

2. N MOS (N- Channel Metal Oxide Semikonductor)


3. C MOS (Complementary Channel Metal Oxide Semikonductor)

14. Keluarga IC TTL

IC Bipolar yang banyak dijumpai di pasaran adalah IC TTL

(Transistor Transistor Logic) yang terkenal dengan seri 74XX atau

74XXX. Keluarga IC TTL digunakan paling luas pada rangkaian

logika. IC TTL dibuat dalam variasi yang luas dari rangkaian

terpadu MSI dan SSI. Peningkatan dalam rangkaian logika terus

berkembang. Terlebih pada keluarga TTL. Enam IC TTL berikut

adalah tersedia saat ini dari National Semiconductor Corporation.

1. Logika TTL Standar

2. Logika TTL daya rendah

3. Logika TTL Schottky daya rendah

4. Logika TTL Schottky

5. Logika TTL Schottky daya rendah maju

6. Logika TTL Schottky maju

15. Rangkaian Terpadu CMOS

Complementary Metal Oxide Semikonductor (CMOS) menjadi

terkenal sejak tahun 1968 dan berkembang dengan cepat dengan

seri 40XX atau 40XXX. Keuntungan IC CMOS dibanding TTL adalah

tingkat derau yang rendah dan fungsi yang digunakan banyak

jenisnya. IC Logika jenis C MOS juga mempunyai keluarga yang

tidak sedikit. Namun jumlahnya tidak sebanyak IC TTL. Berbeda

dengan IC TTL yang bekerja dengan tegangan supply 5 volt. IC

CMOS dapat beroperasi pada berbagai tegangan supply DC.

Tegangan supplynya bisa mencapai 15 volt. Tetapi CMOS

mempunyai kecepatan kerja yang lebih rendah daripada TTL.

Setelah IC TTL dan IC CMOS, muncul IC-IC logic PLD (Programmable

Logic Device). Kelebihan PLD adalah sifatnya yang programable


karena mengandung jenis dan jumlah gerbang lebih banyak pada

tiap-tiap chip nya. Pemakaian PLD dapat mengurangi jumlah chip

yang digunakan. Yang termasuk jenis IC PLD antara lain sebagai

berikut:

a. PLA (Programmable Logic Array)

Berisi sejumlah gerbang AND, OR, NOT, yang masukan dan

keluarannya dapat kita hubungkan sehingga membentuk

rangkaian yang diinginkan.

b. PAL (Programmable AND-Array Logic)

c. GAL (Generic Array Logic)

d. PALCE (PAL Configurable and Erasable)

Yang koneksinya dapat diprogram dan dihapus berulang kali. GAL

dan PALCE dilengkapi dengan flip-flop yang memudahkan kita

untuk menyusun rangkaian logika sekuensial seperti Counter dan

Shift Register.

e. FPGA (Field Programmable Gate Array)

Merupakan jenis PLD terbaru yang mulai populer saat ini. FPGA

mempunyai beberapa kelebihan, diantaranya adalah jenis dan

jumlah gerbangnya yang sangat banyak (ribuan hingga ratusan

ribu). Kecepatannya sangat tinggi, mudah diprogram dan dapat

diprogram berkali-kali.

c. Rangkuman

Gerbang (gate) dalam rangkaian logika merupakan fungsi yang

menggambarkan hubungan antara masukan dan keluaran. Untuk

menyatakan gerbang-gerbang tersebut digunakan simbol-simbol

tertentu. Untuk menunjukan prinsip kerja tiap gerbang (rangkaian

logika yang lebih kompleks) dapat digunakan beberapa cara. Cara yang

umum dipakai antara lain adalah tabel kebearan (truth table) dan


diagram waktu (timing chart). Karena merupakan rangkaian digital,

tentu saja level kondisi yang ada dalam tabel atau diagram waktu hanya

2 macam yaitu logika 0 (low atau false) dan logika 1 (high atau true).

Jenis gerbang yang dipakai dalam rangkaian logika cukup banyak .

Namun semuanya disusun atas kombinasi dari tiga gerbang dasar.

Ketiga gerbang dasar itu adalah gerbang AND, OR dan NOT. Seperti

contoh sebelumnya, gerbang AND identik dengan rangkaian seri dari

beberapa saklar (yang berfungsi sebagai masukan) dan sebuah lampu

(yang berfungsi sebagai keluaran). Pada rangkaian seri, lampu hanya

dapat menyala (berlogika 1) jika semua saklar dalam keadaan tertutup

(berlogika 1). Jika ada satu saklar (berlogika 0), lampu akan padam

(berlogika 0).

Dengan penggambaran diatas gerbang AND memiliki minimal 2

masukan dan hanya satu keluaran. Gerbang OR identik dengan

rangkaian paralel dari beberapa saklar. Pada rangkaian paralel, lampu

sudah dapat menyala (berlogika 1), jika salah satu saklar ditutup

(berlogika 1). Lampu hanya padam (berlogika 0), jika semua saklar

dalam kondisi terbuka (berlogika 0). Jadi gerbang OR juga memiliki

minimal 2 masukan dan hanya satu keluaran.

Gerbang NOT sedikit berbeda dengan 2 gerbang sebelumnya. Ia hanya

memiliki satu masukan dan satu keluaran. Jika masukan berlogika,

keluaranya akan berlogika 0. Sebaliknya jika masukan berlogika 0,

keluaranya akan berlogika 1. Kaarena itulah gerbang NOT sering

disebut sebagai gerbang pembalik (inverter) logika.

Dalam bentuk nyata rangkaian dapat disusun dari sebuah relay dengan

kontak NC (Normally Closed/dalam keadaan normal tertutup) yang

kontaknya tertutup saat arus listrik tidak melalui kumparan relay. Saat

saklar dibuka (berlogika 0), kontak relay NC akan tertutup, sehingga

arus listrik mengalir ke lampu dan membuatnya menyala (berlogika 1).


Sebaliknya saat di tutup (berlogika 1), kumparan relay yang dialiri arus

akan menarik kontak NC dan membuatnya terbuk. Akibatnya tidak ada

arus yag mengalir ke lampu dan lampu menjadi padam (berlogika 0).

Ketiga gerbang tersebut diatas dapat digabung-gabungkan menjadi

gerbang lain, misalnya gerbang NAND, NOR, EX-OR, EX-NOR dan lain

sebagaiya. Untuk rangkaian yang lebih kompleks, gerbang-gerbang

dasar dapat disusun menjadi rangkaian Adder (penjumlah),

Demultiplekser (pengubah data dari serial input menjadi paralel output,

Multiplekser (pengubah data dari paralel input menjadi serial output).

Selain itu rangkaian logika juga dapat di implementasikan dalam bentuk

IC (Integrated Circuit) dalam jenis TTL (Transistor-transistor Logik)

maupun CMOS (Complementary Metal Oxide Semikonduktor). Tiap-tiap

anggota keluarga mempunyai konfigurasi sendiri-sendiri. Misalnya IC

TTL 7404 mengandung 6 gerbang NOT, IC TTL 7432 mengandung 4

gerbang OR. Selain gerbang-gerbang tunggal semacam itu ada juga yag

konfigurasinya lebih komplek dan berisi rangkaian-rangkaian seperti

Flip-flop, Counter, Encoder, Decoder, yang masing-masing mempunyai

banyak varian dengan masing-masing spesifikasinya.

d. Tugas

1. Buatlah tabel kebenaran untuk gerbang AND 3 input?

2. Buktikan persamaan Boolean dengan tabel kebenaranya untuk

persamaan A . B = A + B?

3. Bedakan antara gerbang NAND dengan gerbang NOR?

4. Sederhanakan persamaan dibawah ini dengan menggunakan peta

Karnaugh Map dan Aljabar Boolean:

Y =A B C D + A B C D + A B C D + A B C D + A B C D + A B C D+A

B C D

5. Perhatikan dan analisalah rangkaian berikut:


BY1

Y2

A

6. Rencanakan sebuah Half Adder dengan menggunakan gabungan

gerbang logika dasar?

7. Jumlahkan data biner 1 1 0 1 dengan 0 1 1 0?

8. Sebutkan 3 jenis IC TTL lengkap dengan kharakteristiknya masing-

masing?

9. Seb utkan 5 buah tipe dari IC TTL yang merupakan implementasi

gerbang logika dasar!

10. Sebutkan perbedaan antara IC TTL dengan CMOS?

e. Test Formatif

1. Perhatikan gambar dibawah ini:

S1

S2

S3

Jelaskan prinsip kerjanya dan fungsi logika apa yang dijalankan?

2. Dengan menggunakan sifat-sifat Aljabar Boolean buktikan bahwa

output dari rangkaian ini adalah Y = A + B

A

B

Y


3. Bagaimanakah deretan pulsa yang terlihat pada keluaran gerbang

EX-OR gambar dibawah ini:

A 01100111 B 11000100 C 00101101

Y

f. Kunci Jawaban

1. Prinsip kerjanya:jika S1 =terbuka ;S2=S3=tertutup maka lampu

akan menyala jika salah satu saklar atau semua saklar dalam

keadaan tertutup. Sebaliknya lampu akan padam jika semua saklar

dalam keadaan terbuka. Maka rangkaian tersebut melakukan fungsi

gerbang OR.

2. Pembuktian:

Y = A.A.B.B.AB

Y = A.AB + B.AB

Y = A.AB +B.AB

Y = A(A+B) +B(A+B)

Y = AA + A.B +B.A + BB

Y = A.B + A.B

Y = A + B (terbukti)

3. Deretan angka biner yang terlihat pada keluaran gerbang EX-OR

adalah

Y = 101011000

g. Lembar Kerja

Judul: GERBANG LOGIKA DASAR

Alat dan bahan

1. Power supply 5 volt DC 1buah

2. Trainer Digital 1buah


3. IC TTL tipe7400 (NAND gate) 1buah

4. IC TTL tipe7402 (NOR gate) 1buah

5. IC TTL tipe7404 (NOT gate) 1buah

6. IC TTL tipe7408 (AND gate) 1buah

7. IC TTL tipe7432 (OR gate) 1buah

8. IC TTL tipe7486 (Ex-OR gate) 1buah

9. Jumper secukupnya

Langkah kerja

1. Siapkan power supply 5 volt DC

2. Hubungkan terminal Vcc dari semua modul pada tegangan 5 volt

DC

3. Hubungkan terminal ground dari semua modul

4. Buatlah rangkaian gerbang seperti gambar 1

5. Berikan kondisi logik sesuai pada tabel 1

6. Catat hasilnya pada kolom output

Tabel 1 Gambar 1

INPUT OUTPUTA B Y 0 0 1 1

0 1 0 1

7. Ulangi langkah kerja 4 dan 5 untuk rangkaian gerbang logika yang

lain.

i. OR gate

Tabel 2 Gambar 2 INPUT OUTPUTA B Y 0 0

0 1

A

B

A

B

Y


1 1

0 1

ii. NOT gate

Tabel 3. Gambar 3

INPUT OUTPUTA Y 0 1

iii. NAND gate

Tabel 4 Gambar 4


0 1 0 1

iv. NOR gate

Tabel 5 Gambar 5


0 1 0 1

v. Ex-OR gate

Tabel 6 Gambar 6


0 1 0 1

A

Y

A

B

Y

A

B

Y

A

B

Y


vi. Ex-NOR gate

Tabel 7 Gambar 7


0 1 0 1

8. Buatlah kesimpulan dan laporan dari hasil praktek yang telah

dilakukan!

KEGIATAN BELAJAR 3: RANGKAIAN CLOCK


1. Merangkai rangkaian clock dengan benar.

2. Menjelaskan prinsip kerja dan fungsi rangkaian clock dengan benar.

b. Uraian Materi

Rangakaian clock berfungsi untuk pembentuk/membangkitkan

pulsa/gelombang kotak secara terus-menerus dan rangkaian ini tidak

mempunyai kondisi stabil/setimbang. Rangkaian clock termasuk

golongan Astabil Multivibrator dengan IC 555. Output rangkaian clock

AB

Y


digunakan untuk input rangkaian-rangkaian logika yang sekuensial

(berhubungan dengan waktu). Yang termasuk rangkaian logika

sekuensial contohnya: Flip-Flop, Shift Register, dan Counter. Adapun

fungsi rangkaian clock yaitu, untuk mengatur jalannya data dalam

penggeseran ke kanan atau ke kiri, maupun dalam

perhitungan/pencacahan bilangan biner. Yang dimaksud rangkaian

Astabil Multivribator Adalah multivribator yang tidak stabil tegangan

output-nya (tegangan pengeluarannya berubah-ubah) tanpa adanya

sinyal masukan yang diberikan. Rangakaian clock dengan IC 555 besrta

pulsa-pulsa pada pin 3 dan pin 6 ditunjukkan pada gambar ini

RA

+VCC

C

U7

555

1

2

3

4

5

6

7

8

GND

TRIG

O

R

CTL

TH

DVCC

Gambar 1

Vout0.01uF

RB

Cara kerja rangkaian diatas

• Pada saat C diisi tegangan ambang naik melebihi + (2/3) Vcc.

• Kini Kapasitor C dikosongkan melalui Rb oleh karena itu tetapan

waktu pengosongan dapat ditentukan dengan rumus T = Rb x C.

• Bila egangan C sudah turun sedikit sebesar + (Vcc/3) maka keluaran

menjadi tinggi.

Pewaktu IC 555 mempunyai tegangan yang naik dan turun secara

exponensial. Keluarannya berbentuk gelombang segi empat. Karena

tetapan waktu pengisian lebih lama daripada tetapan waktu

pengosonngan, maka keluarannya tidak simetri. Keadaan keluaran yang

tinggi lebih lama dari keadaan keluaran yang rendah. Untuk dapat


menentukan ketidak simetrian ssuatu pulsa keluaran yang dihasilkan

oleh rangkaian multivibrator jenis astabil ini dipergunakan suatu siklus

kerja yang dirumuskan sebagai berikut:

W = 0.693 (RA + Rb ).C

t = 0.693 . Rb. C

T = W + t

Dimana : W = lebar pulsa ; T = waktu periode

Besarnya frekuensi ditentukan oleh

F = T1

( dimana T = detik ; F = Hertz )

c. Rangkuman

Astabil Multivibrator atau pembentuk pulsa atau generator pulsa

merupakan rangkaian yang membangkitkan sinyal secara terus-menerus

pada keluarannya tanpa adanya sinyal masukan dari rangkaian.

Rangkaian ini juga sering dinamakan dengan rangkaian cloc. Frekuensi

pulsa yang dihasilhan tergantung oleh besarnya C, Resistor RA, Rb.

Untuk menentukan periode T ditentukan oleh lebart pulsa W dan t.

d. Tugas

1. Definisikan rangkaian clock?

2. Sebutkan fungsi rangkaian clock?

3. Jika periode waktu T = 0.1 milidetik, Hitung besanya frekuensi?

4. Periode T ditentukan oleh komponen apa saja? sebutkan!

e. Test Formatif

1. Gambar dan terangkan prinsip kerja rangkaian clock dengan

rangkaian IC 555?

f. Kunci Jawaban


10k

VCC=6V

220

4.7uF

0.1uF

10k

U7

555

1

2

3

4

5

6

7

8

GND

TRIG

O

R

CTL

TH

DVCC

Prinsip kerja:

Pada waktu pin 2 dan pin 6 berada dibawah VLT = 1/3 Vcc,sehingga kaki

3 (keluaran) menjadi tinggi. Kapasitor C mengisi, melalui Ra dan Rb.

Sampai Vc mencapai harga VUT, yaitu sebesar 2/3 Vcc, maka keluaran

kaki 3 menjadi rendah. Kapasitor C mengosongkan muatannya melalui

Rb ke kaki 6. Sampai harga Vc menjadi tinggi. Sehingga kejadian seperti

di atas akan terulang kembali. Kejadian akan berulang terus, dengan

frekuensi ditentukan sebagai berikut:

f = T1

CRbRa

f).2(

4,1+

=

g. Lembar Kerja

Judul: Rangkaian Clock (Astabil Multivibrator)

Alat dan bahan

1. IC pewaktu 555

2. CRO

3. Batteray 5 volt (catu daya )

4. Resistor Ra = Rb = 10 KΩ , R = 220 Ω

5. Condensator 0,1 Fμ , 1 Fμ , 4,7 Fμ , 10 Fμ , 47 Fμ , 100 Fμ .

6. LED warna merah

7. Breadboard

8. Kabel penghubung

Langkah kerja


1. Siapkan alat dan bahan yang diperlukan.

2. Susunlah rangkaian seperti gambar berikut:

10k

VCC=6V

220

4.7uF

0.1uF

10k

U7

555

1

2

3

4

5

6

7

8

GND

TRIG

O

R

CTL

TH

DVCC

3. Hubungkan catu daya 5 volt DC, kemudian amatilah apa yang terjadi

pada LED (pin 3 sebagai output).

4. Amatilah dengan CRO untuk bentuk gelombang pada pin 3 dan pin 6

5. Gambarlah bentuk gelombang tersebut dan catat harga W dan T

dalam satuan detik, serta harga amplitudo dalam satuan Vpp.

6. Ulangilah percobaan ini dengan menggantikan kondensator C yang

lain, kemudian melaksanakan langkah 4 dan 5.

7. Kembalikanlah peralatan dan bahan ke tempat semula.

8. Buatkan laporan lengkap dengan kesimpulannya, berdasaarkan hasil

praktek.

5V


KEGIATAN BELAJAR 4: FLIP-FLOP

h. Tujuan Pemelajaran

1. Mampu mengaplikasikan konsep-konsep sistem digital menjadi

rangkaian flip-flop

2. Menjelaskan prinsip kerja macam-macam rangkaian flip-flop dengan

benar

3. Menjelaskan fungsi rangkaian flip-flop

i. Uraian Materi

Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan

stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai

sifat sekuensial karena sistem kerjanya diatur dengan jam atau pulsa,

yaitu sistem-sistem tersebut bekerja secara sinkron dengan deretan

pulsa berperiode T yang disebut jam sistem (System Clock atau

disingkat menjadi CK). Seperti yang ditunjukkan dalam gambar 1:

Gambar1: Keluaran dari pembangkit pulsa yang digunakan sebagai

deretan pulsa untuk sinkronisasi suatu sistem digital

sekuensial Lebor pulsa tp diandaikan kecil terhadap T

Berbeda dengan uraian materi sebelumnya yang bekerja atas dasar

gerbang logika dan logika kombinasi, keluarannya pada saat tertentu

hanya tergantung pada harga-harga masukan pada saat yang sama.

Sistem seperti ini dinamakan tidak memiliki memori. Disamping itu

bahwa sistem tersebut menghafal hubungan fungsional antara variabel

keluaran dan variabel masukan.

Sedangkan fungsi rangkaian flip-flop yang utama adalah sebagai

memori (menyimpan informasi) 1 bit atau suatu sel penyimpan 1 bit.


Selain itu flip-flop juga dapat digunakan pada Rangkaian Shift Register,

rangkaian Counter dan lain sebagainya.

Macam - macam Flip-Flop:

1. RS Flip-Flop

2. CRS Flip-Flop

3. D Flip-Flop

4. T Flip-Flop

5. J-K Flip-Flop

ad 1. RS Flip-Flop

RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan

keluar Q dan Q (atasnya digaris). Simbol-simbol yang ada pada

jalan keluar selalu berlawanan satu dengan yang lain. RS-FF

adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset)

dan S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka

output Q akan berada pada logika 0 dan Q not pada logika 1. Bila

R diberi logika 1 dan S diberi logika 0 maka keadaan output akan

berubah menjadi Q berada pada logik 1 dan Q not pada logika 0.

Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat

menempati salah satu dari dua keadaan stabil yaitu stabil I

diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat

Q=0 dan Q not = 1 yang diperlihatkan pada gambar berikut:

Gambar 2. RS-FF yang disusun dari gerbang NAND


Tabel Kebenaran: S B Q Q Keterangan 0 0 1 1 Terlarang 0 1 1 0 Set (memasang) 1 1 1 0 Stabil I 1 0 0 1 Reset (melepas) 1 1 0 1 Stabil II 0 0 1 1 Terlarang 1 1 Qn Qn Kondisi memori (mengingat)

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak

diperbolehkan kondisi output Q sama dengan Q not yaitu pada

saat S=0 dan R=0.

Yang dimaksud dengan kondisi memori yaitu saat S=1 dan R=1,

output Q dan Qnot akan menghasilkan perbedaan yaitu jika Q=0

maka Qnot=1 atau sebaliknya jika Q=1 maka Q not =0.

ad 2. CRS Flip-Flop

Tabel kebenarannya:

S R Qn +1 0 0 Qn 0 1 0 1 0 1 1 1 terlarang

Keterangan:

Qn = Sebelum CK

Qn +1 = Sesudah CK

CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan

sebuah terminal pulsa clock. Pulsa clock ini berfungsi


mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0,

maka perubahan logik pada input R dan S tidak akan

mengakibatkan perubahan pada output Q dan Qnot. Akan

tetapi apabila pulsa clock berlogik 1, maka perubahan pada

input R dan S dapat mengakibatkan perubahan pada output Q

dan Q not.

ad 3. D Flip-Flop

D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer

pada reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan

pulsa clock berlogik 1, maka output Q akan berlogik 1 dan bilamana

input D berlogik 0, maka D flip-flop akan berada pada keadaan reset

atau output Q berlogik 0.

Gambar 4. D flip-flop Tabel Kebenaran:

D Qn+1 0 1

0 1


ad 4. T Flip-Flop

Gambar 5. T flip-flop Tabel Kebenaran:

T Q 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 1

Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari

modifikasi clocked RSFF, DFF maupun JKFF. TFF mempunyai

sebuah terminal input T dan dua buah terminal output Q dan

Qnot. TFF banyak digunakan pada rangkaian Counter, frekuensi

deviden dan sebagainya.

ad 5. J-K Flip-Flop

JK flip-flop sering disebut dengan JK FF induk hamba atau Master

Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF

dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal

input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk

menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK

flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC


(Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu

JK FF tidak mempunyai kondisi terlarang artinya berapapun input

yang diberikan asal ada clock maka akan terjadi perubahan pada

output.

Gambar 6. JK FF

Tabel Kebenaran:

J K Qn+1 Keterangan 0 0 Qn Mengingat 0 1 0 Reset 1 0 1 Set 1 1 Qn (strep) Togle

j. Rangkuman

Telah diuraikan konfigurasi flip-flop RS, CRS, D (Data), T (Togle) dan JK

sebagai lima jenis flip-flop yang penting. Hubungan logika yang berlaku

untuk masing-masing flip-flop adalah berbeda. Suatu flip-flop IC

biasanya dijalankan secara sinkron dengan suatu jam dan disamping itu

IC tersebut dapat (atau tidak dapat) memiliki masukan langsung untuk

operasi asinkron/tak sinkron, masukan J dan K Data dan Clear. Masukan

langsung hanya dapat berharga 0 diantara pulsa jam (Clock) ketika

CK=0. Bilamana CK=1 kedua masukan asinkron harus dalam keadaan

tinggi dan harus tetap bertahan pada keadaanya selama jangka waktu

pulsa, CK=1. Untuk flip-flop majikan budak (Master Slave), keluaran Q

tetap sama selama jangka waktu pulsa dan hanya berubah setelah CK

berubah dari 1 ke 0, pada tepi pulsa kearah negatif flip-flop togle atau


komplementer tidak terdapat secara komersial karena JK FF dapat juga

digunakan sebagai T FF dengan menghubungkan langsung masukan J

dan K seperti gambar dibawah.

k. TUGAS

a. Berikan definisi dari suatu flip-flop!

b. Tuliskan 2 fungsi dari flip-flop !

c. Sebutkan jenis-jenis flip-flop yang pengaturnya menggunakan jam

(clock)!

d. Gambarkan sebuah flip-flop RS yang tidak menggunakan dan

disusun dari pintu/gerbang NAND!

e. Apa arti dari Men-Set flip-flop?

l. Test Formatif

I Berilah tanda silang pada jawaban yang paling benar!

1. Flip-flop termasuk golongan/keluarga:

a. Univibrator

b. Astabil Multivibrator

c. Monostabil Multivibrator

d. Bistabil Multivibrator

2. Yang bukan merupakan jenis flip-flop yang diatur dengan clock

adalah:

a. JK FF

b. D FF

c. CRS FF

d. RS FF

3. Daerah terlarang untuk RS FF yang disusun dari pintu NAND

yaitu:

a. S=0 , R=0 c. S=0 , R=0


b. S=1 , R=0 d. S=1 , R=1

4. Daerah stabil untuk RS FF yang dibangun dari pintu NAND yaitu:

a. S=0 , R=0 c. S=1 , R=0

b. S=1 , R=1 d. S=0 , R=1

5. Yang disebut dengan Me-Reset sebuah FF yaitu dengan membuat

keluaran:

a. Q=1 , Qnot=0 c. Q=0 , Qnot=1

b. Q=1 , Qnot=1 d. Q=0 , Qnot=0

6. Jenis flip-flop yang tidak mempunyai kondisi terlarang adalah:

a. RS FF dari NAND c. JK FF

b. CRS FF d. RS FF dari NOR

7. Daerah terlarang untuk CRS flip-flop adalah:

a. R=1 , S=1 c. R=0 , S=1

b. R=0 , S=0 d. R=1 , S=0

8. Pernyataan berikut merupakan fungsi dari flip-flop, kecuali:

a. Memory

b. Pembangkit pulsa clock

c. Rangkaian penggeser data

d. Rangkaian hitung

9. Jenis IC yang melaksanakan fungsi NAND adalah:

a. 7402 c. 7473

b. 7400 d. 7474

10. Jenis IC yang melaksanakan fungsi JK FF adalah:

a. 7402 c. 7473

b. 7400 d. 7474

II Jawablah pertanyaan berikut dengan tepat, jelas dan benar!

1. Gambarkan dan buatlah tabel kebenaran dari CRS Flip-flop!

2. Gambarkan dan buatlah tabel kebenaran dari JK Flip-flop!


m. Kunci Jawaban

1. 1. d 6. c

2. d 7. a

3. a 8. b

4. b 9. b

5. c 10. c

2. Uraian

1. Gambar CRS FF dan tabel kebenaran

Tabel kebenaran:

S R Qn +1 0 0 Qn 0 1 0 1 0 1 1 1 terlarang

2. Gambar JK FF dan tabel kebenaran

Tabel kebenaran:

J K Qn+1 Keterangan 0 0 Qn Mengingat 0 1 0 Reset 1 0 1 Set 1 1 Qn (strep) Togle


n. Lembar Kerja

Judul 1 : RS FF , CRS FF dan D FF dengan gerbang-gerbang NAND ALAT DAN BAHAN

1. IC SN 7400 : 2 buah

2. LED : 2 buah

3. R : 220 Ω : 2 buah

4. Multimeter

5. Catu daya 5 Volt

6. Breadboard

7. Kabel penghubung secukupnya

GAMBAR RANGKAIAN

R-S Flip-flop

C-RS Flip-Flop


D Flip Flop

IC SN 7400

LANGKAH KERJA

MERAKIT RS FF

1. Buatlah rangkaian RS FF seperti pada gambar rangkaian diatas.

2. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki

7.

3. Masukkan input logik pada input-input R dan S seperti pada tabel

dibawah ini. Dan masukan hasil pengamatan ini ke dalam tabel I.

TABEL I

INPUT OUTPUT R S Q Qnot 0 0 1 1 1 0

0 1 1 0 1 0


4. Ulangi percobaan ini beberapa kali sampai dapat memahami sifat

dan cara kerja rangkaian RS FF.

MERAKIT CLOCK

1. Buatlah C-RS FF seperti pada gambar rangkaian diatas.


7.

3. Masukanlah input logik pada input R, S dan Clock seperti pada

tabel II, dan kemudian catat keadaan outputnya dan masukanlah

hasilnya ke dalam tabel II berikut:

TABEL II

INPUT OUTPUT R S C Q Qnot 0 0 1 1 0 0 1 1

0 0 0 0 1 1 1 1

0 1 0 1 0 1 0 1

4. Ulangilah percobaan ini beberapa kali sampai dapat memahami

sifat dan cara kerja C-RS FF dengan gerbang NAND.

MERAKIT D FF

1. Buatlah rangkaian D FF seperti pada gambar rangkaian diatas.


7.

3. Masukkan input logik pada input D dan Clock, lalu amatilah

keadaan outputnya dan catatlah hasilnya ke dalam tabel III.


TABEL III

INPUT OUTPUT D Clock Q Qnot 0 0 0 1 1 0 1 1


dan cara kerja rangkaian D flip-flop dengan gerbang NAND.

KESIMPULAN

Apakah kesimpulan dari percobaan ini?

Judul 2 : JK Flip-Flop dan T Flip-Flop ALAT DAN BAHAN

1. IC SN 7473

2. R : 220 Ω : 2 buah

3. LED : 2 buah

4. Catu Daya 5 Volt

5. Bread Board

6. Kabel Penghubung secukupnya

GAMBAR RANGKAIAN

J-K FF induk Hamba


T FF Induk hamba

LANGKAH KERJA

JK flip-flop Induk Hamba

1. Buatlah rangkaian JK FF seperti pada gambar diatas.

2. Masukan tegangan +5 V pada kaki 4 dan ground pada kaki 11.

3. Berikan keadaan logik pada input J, K dan Clock. Lalu amatilah

keadaan outputnya dan catat hasilnya pada tabel I.


dan cara kerja rangkaian JK FF induk hamba.

INPUT OUTPUT

JA KA ClockA QA QAnot 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

INPUT OUTPUT

JB KB ClockB QB QBnot 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0


1 1 1 T FF Induk Hamba

1. Buatlah rangkaian seperti pada gambar diatas.

2. Masukan tegangan +5 V pada kaki 4 dan ground pada kaki 11.

3. Berikan input logik pada input T, lalu amati dan catat keadaan

outputnya pada tabel II berikut ini:

TABEL

INPUT OUTPUT T (Togle) Q Qnot

0 1 0 1 0 1 0 1

KESIMPULAN

Kesimpulan apakah yang diperoleh dari percobaan JK FF dan T FF

ini?


KEGIATAN BELAJAR 5: REGISTER


1. Dapat menganalisa dan menggunakan flip-flop dalam rangkaian

Register

2. Menyebutkan macam-macam register dengan benar

3. Menyebutkan fungsi dan kegiatan Register

4. Menggambarkan macam-macam Register

5. Menjelaskan prinsip kerja macam-macam register

b. Uraian Materi

Register adalah sekelompok flip-flop yang dapat dipakai untuk

menyimpan dan untuk mengolah informasi dalam bentuk linier.

Ada 2 jenis utama Register yaitu:

1. Storage Register (register penyimpan)

2. Shift Register (register geser)

Register penyimpan (Storage Register) digunakan apabila kita hendak

menyimpan informasi untuk sementara, sebelum informasi itu dibawa

ke tempat lain. Banyaknya kata/bit yang dapat disimpan, tergantung

dari banyaknya flip-flop dalam register.

Satu flip-flop dapat menyimpan satu bit. Bila kita hendak menyimpan

informasi 4 bit maka kita butuhkan 4 flip-flop.

Contoh: Register yang mengingat bilangan duaan (biner): 1101 terbaca

pada keluaran Q.


Shift Register adalah suatu register dimana informasi dapat bergeser

(digeserkan). Dalam register geser flip-flop saling dikoneksi, sehingga

isinya dapat digeserkan dari satu flip-flop ke flip-flop yang lain, kekiri

atau kekanan atas perintah denyut lonceng (Clock).

Dalam alat ukur digit, register dipakai untuk mengingat data yang

sedang ditampilkan.

Ada 4 Shift Register yaitu:

1. SISO (Serial Input Serial Output)

Gambar Register SISO yang menggunakan JK FF

Q3

FF3

1

2

3

4

5

J

CLK

K

Q

Q

Q4

FF4

1

2

3

4

5

J

CLK

K

Q

Q

Q1

FF1

1

2

3

4

5

J

CLK

K

Q

Q

Q2

FF2

1

2

3

4

5

J

CLK

K

Q

Q

Word in (SI)

Clock

Prinsip kerja:

Informasi/data dimasukan melalui word in dan akan dikeluarkan jika

ada denyut lonceng berlalu dari 1 ke 0. Karena jalan keluarnya flip-

flop satu dihubungkan kepada jalan masuk flip-flop berikutnya, maka

informasi didalam register akan digrser ke kanan selama tebing dari

denyut lonceng (Clock).

Tabel Kebenaran (Misal masuknya 1101)

Clock ke Word in Q1 Q2 Q3 Q4 0 0 0 0 0 0 1 1 1 0 0 0 2 0 0 1 0 0 3 1 1 0 1 0 4 1 1 1 0 1


Register geser SISO ada dua macam yaitu:

1. Shift Right Register (SRR)/Register geser kanan

2. Shift Left Register (SLR)/Register geser kiri

3. Shift Control Register dapat berfungsi sebagai SSR maupun SLR

Rangkaian Shift control adalah sebagi berikut:

Geser Kiri

Out

Geser Kanan

Rangkaian ini untuk mengaktifkan geser kanan/kiri yang ditentukan

oleh SC. Jika SC=1, maka akan mengaktifkan SLR. Jika SC=0, maka

akan mengaktifkan SRR. Gambar rangkaian selengkapnya adalah

sebagai berikut:

SLR

DFF2

2

1 3

CLK

D QSerial out

DFF3

2

1 3

CLK

D Q

SC

DFF4

2

1 3

CLK

D Q

Serial in

SRR

Clock DFF1

2

1 3

CLK

D Q

Serial in

Serial out

Keterangan:

Jika SC=0,maka input geser kanan akan aktif. Keluaran NAND

diumpamakan ke input DFF1 dan setelah denyut lonceng

berlaku (saat tebing depan), maka informasi diteruskan ke

output Q1. Dan output Q1 terhubung langsung keoutput DFF2


berikutnya sehingga dengan proses ini terjadi pergeseran ke

kanan.

TABEL KEBENARAN (jika input 1101)

Clock ke Input Q1 Q2 Q3 Q4 0 0 0 0 0 0 1 1 1 0 0 0 2 1 1 1 0 0 3 0 0 1 1 0 4 1 1 0 1 1

Informasi digit digeser kekanan setiap ada perubahan pulsa

clock tebing atas. Geser kanan berfungsi sebagai operasi

aritmatika yaitu pembagi dua untuk tiap-tiap flip-flop.

Jika SC = 1 , maka akan mengaktifkan input geser kiri. Output

NAND masuk ke input D-FF4 dan setelah diberi pulsa clock

informasi dikeluarkan melalui Q4 dan keluaran Q4

dihubungkan ke input D-FF3, keluaran D-FF3 dimasukan ke D-

FF berikutnya, sehingga dengan demikian terjadi pergeseran

informasi bit ke arah kiri.

TABEL KEBENARAN (jika input 1101)

Clock ke Input Q1 Q2 Q3 Q4 0 0 0 0 0 0 1 1 0 0 0 1 2 1 0 0 1 1 3 0 0 1 1 0 4 1 1 1 0 1

Register geser kiri berfungsi sebagai operasi aritmatika yaitu

sebagai pengali dua untuk tiap-tiap flip-flop.


2. Register Geser SIPO

Adalah register geser dengan masukan data secara serial dan

keluaran data secara parelel.

Gambar rangkaiannya adalah sebagai berikut: (SIPO menggunakan

D-FF)

C

Clock

A D

DFF4

2

1 3

CLK

D Q

DFF2

2

1 3

CLK

D QData load

B

DFF1

2

1 3

CLK

D Q

DFF3

2

1 3

CLK

D Q

Read Out

Cara kerja:

Masukan-masukan data secara deret akan dikeluarkan oleh D-FF

setelah masukan denyut lonceng dari 0 ke 1. Keluaran

data/informasi serial akan dapat dibaca secara paralel setelah

diberikan satu komando (Read Out). Bila dijalan masuk Read Out

diberi logik 0, maka semua keluaran AND adalah 0 dan bila Read Out

diberi logik 1, maka pintu-pintu AND menghubung langsungkan

sinyal-sinyal yang ada di Q masing-masing flip-flop.

Contoh: Bila masukan data 1101

TABEL KEBENARANNYA:

Read Out Clock Input Q1 Q2 Q3 Q4 A B C D 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 2 1 1 1 0 0 0 0 0 0 0 3 0 0 1 1 0 0 0 0 0 0 4 1 1 0 1 1 0 0 0 0 1 1 0 1 1 1 0 1 1


3. Register Geser PIPO

Adalah register geser dengan masukan data secara jajar/paralel dan

keluaran jajar/paralel.

Gambara rangkaiannya adalah sebagai berikut: (PIPO menggunakan

D-FF)

Clock

RReset

QD

DFF2

2

1 3

CLK

D Q

DFF2

2

1 3

CLK

D Q

R

D2 D0D1

R

QC QB

D3

QA

R

DFF2

2

1 3

CLK

D Q

DFF2

2

1 3

CLK

D Q

Cara kerja:

Sebelum dimasuki data rangkaian direset dulu agar keluaran Q

semuanya 0. Setelah itu data dimasukkan secara paralel pada input

D-FF dan data akan diloloskan keluar secara paralel setelah flip-flop

mendapat pulsa clock dari 0 ke 1.

Contoh:

TABEL KEBENARAN:

Clock D1 D2 D3 D4 QD QC QB QA 0 1 1 0 1 0 0 0 0 1 1 1 0 1 1 1 0 1 2 1 0 0 1 1 0 0 1 3 0 0 0 1 0 0 0 1

4. Register geser PISO

Adalah register geser dengan masukan data secara paralel dan

dikeluarkan secara deret/serial.

Gambar rangkaian register PISO menggunakan D-FF adalah sebagai

berikut:


SerialOut

B

DFF2

2

1 3

CLK

D Q

DFF2

2

1 3

CLK

D Q

Clock

C

DFF2

2

1 3

CLK

D Q

RR

A D

R

DFF2

2

1 3

CLK

D Q

Dataload

R

Rangkaian diatas merupakan register geser dengan panjang kata 4

bit. Semua jalan masuk clock dihubungkan jajar. Data-data yang ada

di A, B, C, D dimasukkan ke flip-flop secara serempak, apabila

dijalan masuk Data Load diberi logik 1.

Cara Kerja:

Mula-mula jalan masuk Data Load = 0, maka semua pintu NAND

mengeluarkan 1, sehingga jalan masuk set dan rerset semuanya

1 berarti bahwa jalan masuk set dan reset tidak berpengaruh.

Jika Data Load = 1, maka semua input paralel akan dilewatkan

oleh NAND. Misal jalan masuk A=1, maka pintu NAND 1

mengeluarkan 0 adapun pintu NAND 2 mengeluarkan 1. Dengan

demikian flip-flop diset sehingga menjadi Q=1. Karena flip-flop

yang lainpun dihubungkan dengan cara yang sama, maka mereka

juga mengoper informasi pada saat Data Load diberi logik 1.

Setelah informasi berada didalam register, Data Load diberi logik

0. Informasi akan dapat dikeluarkan dari register dengan cara

memasukkan denyut lonceng, denyut-demi denyut keluar

deret/seri. Untuk keperluan ini jalan masuk D dihubungkan

kepada keluaran Q.


Ada juga register yang dapat digunakan sebagai Shift register SISO

maupun PIPO dengan bantuan suatu control sbb:

Reset

Input Control(IC)

Preset

Datajajar

Input Control = 0, berfungsi sebagai register geser SISO

Input Control = 1, berfungsi sebagai register geser PIPO

Data IC Preset Reset

0 1 1 0 1 1 0 1 0 0 1 1 1 0 1 1

Rangkaian kontrol diatas dapat disimbolkan sbb:

Input Control

52

Preset

3

Reset

4

Data Paralel 1

Rangkaian selengkapnya adalah sbb:


D1

C

DataSeri

R

D

C

Q

C

R

DP

IC

D

C

D0

Q

QD

R

Q

D3

D

R

C

Q

D D

D2

QB

Clock

Q

QA

C

P

Q

R

DP

R

R

P

Q

Q

P

R

P

P

QC

D

C

P

C

Catatan:

Jika IC=0, maka input yang dimasukan ke D0, D1, D2, D3 tidak

mempengaruhi keadaan output QA, QB, QC, QD tetapi

yang mempengaruhinya adalah data yang dimasukkan ke

input D-FF secara serial, maka pada kondisi ini rangkaian

akan bekerja senagai register geser SISO.

Jika IC=1, maka input yang dimasukkan ke gate D seri tidak akan

mempengaruhi output, tetapi output dipengaruhi oleh

data paralel (D0, D1, D2, D3).

Input dimasukkan secara serempak dan keluaran

ditunjukkan secara serempak begitu pulsa clock berguling

dari 1 ke 0, maka pada kondisi ini rangkaian akan bekerja

sebagai registeer geser PIPO.

c. Rangkuman

Karena suatu unit biner adalah memori 1 bit maka susunan n buah flip-

flop dapat menyimpan kata n bit. Susunan ini dinamakan Register.

Untuk memungkinkan pembacaan data yang berurutan, maka keluaran

dari flip-flop yang satu dihubungkan dengan masukan dari flip-flop


berikutnya. Konfigurasi seperti ini yang disebut dengan register geser.

Masing-masing flip-flop banyak menggunakan JK-FF dan D-FF.

Perhatikan pada uraian materi diatas bahwa tahapan yang harus

menyimpan bit paling berarti adalah MSB (Most Significant Bit). Bit

paling tidak berarti adalah LSB (List Significant Bit) yang berada pada bit

disebelah paling kanan.

Macam-macam register yang digunakan adalah berdasarkan fungsinya

yaitu meliputi:

1. Register SISO yaitu merupakan register yang masukan datanya seri

dan keluar secara seri. Penerapan Register ini yaitu untuk Register

geser kanan, geser kiri. Beberapa jenis register yang banyak

dipasaran dilengkapi dengan gerbang-gerbang yang memungkinkan

pemindahan data dari kanan ke kiri atau sebaliknya. Suatu

penerapan untuk operasi-operasi ini adalah dalam perkalian dan

pembagian oleh angka kelipatan 2

2. Register SIPO yaitu merupakan register yang masukan datanya

secara seri dan keluar secara paralel. Flip-flop yang telah dijelaskan

diatas dapat dikosongkan isinya dengan memberi bit 0 pada Clear

sehingga semua keluaran Q1, Q2, Q3 dan Q4 = 0, setelah clear

diberi logik 1, clock diberikan, data dimasukan misalnya 1101 maka

data yang tak berarti akan tersimpan pada FF4 = 1, berturut-turut

menuju ke kiri (data yang paling berarti) FF3 akan tersimpan logik 0,

FF2 = logik 1 dan FF1=logik 1

3. Register PISO yaitu merupakan register yang masukan datanya

secara paralel dan keluarannya secara seri.

Dalam kasus yang dijelaskan diatas flip-flop yang dipasang adalah

FF1, FF2, FF3, FF4 dan data yang dimasukkan adalah 1101 maka

data yang tersimpan itu selanjutnya dapat dibaca secara serial pada


FF yang paling kanan dengan menggunakan 4 pulsa clock. Sistem ini

merupakan suatu konverter paralel ke serial.

4. Register PIPO yaitu data dimasukkan seperti dijelaskan diatas secara

paralel dan kemudian akan digeserkan secara paralel pada

keluarannya. Dan masing-masing flip-flop hanya digunakan sebagai

suatu memori.

Salah satu penerapan yang penting dari register adalah penggunaanya

sebagai pembangkit barisan biner. Sistem ini juga disebut pembangkit

kata, kode atau huruf.

Suatu register geser juga dapat dipakai untuk menimbulkan penundaan

waktu ∆ dalam suatu sistem. Jadi suatu deretan pulsa masuk akan

muncul pada keluaran suatu register n tahapan dengan penundaan

waktu selama ∆=(n-1)T

Disamping itu register geser juga dapat digunakan sebagai Ring Counter

(pencacah sim vol). Jadi suatu pencacah sim vol mempunyai fungsi

serupa dengan sebuah saklar Steping (Stepping Switch), karena setiap

pulsa penggeser memajukan saklar itu sejauh satu langkah.

d. Tugas

1. Apa yang dimaksud dengan register?

2. Ada berapa jenis register, sebutkan!

3. Gambarkan rangkaian register SISO 4 bit menggunakan JK FF dan D

FF serta jelaskan cara kerja masing-masing!

4. Gambarkan rangkaian register geser SRR dan SLR menggunakan

Shift Control!

5. Kenapa dalam register SIPO dalam membaca keluaran paralel, input

Read Out diberi logik 1?


e. Tes Formatif

1. Sebutkan 5 fungsi dari Register?

2. Apakah fungsi Clear pada Register?

3. Lengkapilah tabel kebenaran berikut ini jika Shift Register tersebut

mempunyai output 8 bit secara SIPO, dimana Q8 merupakan LSB!

Clock Data input Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8

0 0 0 0 0 0 0 0 0 0 1 1 2 1 3 1 4 1 5 1 6 1 7 1 8 1

4. Gambarkan SIPO Shift Register tersebut diatas secara blok

diagram?

f. Kunci Jawaban

1. Lima fungsi dari Register yaitu untuk:

a. Memmory (menyimpan data)

b. Penggeser data dari input seri ke output paralel

c. Penggeser data kekanan (SRR) dan kekiri (SLR)

d. Pembangkit barisan biner (sequence generator)

e. Saluran penunda digital

2. Fungsi clear pada register untuk membersihkan data yang ada pada

flip-flop (membersihkan memory) supaya sebelum data dimasukan

output flip-flop semua dalam kondisi 0.


3. Tabel Kebenaran

Clock Data input Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8

0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 2 1 1 1 0 0 0 0 0 0 3 1 1 1 1 0 0 0 0 0 4 1 1 1 1 1 0 0 0 0 5 1 1 1 1 1 1 0 0 0 6 1 1 1 1 1 1 1 0 0 7 1 1 1 1 1 1 1 1 0 8 1 1 1 1 1 1 1 1 1

4. Blok diagram SIPO untuk tabel diatas

Q5

Q3

Q1

LSB

Clear

Q6

Serial Input

MSB

Q4

Q7

Q2

Q8

Clk

11111111

g. Lembar Kerja Judul : Register BAHAN KERJA

1. IC SN 7473 (dual JK FF with clear) 2 buah

2. IC SN 7400 (quadraple Z inputs NAND gate) 1 buah

3. IC SN 7474 (dual DFF with Preset dan Clear) 2 buah

4. IC SN 7495 (4 bit SRR or SLR) 1 buah

5. IC SN 74164 (8 bit SIPO Shift Register) 1 buah

6. Indikator (LED) 8 buah

7. Rangkaian Clock


ALAT KERJA

1. Papan percobaan

2. Kabel penghubung

3. Catu daya + 5 volt DC

4. Multimeter

KESELAMATAN KERJA

1. Selalu berhati-hati dalam membuat rangkaian.

2. Meneliti terlebih dahulu sebelum melakukan percobaan.

3. Menggunakan catu daya yang sesuai untuk setiap percobaan.

4. Menanyakan kepada instruktur bila mengalami kesulitan.

PETUNJUK UMUM

1. Menyiapkan alat dan bahan yang diperlukan.

2. Membuat rangkaian seperti pada gambar percobaan.

3. Bila dalam merangkai telah baik dan benar, laporkan kepada

instruktur.

4. Menyalakan catu daya.

5. Memberikan keadaan logik seperti pada tabel.

6. Memperhatikan dan mencatat hasilnya (outputnya).

7. Melakukan percobaan sampai 2 atau 3 kali.

8. Bila telah selesai melakukan percobaan mematikan catu daya.

9. Mengembalikan alat dan bahan ke tempat semula.

10. Membersihkan ruangan tempat percobaan.

LANGKAH KERJA

A. Percobaan I (SRR menggunakan JK FF).

Rangkaian gambar berikut:


Clear

Q3

FF3

1

2

3

4

5

J

CLK

K

Q

Q

Q4

FF4

1

2

3

4

5

J

CLK

K

Q

Q

Q1

FF1

1

2

3

4

5

J

CLK

K

Q

Q

Q2

FF2

1

2

3

4

5

J

CLK

K

Q

Q

Word in (SI)

Clock

Bit-bit dimasukkan ke Word in (masukkan kata). Sebelum pulsa clock

diberikan, FF direset terlebih dahulu dengan cara memberikan logik

0 ke pin Clear. Masukkan data dengan memberikan pulsa clock

sesuai tabel berikut:

Word in Clock QA QB QC QD

0 1 1 0 1

B. Percobaan II (SRR menggunakan D FF)

Buatlah rangkaian berikut:

Clear

Q3

FF3

1

2

3

4

5

J

CLK

K

Q

Q

Q4

FF4

1

2

3

4

5

J

CLK

K

Q

Q

Q1

FF1

1

2

3

4

5

J

CLK

K

Q

Q

Q2

FF2

1

2

3

4

5

J

CLK

K

Q

Q

Word in (SI)

Clock

Bit-bit dimasukkan ke input D FF-I. Sebelum pulsa clock diberikan,

FF direset terlebih dahulu. Berikan data input dan catat outputnya

dalam tabel berikut:


Output Input Clock QA QB QC QD

0 1 1 0 1

C. Percobaan III (Register PIPO menggunakan D FF)

Buat rangkaian berikut:

R

DFF2

2

1 3

CLK

D Q

Clock

QA

D3 D2 D1

R

DFF2

2

1 3

CLK

D Q

D0

Reset

QB

R

DFF2

2

1 3

CLK

D Q

DFF2

2

1 3

CLK

D Q

QD

R

QC

Bit-bit dimasukkan pada input D0, D1, D2, D3. Sebelum pulsa clock

dimasukkan, resetlah terlebih dahulu. Masukkan data dan catat

outputnya dalam tabel berikut:

PARALEL IN PARALEL OUT Clock

D0 D1 D2 D3 QA

QB

QC QD

0 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1

D. Percobaan IV (SRR menggunakan IC SN 7495)


Serial InClock

Mode Control

7495

619

13121110

MODESERCLK1

QAQBQCQD


Terminal mode control diberikan kondisi “0”. Bit-bit dimasukkan ke

terminal serial input. Masukkan data dan catat outputnya dalam

tabel berikut:

Output Serial In Clock 1

QA QB QC QD 1 1 0 1

E. Percobaan V (SLR menggunakan IC SN 7495)


Serial In

Clock 2

7495

6

82345

13121110

MODE

CLK2ABCD

QAQBQCQD

Mode Control

Terminal mode control diberikan kondisi “1”, pulsa clock diberikan

pada terminal clock 2. Bit-bit dimasukkan melalui input D. Masukkan

data dan catat outputnya dalam tabel berikut:

Input D Clock 2 QA QB QC QD

1 1 0 1

F. Percobaan VI (SRR menggunakan IC SN 74164)



Clock

Reset

U15

74164

1

2

8

345610111213

9

A

B

CLK

QAQBQCQDQEQFQGQH

CLR

Serial In

Bit-bit dimasukkan melalui terminal input 1 atau 2, Clock dimasukkan

melalui pin 8 dan reset melalui pin 9. Sebelum data dimasukkan

resetlah terlebih dahulu. Masukkan data dan catat outputnya dalam

tabel berikut:

Input Clock QA QB QC QD QE QF QG QH 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0

Simpulkan dari masing-masing percobaan!


KEGIATAN BELAJAR 6: COUNTER


1. Menyebutkan jenis-jenis Counter dengan benar.

2. Menyebutkan karakteristik penting dari pencacah.

3. Menentukan langkah-langkah dalam merancang suatu pencacah.

4. Menjelaskan prinsip kerja pencacah sinkron dan tak sinkron sebagai

pencacah maju (Up Counter).

5. Menjelaskan prinsip kerja pencacah sinkron dan tak sinkron sebagai

pencacah mundur (Down Counter).

6. Menentukan pencacah sinkron dan tak sinkron sebagai pencacah

yang dapat berhenti sendiri (Self Stopping) dan pencacah yang

dapat berjalan terus (Free Running).

7. Menentukan batas hitungan (Modulo) pencacah sinkron dan tak

sinkron untuk batas hitungan tertentu.

8. Menentukan pencacah sinkron dan tak sinkron sebagai pencacah

maju dan mundur (Up-Down Counter).

b. Uraian Materi

Counters (pencacah) adalah alat/rangkaian digital yang berfungsi

menghitung/mencacah banyaknya pulsa cIock atau juga berfungsi

sebagai pembagi frekuensi, pembangkit kode biner, Gray.

Ada 2 jenis pencacah yaitu:

1. Pencacah sinkron (syncronuous counters) atau pencacah jajar.

2. Pencacah tak sinkron (asyncronuous counters) yang kadang-kadang

disebut juga pencacah deret (series counters) atau pencacah kerut

(rippIe counters).

Karakteristik penting daripada pencacah adalah:

1. Kerjanya sinkron atau tak sinkron.

2. mencacah maju atau mundur.

3. sampai beberapa banyak ia dapat mencacah (modulo pencacah).


4. Dapat berjalan terus (free running) ataukah dapat berhenti sendiri

(seIf stopping)

Langkah-Langkah dalam merancang pencacah adalah menentukan:

1. Karakteristik pencacah (tersebut diatas).

2. Jenis flip-flop yang diperlukan/digunakan (D-FF, JK FF atau RS-FF).

3. Prasyarat perubahan logikanya (dari flip-flop yang digunakan).

a) Pencacah Tak Sinkron

Dianamai pencacah tak sinkron (asynkronuous counters) atau ripple

through counters, sebab flip-flop nya bergulingan secara tak

serempak tetapi secara berurutan. Hal ini disebabkan karena hanya

flip-flop yang paling ujung saja yang dikendalikan oleh sinyal clock

untuk flip-flop lainnya diambilkan dari masing-masing flip-flop

sebelumnya. Banyaknya denyut yang dimasukkan diterjemahkan

oleh flip-flop kedalam bentuk biner. Itulah sebabnya pencacah tak

sinkron disebut juga pencacah biner. Pada pencacah tak sinkron

penundaan adalah sama dengan penundaan-penundaan flip-flop

dijumlahkan.

Ada dua macam pencacah yaitu pencacah sinkron dan asinkron.

Pencacah sinkron terdiri dari 4 macam yaitu:

1) Pencacah maju sinkron yang berjalan terus (Free Running).

2) Pencacah maju sinkron yang dapat berhenti sendiri (Self

Stopping).

3) Pencacah mundur sinkron.

4) Pencacah maju dan mundur sinkron (Up-down Counter).

Pencacah tak sinkron terdiri dari 4 macam yaitu:

1) Pencacah maju taksinkron yang berjalan terus (Free Running).

2) Pencacah maju taksinkron yang dapat berhenti sendiri (Self

Stopping).

3) Pencacah mundur tak sinkron.


4) Pencacah maju dan mundur tak sinkron (Up-down Counter).

Macam-macam penggunaan pencacah:

1) Penggunaan pencacah dalam teknologi industri. Dalam hal ini

pencacah dioperasikan untuk menghitung obyek (barang

produksi) dengan tujuan untuk mencapai kecepatan dan

kecermatan penghitungan.

2) Digunakan sebagai pembagi frekuensi.

3) Untuk mengukur besarnya frekuensi.

4) Untuk mengukur waktu interval anta dua pulsa.

5) Untuk mengukur jarak.

6) Untuk mengukur kecepatan.

7) Penggunaan dalam digital komputer.

8) Untuk mengubah sinyal analog menjadi digital (Analog to Digital

Converterrs/ADC) maupun untuk mengubah sinyal digital ke

analog (Digital to Analog Converter/DAC).

1) Pencacah maju tak sinkron

Dasar dari pencacah ini adalah JK-FF yang dioperasikan sebagai

T-FF (JK-FF dalam kondisi toggle) yaitu dimana kedua input J dan

K diberi nilai logika “1”. Dan dalam keadaan demikian JK-FF akan

berfungsi sebagai pembagi dua. Atau dengan kata lain, frekuensi

output JK-FF tersebut sama dengan setengah frekuensi clock

yang diberikan.

Rumus frekuensi output flip-flop dalam kondisi ini adalah:

F output = 1/2n x F in

= n

clockpulsainputFrekuensi2

(n = banyaknya toggle flip-flop yang dipakai)

Rangkaian berikut merupakan pencacah maju tak sinkron yang

menggunakan 4 buah JK-FF:


QD(MSB)

D

1

2

3

4

5

J

CLK

K

Q

Q

QB

B

1

2

3

4

5

J

CLK

K

Q

Q

QA(LSB)

A

1

2

3

4

5

J

CLK

K

Q

Q

QC

C

1

2

3

4

5

J

CLK

K

Q

Q

Cara kerja rangkaian diatas adalah sebagai berikut:

(a) Output flip-flop yang pertama (QA) akan berguling (menjadi 0

atau 1) setiap pulsa clock pada sisi negatif/trailing edge atau

dari kondisi 1 ke 0.

(b) Output flip-flop yang lainnya akan berguling bila dan hanya

bila output flip-flop sebelumnya berganti kondisi dari 1 ke 0

(sisi negatif/trailing edge) juga.

Diagram waktu/timing diagram rangkaian tersebut adalah

sebagai berikut:

Dari diagram waktu diatas dapat dilihat dengan jelas bahwa QA

berguling setiap kali pulsa clock pada sisi negatifnya. QB

berguling setiap kali sisi negatif dari QA. QC berguling setiap kali

sisi negatif dari QB dan QD bergulingan setiap kali sisi negatif dari

QC.

Dan karena masing-masing flip-flop berfungsi sebagai pembagi

dua, maka frekuensi masing-masing outpunya adalah:

QA = ½ frekuensi sinyal clock.

QB = ½ frekuensi QA = ¼ frekuensi sinyal clock.

Clock

QA

QB

QC

QD


QC = ½ frekuensi QB = 1/8 frekuensi sinyal clock.

QD = ½ frekuensi QC = 1/16 frekuensi sinyal clock.

Dengan demikian didapat suatu pembagi 2n = 16 (n = banyaknya

flip-flop), yaitu dengan melihat frekuensi output flip-flop terakhir.

Dari diagram waktu diatas dapat dibuat tabel kebenaran sebagai

berikut:

Clock QD QC QB QA MSB LSB Desimal

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Pecacah diatas dapat mencacah dari bilangan buner 0000 sampai

dengan 1111 (dari 0 sampai 15 desimal). Pencacah tersebut

merupkan pencacah 16 modulus (modulo 16 counters).

2) Pencacah mundur tak sinkron

Dari pencacah maju dapat kita buat menjadi pencacah mundur

dengan cara yang dibaca bukan keluaran Q melainkan keluaran

Qnot atau dengan cara output Qnot sebagai masukan clock

pada flip-flop berikutnya. Gambar rangkaiannya adalah sebagai

berikut:


QB

B

1

2

3

4

5

J

CLK

K

Q

Q

QD(MSB)

D

1

2

3

4

5

J

CLK

K

Q

Q

Clock

QC

C

1

2

3

4

5

J

CLK

K

Q

Q

QD(MSB)

D

1

2

3

4

5

J

CLK

K

Q

Q

Clock

QA(LSB)

A

1

2

3

4

5

J

CLK

K

Q

Q

QA(LSB)

A

1

2

3

4

5

J

CLK

K

Q

Q

AtauQC

C

1

2

3

4

5

J

CLK

K

Q

Q

QB

B

1

2

3

4

5

J

CLK

K

Q

Q

Diagram waktu/timing diagram dari rangkaian tersebut adalah

sebagai berikut:

Selanjutnya dari diagram waktu tersebut dapat dibuat tabel

kebenaran seperti berikut:

Clock QD QC QB QA Desimal

0 1 1 1 1 15 1 1 1 1 0 14 2 1 1 0 1 13 3 1 1 0 0 12 4 1 0 1 1 11 5 1 0 1 0 10 6 1 0 0 1 9 7 1 0 0 0 8 8 0 1 1 1 7 9 0 1 1 0 6 10 0 1 0 1 5

Clock

QA

QB

QC

QD


Clock QD QC QB QA Desimal 11 0 1 0 0 4 12 0 0 1 1 3 13 0 0 1 0 2 14 0 0 0 1 1 15 0 0 0 0 0 16 1 1 1 1 15

Pecacah diatas dapat mencacah mundur dari bilangan biner 1111

sampai dengan 0000 (atau 15 s/d 0 dasan).

Selain dengan cara trsebut diatas untuk merancang pencacah

dapat dilakukan pula dengan bantuan Peta Karnaugh

(KARNAUGH MAP) dan prasyarat perubahan logic dari flip-flop

yang digunakan.

(a) RS FLIP-FLOP

RS-FF

Preset

S CLK R

Clear

Q

Q

TRUTH TABLE R S Q 0 0 Qn 0 1 1 1 0 0 1 1 .

. = indeterminate x = don’t care

Clear = 0 , Q = 0

Preset = 0 , Q = 1

EXCITATION TABLE

R S Qn Qn+1 X 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1


(b) J-K FLIP-FLOP

JK-FF

Preset

J CLK K

Clear

Q

Q

TRUTH TABLE tn tn+1

J K Q 0 0 Qn 0 1 0 1 0 1 1 1 Qn

3) Pencacah Maju Tak Sinkron

(a) Pecacah Tak Sinkron Modulo 8

Misal kita merencanakan pencacah maju tak sinkron modulo 8

dan yang digunakan adalah JK Flip-flop. Jadi memerlukan 3

buah FF.

Output FFC FFB FFA Pulsa

ke C B A JC KC JB KB JA KA 0 0 0 0 X X X X 1 X 1 0 0 1 X X 1 X X 1 2 0 1 0 X X X X 1 X 3 0 1 1 1 X X 1 X 1 4 1 0 0 X X X X 1 X 5 1 0 1 X X 1 X X 1 6 1 1 0 X X X X 1 X 7 1 1 1 X 1 X 1 X 1 8 0 0 0 X X X X X X 9 0 0 1 X X X X X X

EXCITATIAN TABLE Qn Qn+1 J K 0 0 0 x 0 1 1 x 1 0 x 1 1 1 x 0

X=don’tcare


C\BA 00 01 10 110 1 x x 1 1 1 x x 1

JA = 1 C\BA 00 01 10 11

0 x 1 X X 1 x 1 x X

JB = 1 C\BA 00 01 10 11

0 x X 1 X 1 x x 1 X

JC = 1

Realisasi rangkaiannya adalah sebagai berikut:

Jadi: JA=JB=JC=KA=KB=KC = 1

JKFFA

1

2

3

4

5

J

CLK

K

Q

Q

A

Clock

C

JKFFB

1

2

3

4

5

J

CLK

K

Q

QJKFFC

1

2

3

4

5

J

CLK

K

Q

Q

B

(b) Pencacah 8421 BCD (Dekade Counters) tak sinkron

Output FFD FFC FFB FFA Pulsa ke D C B A JD KD JC KC JB KB JA KA

Clear

0 0 0 0 0 X X X X X X 1 X 1 1 0 0 0 1 X X X X 1 X X 1 1 2 0 0 1 0 X X X X X X 1 X 1 3 0 0 1 1 X X 1 X X 1 X 1 1 4 0 1 0 0 X X X X X X 1 X 1 5 0 1 0 1 X X X X 1 X X 1 1 6 0 1 1 0 X X X X X X 1 X 1 7 0 1 1 1 1 X X 1 X 1 X 1 1 8 1 0 0 0 X X X X X X 1 X 1 9 1 0 0 1 X X X X 1 X X 1 1 10 1 0 1 0 X X X X X X X X 0 11 0 0 0 0 X X X X X X X X X 12 0 0 0 1 X X X X X X X X X 13 0 0 1 0 X X X X X X X X X 14 0 0 1 1 X X X X X X X X X

JA=KA=JB=KB=JC=KC=JD=KD = 1

C\BA 00 01 10 11 0 x 1 x 1 x x 1 X

KB = 1 C\BA 00 01 10 11

0 1 1 x 1 x 1 1 X

KA = 1 C\BA 00 01 10 11

0 1 X x 1 x 1 1 X

KC = 1


Clear = B + D

BADC 00 01 10 11

00 1 1 1 1 01 1 1 1 1 10 x x X X 11 1 1 X 0

Realisasi rangkaian

JKFFA

1

2

3

4

5

J

CLK

K

Q

Q

A

JKFFC

1 2 3

4

5

J CLK K

Q

Q Clock

C

JKFFB

1

2

3

4

5

J

CLK

K

Q

QJKFFC

1

2

3

4

5

J

CLK

K

Q

Q

B

Pencacah diatas merupakan pencacah tak sinkron dengan

modulo tertentu dan merupakan pencacah yang berjalan

terus (Free Running) karena setelah hitungan yang

dikehendaki terlampaui, pencacah tersebut mulai mencacah

lagi dari awal.

(c) Pencacah maju tak sinkron dapat berhenti sendiri (Self

Stopping)

(1) Berhenti pada 11 (3)

Output FFB FFA Pulsa ke B A JB KB JA KA 0 0 0 X X 1 X 1 0 1 1 X X 1 2 1 0 X X 1 X 3 1 1 X 0 X 0 4 1 1 . . . .

5 1 1 . . . .


KA = B

A B 0 1

0 x 1 1 x 0

KB = 0

A B 0 1

0 x 1 1 x 0

Realisasi rangkaiannya adalah sebagai berikut:

JKFFB

1

2

3

4

5

J

CLK

K

Q

QJKFFA

1

2

3

4

5

J

CLK

K

Q

Q

Clock

BA


Output FFC FFB FFA Pulsa ke C B A JC KC JB KB JA KA 0 0 0 0 X X X X 1 X 1 0 0 1 X X 1 X X 1 2 0 1 0 X X X X 1 X 3 0 1 1 1 X X 1 X 1 4 1 0 0 X X X X 1 X 5 1 0 1 X X 1 X X 1 6 1 1 0 X X X X 0 X 7 1 1 0 X X X X X X

KA=JB=JC=KB=KC = 1

BAC 00 01 10 11

0 1 x X 1 1 1 X X 0

Jadi:

JB=JC=KA=KB=KC =1

Jadi: JA = JB = 1 KA = Bnot KB = 0


Realisasi Rangkaian:

JKFFB

1

2

3

4

5

J

CLK

K

Q

QJKFFA

1

2

3

4

5

J

CLK

K

Q

Q

Clock

B

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

A C

4) Pencacah Mundur Tak Sinkron

Dari pencacah maju tak sinkron kita dapat berubah/beralih ke

pencacah mundur dengan jalan tidak membaca keluaran Q,

melainkan membaca keluaran Qnot. Atau dengan memindahkan

input pulsa clock yang mula-mula dari Q dipindahkan ke Qnot,

dimana pembacaan keluaran tetap pada Q.

Gambar rangkaian:

JKFFB

1

2

3

4

5

J

CLK

K

Q

QJKFFA

1

2

3

4

5

J

CLK

K

Q

Q

Clock

B

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

A C

I

JKFFB

1

2

3

4

5

J

CLK

K

Q

QJKFFA

1

2

3

4

5

J

CLK

K

Q

Q

Clock

B

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

A C

II

Output 1 Output 2 Pulsa ke

C B A C B A 0 1 1 1 0 0 0 1 1 1 0 1 1 1 2 1 0 1 1 1 0 3 1 0 0 1 0 1 4 0 1 1 1 0 0 5 0 1 0 0 1 1


Output 1 Output 2 Pulsa ke C B A C B A

6 0 0 1 0 1 0 7 0 0 0 0 0 1 8 1 1 1 0 0 0 9 1 1 0 1 1 1

5) Pencacah maju dan mundur tak sinkron (Up-Down Counter)

1. a. Sebagai pencacah maju , membaca keluaran Q

b. Sebagai pencacah mundur , membaca keluaran Qnot

2. a. Sebagai pencacah maju, pulsa clock berasal dari output Q

flip-flop sebelumnya.

b. Sebagai pencacah mundur, pulsa clock berasal dari output

Qnot flip-flop sebelumnya.

Sekarang kita memerlukan suatu rangkaian multipekser 2 ke 1,

misal Input Kontrol adalah A (data select):

A Q Q not Output 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1

QQ A 00 01 11 10

0 0 1 1 0 1 0 0 1 0

Misal output = Y, sehingga Y= A.Q + A.Q

Saat A = 1 Y = 0.Q + 1.Q

Saat A = 0 Y = 1.Q + 0.Q

Realisasi rangkaiannya:


A

Q

Q

Y

b) Pencacah Sinkron

Pencacah sinkron dinamai juga pencacah jajar. Masukan untuk

denyut sulut (trigger pulse) yang disebut juga denyut-denyut

lonceng/clock dikendalikan secara serempak. Dengan demikian

penundaan counters adalah sama dengan penundaannya flip-flop.

Pencacah sinkron memerlukan sirkuit lonceng/clock yang berdaya

tinggi, sebab lonceng harus menggerakkan semua flip-flop.

1) Pencacah Maju Sinkron

(a) Pencacah maju sinkron modulo 5 biner

Jadi kembali ke 000 pada pulsa kelima.


Ke C B A JC KC JB KB JA KA 0 0 0 0 0 X 0 X 1 X 1 0 0 1 0 X 1 X X 1 2 0 1 0 0 X X 0 1 X 3 0 1 1 1 X X 1 X 1 4 1 0 0 X 1 0 X 0 X 5 0 0 0 X X X X X X 6 0 0 1 X X X X X X 7 0 1 0 X X X X X X

Realisasi rangkaian:


JKFFB

1

2

3

4

5

J

CLK

K

Q

QJKFFA

1

2

3

4

5

J

CLK

K

Q

QClock

B

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

A C

(b) Pencacah Maju sinkron modulo 5 kode gray


Ke C B A JC KC JB KB JA KA 0 0 0 0 0 X 0 X 1 X 1 0 0 1 0 X 1 X X 0 2 0 1 1 0 X X 0 x 1 3 0 1 0 1 X X 0 0 x 4 1 1 0 X 1 x 1 0 X 5 0 0 0 X X X X X X 6 0 0 1 X X X X X X 7 0 1 1 X X X X X X


JKFFB

1

2

3

4

5

J

CLK

K

Q

Q

C AB

JKFFC

1

2

3

4

5

J

CLK

K

Q

QClock JKFFA

1

2

3

4

5

J

CLK

K

Q

Q

(c) Pencacah 8421 BCD (Decade Counter) Sinkron

Output FFD FFC FFB FFA Pulsa ke D C B A JD KD JC KC JB KB JA KA 0 0 0 0 0 0 X 0 X 0 X 1 X 1 0 0 0 1 0 X 0 X 1 X X 1 2 0 0 1 0 0 X 0 X X 0 1 X 3 0 0 1 1 0 X 1 X X 1 X 1 4 0 1 0 0 0 X X 0 0 X 1 X 5 0 1 0 1 0 X X 0 1 X X 1


Output FFD FFC FFB FFA Pulsa ke D C B A JD KD JC KC JB KB JA KA 6 0 1 1 0 0 X X 0 X 0 1 X 7 0 1 1 1 1 X X 1 X 1 X 1 8 1 0 0 0 X 0 0 X 0 X 1 X 9 1 0 0 1 X 1 0 X 0 X X 1 10 0 0 0 0 X X X X X X X X 11 0 0 0 1 X X X X X X X X 12 0 0 1 0 X X X X X X X X 13 0 0 1 1 X X X X X X X X 14 0 1 0 0 X X X X X X X X 15 0 1 0 1 X X X X X X X X


JKFFB

1

2

3

4

5

J

CLK

K

Q

Q

A

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

JKFFA

1

2

3

4

5

J

CLK

K

Q

Q

D

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

Clock

C B

(d) Pencacah Maju Sinkron dapat berhenti sendiri

(1) Berhenti pada 11

Out FFB FFA Pulsa ke B A JB KB JA KA0 0 0 0 X 1 X 1 0 1 1 X X 1 2 1 0 X 0 1 X 3 1 1 X 0 X 0 4 1 1 . . . . 5 1 1 . . . .

Realisasi rangkaian

JKFFB

1

2

3

4

5

J

CLK

K

Q

Q0

1

Clock

A

JKFFA

1

2

3

4

5

J

CLK

K

Q

Q

B



Out FFC FFB FFA Pulsa ke C B A JC KC JB KB JA KA0 0 0 0 0 x 0 x 1 X 1 0 0 1 0 x 1 x X 1 2 0 1 0 0 x x 0 1 X 3 0 1 1 1 x x 1 X 1 4 1 0 0 x 0 0 x 1 x 5 1 0 1 x 0 1 x x 1 6 1 1 0 x 0 x 0 0 x 7 1 1 1 x x x x x x


JKFFB

1

2

3

4

5

J

CLK

K

Q

QClock JKFFA

1 2 3

4

5 J CLK K

Q

Q

B

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q1 0

C A

(e) Pencacah Mundur Sinkron

Dari pencacah maju kita dapat beralih ke pencacah mundur

dengan jalan tidak membaca keluaran Q, melainkan membaca

keluaran Qnot.Cara lain adalah merencanakan rangkaian

sesuai dengan perubahan keadaan logik yang dikehendaki.

Misalnya kita merencanakan suatu rangkaian pencacah

mundur sinkron modulo 6.

Out FFC FFB FFA Pulsa ke C B A JC KC JB KB JA KA0 0 0 0 1 x 0 x 1 x 1 1 0 1 x 0 0 x X 1 2 1 0 0 x 1 1 x 1 x 3 0 1 1 0 x x 0 X 1 4 0 1 0 0 x x 1 1 x 5 0 0 1 0 x 0 x x 1 6 0 0 0 1 x 0 x 1 x


Out FFC FFB FFA Pulsa ke C B A JC KC JB KB JA KA7 1 0 1 x 0 0 x x 1

Realisasi rangkaian

JKFFB

1

2

3

4

5

J

CLK

K

Q

QClock JKFFA

1

2

3

4

5

J

CLK

K

Q

Q

B

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q 10

C A

(f) Pencacah Maju dan Mundur Sinkron

Kita cari dahulu persamaan masing-masing pencacah (up-

down counters sinkron). Selanjutnya kita rencanakan

rangkaian logika yang dapat mengubah persamaan, dari

persamaan up-counter ke down counter sinkron dan

sebaliknya, dengan 1 bit titik kontrol.

(1) Ring Counter

Ring Counter atau pencacah lingkar adalah pencacah

runtun yang merupakan pencatat (register) geser kanan

(SRR) dan data yang diperoleh dari output fllip-flop yang

terakhir yang merupakan rangkaian umpan baliknya (feed

back). Rangkaian pencacah lingkar adalah sebagai berikut:

Clock

D

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

BA

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

C

JKFFC

1

2

3

4

5

J

CLK

K

Q

QJKFFC

1

2

3

4

5

J

CLK

K

Q

Q


Dari gambar diatas dapat dilihat bahwa data input

dihubungkan dengan output flip-flop terakhir. Input J

dihubungkan ke output Q dan input K dihubungkan ke

output Qnot.

Pencacah jenis ini mempunyai kelemahan yaitu tidak dapat

start sendiri, sehingga perlu di-set sebelumnya. Selain itu

untuk pencacah ini dengan empat buah flip-flop hanya

dapat menghasilkan 4 variasi keluaran, berbeda dengan

pencacah biner dengan 4 flip-flop akan dapat

menghasilkan 16 variasi keluaran. Misal pencacah lingkar

kita-Set pada flip-flop I, maka setelah diberi pulsa clock

keluarannya sepeti tabel beikut:

Clock D C B A

0 1 2 3 4 5

0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 1

Dari tabel disamping terlihat bahwa pada clock ke-1 data

diloloskan di FF-A pada clock berikutnya data digeser ke

FF berikutnya. Dan pada pulsa clock yang ke 5 data

tersebut kembali ke awal.

Contoh kegunaan ring counter, misal cacah lingkar

betingkat sepuluh akan dapat dipakai sebagai pencacah

dekade dengan keluaran dasan (desimal), tanpa

memerlukan dekoder lain.

(2) Pencacah Johnson

Pencacah Johnson atau disebut juga pencacah lingkar

bersilang adalah merupakan jenis pencacah sinkron


(pencacah lingkar) dimana output Q dan Qnot di tingkat

terakhir diumpanbalikkan ke input dengan dijungkirkan,

yaitu: output Q dihubungkan dengan input K dan output

Qnot dihubungkan ke input J.

Gambar rangkaian Pencacah Johnson adalah sebagai berikut:

Clock

D

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

BA

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

C

JKFFC

1

2

3

4

5

J

CLK

K

Q

QJKFFC

1

2

3

4

5

J

CLK

K

Q

Q

Tabel kebenaran pencacah Jonhson adalah sbb: Clock D C B A

0 1 2 3 4 5 6 7 8

0 0 0 0 1 1 1 1 0

0 0 0 1 1 1 1 0 0

0 0 1 1 1 1 0 0 0

0 1 1 1 1 0 0 0 0

Dari tabel disamping dapat dilihat bahwa pencacah

Johnson memiliki lebih banyak variasi keluaran dari

pncacah lingkar diatas. Dengan empat buah tingkat dapat

menghasilkan keluaran sebanyak delapan variasi. Selain

itu pencacah ini dapat menganjak (start) sendiri sehingga

tidak perlu diset. Pencacah jenis ini juga tidak mencacah

bilangan dalam urutan biner.


c. Rangkuman

Counter adalah suatu alat atau rangkaian digital yang befungsi untuk menghitung banyaknya pulsa clock, pembagi frekuensi, pembangkit kode biner, gray. Ada 2 macam pencacah yaitu pencacah sinkron/pencacah jajar dan pencacah tak sinkkron/asinkron yang juga sering disebut pencacah deret (series counters) atau pencacah kerut (ripple counters) atau pencacah biner. Langkah-langkah penting dalam merancang suatu pencacah meliputi: 1. Kharakteristik pencacah.

a. Sinkron atau tak sinkron.

b. Pencacah maju atau pencacah mundur.

c. Sampai berapa banyak ia dapat mencacah (modulo counter).

d. Dapat bejalan terus (free running), atau dapat berhenti sendiri

self stopping.

2. Jenis-jenis flip-flop yang digunakan yaitu DFF, JKFF dan RSFF

3. Prasyarat perubahan logicnya dan flip-flop yang digunakan.

Penerapan Counter yang lain yaitu dpat digunakan sebagai: f. Ring Counter, tetapi pada counter ni mempunyai kelemahan bila

dibandingkan denganpencacah Asinkron (biner) yaitu ring counter

seperti penjelasan diatas terdiri dari 4 FF yang hanya mengahasilkan

4 variasi keluaran, sedangkan pada pencacah biner dengan 4 buah

flip-flop akan dapat menghasilkan 2n kombinasi keluaran, n =

banyaknya flip-flop jadi ada 24 = 16 variasi keluaran.

g. Johnson Counter/pencacah lingkar bersilang merupakan jenis

pencacah sinkron dimana output Q ditingkat terakhir dihubungkan

dengan input K dan output Qnot pada tingkat terakhir di umpan

balikkan (dihubungkan) ke input J. Penerapan Rangkaian Counter

banya kita jumpai pada peralatan-peralatan pada komputer,

rangkaian pengendali, audio video dan lain sebagainya yang

menerapkan sistem kerja rangkaian Elektronika Digital.

d. Tugas


7. Sebutkan 4 macam pencacah sinkron dan asinkron!

8. Sebutkan 4 karakteristik penting dari pencacah!

9. Sebutkan 4 karakteristik penting dari pencacah tak sinkron 3 bit (3

buah JK FF kondisi toggle), jika frekuensi clock sebesar 8 MHz!

10. Buatlah rangkaian pembagi frekuensi modulo 4 pencacah asinkron

dan sinkron! Gunakan metode Karnaugh Map!

11. Rencanakan rangkaian pencacah yang dapat berhenti sendir pada

hitungan 11(biner) sinkron dan asinkron.

e. Test Formatif

1. Jelaskan perbedaan antar pencacah sinkron dengan pencacah tak

sinkron!

2. Jika diketahui tabel kebenaran bari pencacah bilangan biner 0000

sampai dengan 1111 (dari 0 sampai 15 desimal). Pencacah tersebut

merupakan pencacah modulo 16 (modulo 16 counters)

Clock QD QC QB QA Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Buatlah diagram waktu/timing diagram tabel kebenaran tersebut.

f. Kunci Jawaban

1. Perbedaan pencacah sinkron dengan asinkron.


*) Pencacah sinkron (Serempak)

a. Masukan untuk denyut lonceng/clock dikembalikan secara

serempak.

b. Waktu penundaan counter adalah sama dengan penundaan satu

flip-flop.

c. Memerlukan sirkit clock yang berdaya tinggi, sebab sirkit

lonceng/clock tersebut harus menggerakkan semua flip-flop

secara serentak.

d. Sering juga dinamakan pancacah jajar/paralel.

*) Pencacah Asinkron (tak serempak)

a. Masukan untuk denut lonceng/clock dikembalikan secara tak

serempak atau tak berurutan.

b. Waktu penundaan counter adalah waktu semua penundaan flip-

flop dijumlahkan.

c. Memerlukan sirkit clock yang berdaya rendah, sebab hanya flip-

flop yang paling awal saja yang dikendalikan oleh flip-flop.

d. Sering juga dinamakan pancacah seri/pencacah biner.

2. Diagram waktu/timing diagaram adalah sebagi berikut :

g. Lembar Kerja

Judul: PENCACAH DENGAN BATAS HITUNGAN

BAHAN KERJA :

Clock

QA

QB

QC

QD


1. IC SN 7473 (dual JK FF with clear)

2. IC 7490 (decade counter)

3. CLOCK

4. Indikator (LED)

ALAT KERJA

a. Papan percobaan

b. Power suplly +5V DC

c. Multimeter

d. Kabel penghubung.

KESELAMATAN KERJA

i. Selalu berhati-hati dalam membuat rangkaian, agar tidak terjadi

kesalaha hubungan.

ii. Meneliti terlebih dahulu melakukan percobaan.

iii. Menggunakan catu daya yang sesuai untuk setiap percobaan.

iv. Menanyakan kepada instruktur bila mengalami kesulitan.

PETUNJUK UMUM

f. Menyiapkan alat dan bahan yang diperlukan.

g. Membuat rangkaian seperti pada gambar percobaan.

h. Bila dalam merangkai telah baik dn benar, melaporkan pada

instruktur.

i. Menyalakan catu daya.

j. Memberikan pulsa-pulsa clock.

k. Memperhatikan dan mencatat hasilnya.

l. Melakukan percobaan sampai 2 atau 3 kali agar paham betul.

m. Bila telah selesai melakukan percobaan matikan catu daya.

n. Mengembalikan alat dan bahan ke tempat semula.

o. Membersihkan ruangan sekitar tempat percobaan.

LANGKAH KERJA

Percobaan I (Pencacah tak sinkron)


4. Pancacah Maju Tak Sinkron Modulo 4 (Free running)

i. Perhatikan secara seksama rangkaian dalam IC SN 7473,

sehingga dapat dikuasai benar fungsi masing-msing kakinya.

ii. Rangkailah gambar seperti pada gambar berikut

B

JKFFB

J

CLK

K

Q

Q

Clock

JKFFB

J

CLK

K

Q

Q

A

iii. Hubungkan terminal clear masing-masing FF ke 0 Volt, agar

semua Q = 0 (LED padam), kemudian lepaskan kembali hbungan

tersebut.

iv. Berikan pulsa clock ke terminal Clock di FF A sesuai tabel berikut

dan catat hasil keluaran QA dn QB.

v. Setelah percobaan, matikan catu daya.

Out Pulsa ke B A

Desimal

0 1 2 3 4 5 6 7 8

5. Pencacah Mundur Tak Sinkron.

i. Pindahkan hubungan terminal Clk FF dari QA ke QAnot dari

gambar 1 diatas.

ii. Hidupkan rangkaian dan resetlah terlebih dahulu dengan

menghubungkan semua terminal clear ke 0 V.

iii. Masukkan pulsa clock dan catat hasilnya seperti pada tabel 1.

6. Pencacah Maju Tak Sinkron (Self Stopping)


Berhenti pada 11 (biner) = 3 (decimal)

i. Buatlah rangkaian seperti gambar berikut.

B

JKFFB

J

CLK

K

Q

Q

Clock

JKFFB

J

CLK

K

Q

Q

A

ii. Hidupkan rangkaian dan resetlah terlebih dahulu, kemudian

berikan pulsa-pulsa clock dan catat outputnya pada tabel

dibawah.

Out Pulsa ke B A

Desimal

0 1 2 3 4 5

Percobaan II (Pencacah sinkron)

6. Pencacah maju sinkron modulo 4 (free running)

i. Buatlah rangkaian seperti gambar berikut ini

B

JKFFB

J

CLK

K

Q

Q

Clock

JKFFB

J

CLK

K

Q

Q

A

ii. Hidupkan rangkaian dan resetlah terlebih dahulu sehingga

semua Q = 0.

iii. Berikan pulsa-pulsa clock dan catat output QA dan QB seperi

pada tabel 1.


7. Pencacah mundur Sinkron

i. Rangkaian seperti pada gambar 3, hanya saja yang kita baca

bukan Q melainkan Qnot. Jadi pindahkan LED dari Q ke Qnot.

ii. Hidupkan rangkaian dan resetlah terlebih dahulu.

iii. Berikan pulsa-pulsa clock dan catat outputnya seperti pada

tabel 1.

8. Pencacah Maju Sinkron (Self Stopping)

Berhenti pada 11 (biner) = 3 (desimal)

i. Buatlah rangkaian seperti gambar berikut ini:

B

JKFFB

J

CLK

K

Q

Q

Clock

JKFFB

J

CLK

K

Q

Q

A

ii. Hidupkan rangkaian dan resetlah terlebih dahulu, kemudian

berikan pulsa-pulsa clock dan catat outputnya seperti pada

tabel 2.

Percobaan III (Dekade up Counter)

Pencacah pembagi 10:

1. Perhatikan gambar layout dalamnya IC SN 7490.

2. Buat rangkaian dekade counter sebagai berikut:


3. Sebelum mulai mencacah resetlah terlebih dahulu dengan cara

menghubungkan terminal Ro (1) DAN Ro (2) satu atau kedua-

duanya ke Vcc (+5 V ), setelah itu kembalikan lagi ke Ground ( 0 V )

4. Berikan pulsa-pulsa clock dan catat output QA, QB, QC, QD kedalam

tabel berikut:

Out Pulsa ke B A

Desimal

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

5. Buatlah Tabel pengamatan dari masing-masing percobaan yang

saudara lakukan.

6. Buatlah kesimpulan dari masing-masing percobaan yang saudara

lakukan.

7. Pada percobaan III, jika kita berikan logic “1” ke terminal RO (1) dan

Ro (2) sementara itu kita berikan pulsa-pulsa clock terus menerus,

bagaimana kondisi outputnya?

8. Pada percobaan ke III, pada pulsa keberapa sehingga output QA =

0, QB = 1, QC = 1, QD = 0?


KEGIATAN BELAJAR 7: DECODER DAN ENCODER


1. Menjelaskan rangkaian decoder dan encoder

2. Menyebutkan jenis-jenis rangkaian pengubah dengan benar.

3. Membuat rangkaian decoder BCD ke seven segment LED dengan

benar.

4. Membuat rangkaian encoder desimal ke BCD

b. Uraian Materi


1. DECODER Dalam suatu sistem digital instruksi-instruksi maupun bilangan-

bilangan dikirim dengan deretan pulsa atau tingkatan-tingkatan

biner. Misalnya jika kita menyediakan karakter 4 bit untuk

pengiriman instruksi maka jumlah instruksi berbeda yang dapat

dibuat adalah 24=16. Informasi ini diberi kode atau sandi biner.

Dipihak lain seringkali timbul kebutuhan akan suatu saklar multi

posisi yang dapat dioperasikan sesuai dengan kode tersebut. Dengan

kata lain untuk masing-masing dari 16 saluran hanya 1 saluran yang

dieksitasi pada setiap saat. Proses untuk identifikasi suatu kode

tertentu ini disebut pendekodean atau Decoding. Sistem BCD (Binary

Code Decimal) menterjemahkan Bilangan–bilangan decimal dengan

menggantikan setipa digit decimal menjadi 4 bit biner. Mengingat 4

digit biner dapat dibuat 16 kombinasi, maka 10 diantaranya dapat

digunakan untuk menyatakan digit decimal 0 sampai 9. Dengan ini

kita memiliki pilihan kode BCD yang luas. Salah satu pilihan yang

disebut kode 8421. Sebagai contoh, bilangan decimal 264

memerlukan 3 gugus yang masing-masing terdiri dari 4 bit biner

yang berturut-turut dari kiri (MSB) ke kanan (LSB) sebagai berikut:

0010 0110 0100 (BCD).

Pendekode (decoder) BCD ke decimal umpamakan kita ingin

mendekode suatu instruksi BCD yang diungkapkan oleh suatu digit

decimal 5. Opeasi ini dapat dilaksanakan dengan suatu gerbang AND 4

masukan yang dieksitasi oleh 4 bit BCD.

Perhatikan gambar 1, keluaran gerbang AND =

1 jika masukan BCD adalah 0101 dan sama

dengan untuk instruksi masukan yang lain.

Karena kode ini merupakan representasi

bilangan decimal 5 maka keluaran ini dinamakan saluran atau jalur 5.

Y

A B C D

Gb1. AND 4 input


Sehingga keluaran decoder ini harus dihubungkan dengan peralatan

yang dapat dibaca dan dimengerti manusia.

Jenis-jenis rangkaian decoder

1. BCD to & 7segment Decoder

c

B

Cb

e

f

cA

d

MSB

7447

fLSB

e

ba

d

a

g

g

Gb.2 BCD to Seven Segment Decoder

Input

D

Kombinasi masukan biner dari jalan masukan akan diterjemahkan

oleh decoder, sehingga akan membentuk kombinasi nyala LED

peraga (7 segment LED), yang sesuai kombinasi masukan biner

tersebut. Sebagai contoh, Jika masukan biner DCBA = 0001, maka

decoder akan memilih jalur keluaran mana yang akan diaktifkan.

Dalam hal ini saluran b dan c diaktifkan sehingga lampu LED b dan C

menyala dan menandakan angka 1.

2. Decoder BCD ke decimal

Keluarannya dihubungkan dengan tabung indikator angka. Sehingga

kombinasi angka biner akan menghidupkan lampu indikator angka

yang sesuai. Sebagai contoh D = C = B = 0 , A= 1, akan

menghidupkan lampu indikator angka 1. Lampu indikator yang

menyala akan sesuai dengan angka biner dalam jalan masuk.


6

C

1

2

4

Gb.3 Decoder BCD ke Desimal

8

A

LSB

Tabunganangka

D

0

7

7442

MSB

9

B

5

3

Gambar 3. Decoder BCD ke Decimal

INPUT OUTPUT D C B A 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 0 0

0 0 0 0 1 1 1 1 0 0

0 0 1 1 0 0 1 1 0 0

0 1 0 1 0 1 0 1 0 1

1 0 0 0 0 0 0 0 0 0

0 1 1 0 0 0 0 0 0 0

0 0 0 1 0 0 0 0 0 0

0 0 0 0 1 0 0 0 0 0

0 0 0 0 0 1 0 0 0 0

0 0 0 0 0 0 1 0 0 0

0 0 0 0 0 0 0 1 0 0

0 0 0 0 0 0 0 0 1 0

0 0 0 0 0 0 0 0 0 1

0 0 0 0 0 0 0 0 0 0

2. DEMULTIPLEXER

Demuliplexer adalah suatu system yang menyalurkan sinyal biner (data serial) pada salah satu dari n sluran yang tersedia, dan pemilkah saluran khusus tersebut ditentukan melalui alamatnya. Suatu pendekode dapat diubah menjadi demultiplexer seperti dijelaskan pada gambar 4 sebagai berikut:


Gambar realisasi rangkaianDemultiplekser untuk masukan 1 keluaran 4

Y2

Y3

Input B

Y1

Y0

A

Karnaugh Map untuk perencanaan rangkaian demultiplexer masukan

1 keluaran 4.

A B 0 1

0 Yo Y1 1 Y2 Y3

3. MULTIPLEXER

Fungsi multiplexer adalah memilih 1 dari N sumber data masukan

dan meneruskan data yang dipilih itu kepada suatu saluran informasi

tunggal. Mengingat bahwa dalam demultiplexer hanya terdapat satu

jalan masuk dan mengeluarkan data-data yang masuk kepada salah

satu dari N saluran keluar, maka suatu multiplexer sebenarnya

melaksanakan proses kebalikan dari demultiplexer. Gambar berikut

adalah merupakan suatu multiplexer 4 ke 1 saluran. Perhatikan

bahwa konfigurasi pendekodean yang sama digunakan baik dalam

multiplexer maupun dalam demultiplexer

Yo = A.B Y1 = A.B Y2 = A.B Y3 = A.B


Karnaugh Map untuk perencanaan rangkaian multiplexer 4 masukan

ke 1 saluran adalah sebagai berikut:

A B 0 1

0 Do D2 1 D1 D3

4. ENCODER Suatu decoder atau pendekode adalah system yang menerima kata

M bit akan menetapkan keadaan 1 pada salah satu (dan hanya satu)

dari 2m saluran keluaran yang tersedia. Dengan kata lain fungsi suatu

decoder adalah mengidentifikasi atau mengenali suatu kode terntu.

Proses kebalikannya disebu pengkodean (encoding). Suatu pengkode

atau encoder memiliki sejumlah masukan, dan pada saat tertemtu

hanya salah satu dari masukan-masukan itu yang berada pada

keluaran 1 dan sebagai akibatnya suatu kode N bit akan dihasilkan

sesuai dengan masukan khusus yang dieksitasi. Upamanya kita ingin

menyalurkan suatu kode biner untuk setiap penekanan tombol pada

A.B

A.B

B

A.B

A.B

A

D0

D1

D2

D3

Gambar Multiplexer 4 masukan ke 1 saluran keluaran


key board alpha numeric (suatu mesin tik atau tele type). Pada key

board tersebut terdapat 26 huruf kecil, 10 angka dan sekitar 22

huruf khusus, sehingga kode yang diperlukan kurang lebih bejumlah

84. syarat ini bisa dipenuhi dengan jumlah bit minimum sebanyak 7

(27=128). Kini misalkan bahwa key board tersebut diubah sehingga

setiap saat suatu tombol ditekan, sakelar yag bersangkutan akan

menutup. Dan dengan demikian menghubungkan suatu catu daya 5

volt (bersesuaian dengan keadaan1) dengan saluran masuk tertentu.

Diagram skema rangkaian encoder ditunjukkan sebagai berikut:

6

0

D9

D3

5

NOT 1

D2

D10D12

D8

INPUT

D15

D C B A. . .,

D7

7

+ 5 Volt

D44

D14

D11

NOT 4

9

2

D6

8

NOT 3 NOT 2

D13

1

D1

3

D5

Encoder ini merupakan rangkaian penyandi dari bilangan dasan

(desimal) menjadi sandi biner (BCD=binary code decimal).


Bila tombol 1 ditekan, maka D1 akan on menghubungkan jalur A ke

logika 0 (GND), akibatnya pada NOT gate 1 timbul keluaran 1,

sehingga timbul kombinasi logika biner 0001(2), dan seterusnya.

Rangkaian Encoder juga dapat disusun dengan menggunakan

gerbang NAND sebagai berikut:

2

0

5

D

6

1

3

1

9

A2

4

3

B

48

C7

Tabel kebenaran dari rangkaian Encoder Desimal ke BCD dengan

dioda logika dan gernag NAND sebagai berikut:

Output Saklar yang

ditekan D C B A 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1

Masih banyak jenis Encoder yang lain, yang dapat menyandikan

simbol komunikasi angka dan abjad ke angka biner. Aturan ini

distandarkan oleh ASCII (American Standard Code for Information

Interchange). Penyandi ini dipakai dalam Komputer.


c. Rangkuman

Didalam kegiatan komunikasi secara digital sering dilakukan system

coding (sandi). Untuk itu diperlukan rangkaian yang dapat membuat

sandi dari informasi-informasi masukkannya dan dapat menterjemahkan

sandi-sandi yang dibuat sehingga dapat dimengerti oleh manusia.

Rangkaian pembuat sandi disebut encoder. Pengertian encoder adalah

rangkaian yang terdiri dari gerbang-gerbang logika yang dapat

berfungsi untuk menterjemahkan bahasa manusia (analog) kedalam

bahasa mesin (digital). Sedangakan rangkaian penterjemah sandi

dikenal dengan decoder (pemecah sandi). Pengertian decoder adalah

suatu rangkaian yang dibangun dari gerbang-gerbang logika untuk

memecahkan sandi-sandi digital menjadi bahasa manusia (analog).

d. Tugas

1. Gambarkan rangkaian BCD ke seven segment lengkap dengan tabel

kebenarannya!

2. Buatlah encoder 8 ke 3!

3. Buatlah dekoder 3 ke 8 dengan Karnaugh Map!

4. Buatlah rangkaian digital multiplexer untuk masukan 5 dan keluaran

1 dengan Karnaugh Map!

e. Tes Formatif

1. Definisikan decoder!

2. Apa yang dimaksud dengan encoder?

3. Jelaskan fungsi dari demultiplexer!

4. Jelaskan manfaat pengubah dari sinyal analog ke sinyal digital!

5. Jelaskan pula manfaat pengubahan dari sinyal digital ke sinyal

analog!

f. Kunci Jawaban


1. Decoder adalah suatu rangkaian yang berfungsi untuk memecahkan

sandi-sandi digital menjadi bahasa yang mudah dimengerti manusia

(analog).

2. Encoder adalah kebalikan dari Decoder. Yaitu suatu rangkaian yang

berfungsi untuk menterjemahkan bahasa manusia atau analaog

dalam bahasa mesin (digital).

3. Fungsi dari Demultiplexer adalah untuk menggeserkan data serial

input menjadi parallel output. Dalam hal ini data serial pada salah

satu dari N saluran yang bersedia dan pemilihan saluran khusus

tersebut ditentukan melalui alamatnya. Jadi suatu pendekode dapat

diubah menjadi demultiplexer.

4. Manfaat pengubahan sinyal analog ke digutal:

a. Proses kerjanya cepat

b. Tidak ada noise atau cacat.

5. Manfaat pengubahan sinyal digital ke sinyal analog:

hasil proses langsung dapat dinikmati oleh manusia/langsung dapat

dibaca misanya: berupa angka decimal, tulisan, suara maupun

gambar.

g. Lembar Kerja

Judul: BCD to 7 segment LED decoder

ALAT DAN BAHAN

1. IC TTL 7447

2. IC 7segment LED

3. R 220 Ohm

4. Catu daya 5V

5. Papan pecobaan/bread board

6. Kabel penghubung secukupnya

7. Multi meter

LANGKAH KERJA


1. Siapkan peralatan dan bahan yang akan digunakan.

2. Buatlah rangkaian BCD to & segment LED seperti gambar.

+5V

c

g

D

B

7447

+5V

e

bMSB

a

f

bC

c

A

f

e

g d

CommonAnoda

a

d

LSB

3. Hubungkan catu dari batere 5 V dengan rangkaian, kemudian amati

apa yang tejadi pada LED sebagai output jika input DCBA diberikan

dan catat hasilnya dan masukkan pada tabel.

4. Bagaimana kesimpulan dari hasil percobaan ini?

5. Kembalikan alat dan bahan ke tempat semula.

6. Buatlah laporan kerja berdasarkan hasil praktek.

Hasil Pengamatan BCD to 7 Segment Decoder

INPUT OUTPUT D C B A a b c d e f g

DecimalOutput

0 0 0 0 0 0 0 0 1 1

0 0 0 0 1 1 1 1 0 0

0 0 1 1 0 0 1 1 0 0

0 1 0 1 0 1 0 1 0 1

Keterangan: x = lampu menyala

-= lampu mati


BAB III EVALUASI

A. TEST TERTULIS

Kerjakan soal-soal berikut dengan benar dan jelas.

1. Buatlah tabel kebenaran umtuk gerbang AND 3 input!

CY

AB

2. Buktikan persamaan Boolean berikut ini dengan table kebenaran: A.B=A+B

3. Rencanakan rangkaian Half Adder dengan menggunakan gerbang-gerbang

dasar!

4. Sebutkan 4 macam karakteristik penting dari pencacah counter!

5. Rencanakan sebuah rangkaian pencacah sinkron dan asinkron yang dapat

berhenti pada 112 = 310 lengkapi dengan table kebenaran dan karnaugh

Map

6. Definisikan register!

7. Sebutkan jenis-jenis dari register!

8. Rencanakan gambar rangkaian register SISO yang menggunakan JK FF

dengan D FF

9. Gambarkan rangkaian RS FF dan buatlah table kebenarannya.

10. Bagaimanakah sifat-sifat dari JK FF induk Hamba?

B. TEST PRAKTEK

Judul: RING COUNTER ALAT DAN BAHAN

1. IC SN 7473

2. Rangkaian clock


3. Indikator

4. Papan percobaan

5. Multimeter

6. Catu daya 5 V DC

7. Kabel penghubung

LANGKAH PERCOBAAN

Percobaan I (pencacah lingkar)

1. Buatlah rangkaian seperti gambar berikut

Clock

D

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

BA

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

C

JKFFC

1

2

3

4

5

J

CLK

K

Q

QJKFFC

1

2

3

4

5

J

CLK

K

Q

Q

2. Resetlah semua FF terlebih dahulu, kemudian set FF 1 dengan cara

memberikan logika “0” pada terminal preset sekejab.

3. Berikan pulsa-pulsa clock dan catat dalam suatu table sebagai berikut:

CLOCK D C B A

0

1

2

3

4

5

6

7

8


Percobaan II (Pencacah Johnson)

1. Tukarkan hubungan antara J dan K (input J dapat Qnot dan k mendapat Q)

dari gambar rangkaian diatas.

2. Resetlah semua FF terlebih dahulu, kemudia set FF 1 dengan cara

memberikan logika “0” pada terminal preset sekejab dan catat outputnya

dalam tabel.

3. Berikan kesimpulan.

4. Berapa variasi keluaran dari pencacah lingkar dan pencacah Johnson dari

percobaan diatas.

C. KUNCI JAWABAN

TEST TERTULIS

1. table kebenaran untuk gerbang AND 3 input.

Jadi ada 2n kemungkinan untuk inputnya. Dimana n = banyaknya input

sehingga 23 = 8

A B C Y

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

0

0

0

0

0

0

1

CY

AB


2. Pembuktian persamaan Boolean dengan table kebenarannya untuk

persamaan: Anot.Bnot=Anot+Bnot

A B AB Anot.Bnot

0

0

1

1

0

1

0

1

0

0

0

1

1

1

1

0

3. Rancangan Half Adder dengan menggunakan Gerbang Dasar

BSumA.B + A.B

Carry A.B

A.BA

A.B

4. Karakteristik penting dari pencacah adalah:

B. Kerjanya sinkron atau tak sinkron.

C. Pencacah maju atau mundur.

D. Sampai berapa bias mecacah (Modulo).

E. Dapat berjalah terus (free running) atau berhenti sebdiri atau self

stopping.

5. Pencacah sinkron berhenti pada 11 = 3 (dasan)

Out FF-B FF-A Pulsa ke B A JB KB JA KA 0 1 2 3 4

0 0 1 1 1

0 1 0 1 1

0 1 x x x

X X 0 0 x

1 x 1 x x

X 1 x 0 x

A B Anot Bnot Anot+Bnot0 0 1 1

0 1 0 1

1 1 0 0

1 0 1 0

1 1 1 0

B\A 0 1 0 0 1 1 X X

JB = A

B\A 0 1 0 0 1 1 X x

KA = B


Gambar rangkaian: A

JKFFB

J

CLK

K

Q

Q

Clock

JKFFB

J

CLK

K

Q

Q

B

Pencacah sinkron berhenti pada 11:

Out FF-B FF-A Pulsa ke B A JB KB JA KA 0 1 2 3 4

0 0 1 1 1

0 1 0 1 1

X 1 X X X

X X X X x

1 x 1 x x

X 1 x 0 x

6. Register adalah sekelompok flip flop yang dapat dipakai untuk menyimpan

dan mengolah informasi dalam bentuk biner.

7. Ada 2 jenis register yaitu:

a. Storage register (register penyimpan)

b. Shift Register (register geser)

1. SISO (Serial Input Serial Output)

2. SIPO (Serial Input Paralel Output)

3. PISO (Paralel Input Serial Output)

4. PIPO (Paralel Input Paralel Output)

8. Rangkaian register SISO menggunakan JK FF:

Serialout

JKFFD

1

2

3

4

5

J

CLK

K

Q

Q

Clock

Wordin

JKFFA

1

2

3

4

5

J

CLK

K

Q

QJKFFB

1

2

3

4

5

J

CLK

K

Q

QJKFFC

1

2

3

4

5

J

CLK

K

Q

Q

B\A 0 1 0 X 1 1 X 0

JB = JA = 1 KB = X


Prinsip kerja: Informasi data dimasukkan melalui word in dan akan

dikeluarkan jika ada denyut lonceng berlalu dari 1 ke 0. Karena jalan

keluarnya flipflop 1 dihibungkan dengan jalan masuknya flipflop berikutnya

maka informasi didalam register akan digeser ke kanan selama tebing dari

denyut lonceng atau clock.

Rangkaian register SISO menggunakan D FF:

Serialout

FFD

D

CLK

Q

Q

Wordin

Clock

FFC

D

CLK

Q

QFFA

D

CLK

Q

QFFB

D

CLK

Q

Q

Prinsip kerja: informasi atau data dimasukkan melalui input data load, dan

data tersebut akan dikeluakan selama ada denyut lonceng atau clock dari 0

ke 1. Karena jalan keluarnya flipflop satu dihubungkan kepada jalan

masuknya flip-flop berikutnya, maka informasi dalam register akan digeser

kekanan selama tebing depan dari denyut lonceng (clock)

9. Rangkaian clock RS FF

Q

Q

R

Clock

S

Tabel kebenarannya:

CLOCK R S Q Qnot 0 1 0 1 0 1

0 0 0 0 1 1

0 0 1 1 0 0

0 0 0 1 1 0

1 1 1 0 0 1


0 1

1 1

1 1

0 1

1 terlarang

10. Sifat-sifat JK FF

a. Jika input J dan K berlogika 1 diberi pulsa clock maka keadaan

outputnya akan berubah.

b. Dan jika inputnya J dan K keduanya berlogika 0 maka keadaanya

outputnya tidak akan berubah (sama dengan kondisi sebelumnya)

Meskipun pulsa clock diberikan. Kondisi ini dinamakan kondisi stabil.

c. Flipflop ini tidak memiliki kondisi terlarang. Maksudnya jika pulsa clock

diberikan input J dan K diberikan kedua outputnya Q dan Qnot tetap

berbeda.

D. LEMBAR PENILAIAN TEST PRAKTIK

Nama Peserta :

No. Induk :

Program Keahlian :

Nama Jenis Pekerjaan :

PEDOMAN PENILAIAN

No. Aspek Penilaian Skor

Maks.Skor

Perolehan Keterangan

1 2 3 4 5 Perencanaan 1.1. Persiapan alat dan bahan 1.2. Menganalisa jenis desain

5 5

1

Sub total 10 Membuat tata letak 2.1. Penyiapan tata letak 2.2. Menentukan Ilustrasi dan warna

5 5

2

Sub total 10 Proses (Sistematika & Cara Kerja) 3.1. Cara membuat ilustrasi 3.2. Cara melakukan tata letak 3.3. Cara menetapkan warna

10 10 10

3

Sub total 30


Kualitas Produk Kerja 4.1. Hasil desain cover buku fiksi sesuai dengan

isi buku 4.2. Hasil desain cover memenuhi unsur

estetika 4.3. Pekerjaan diselesaikan dengan waktu

yang telah ditentukan

10

10

10

4

Sub total 30 Sikap/Etos Kerja 5.1. Tanggung jawab 5.2. Ketelitian 5.3. Inisiatif 5.4. Kemandirian

2 3 3 2

5

Sub total 10 Laporan 6.1. Sistimatika penyusunan laporan 6.2. Kelengkapan bukti fisik

4 6

Sub total 10

6

Total 100

KRITERIA PENILAIAN No. Aspek Penilaian Kriteria Penilaian Skor 1 Perencanaan

1.1. Persiapan alat dan bahan 1.2. Menganalisa jenis desain

• Alat dan bahan disiapkan sesuai kebutuhan

• Alat dan bahan disiapkan tidak sesuai kebutuhan

• Merencanakan sesuai tahapan/ proses desain

• Tidak merencanakan tahapan/ proses desain

5 1 5 1

2 Membuat tata letak 2.1. Penyiapan tata letak 2.2. Menentukan jenis ilustrasi dan

warna

• Tata letak disiapkan sesuai prosedur

• Tata letak tidak disiapkan sesuai prosedur

• Model susunan dilengkapi dengan intruksi penyusunan

• Model susunan tidak dilengkapi dengan instruksi penyusunan

5 1 5 1

3 Proses (Sistematika & Cara Kerja) 3.1. Cara membuat ilustrasi

• Ilustrasi dibuat sesuai dengan isi buku

• Ilustrasi dibuat tidak sesuai isi buku

10 1


3.2. Cara melakukan tata letak 3.3. Cara menetapkan warna

• Tata letak memenuhi dasar-dasar estetika

• Tata letak tidak memenuhi dasar-dasar estetika

• Penggunaan warna memenuhi harmoni warna

• Penggunaan warna tidak harmoni

10 1

10 1

4 Kualitas Produk Kerja 4.1. Hasil desain cover buku fiksi

sesuai dengan isi buku 4.2. Hasil desain cover memenuhi

unsur estetika 4.3. Pekerjaan diselesaikan dengan

waktu yang telah ditentukan

• Hasil desain sesuai dengan isi buku

• Hasil desain tidak sesuai denan isi buku

• Hasil desain menerapkan unsure estetika

• Hasil desain tidak memenuhi estetika

• Menyelesaikan pekerjaan lebih cepat dari waktu yang ditentukan

• Menyelesaikan pekerjaan tepat waktu

• Menyelesaikan pekerjaan melebihi waktu yang ditentukan

10 1

10 1 8

10 2

5 Sikap/Etos Kerja 5.1. Tanggung jawab 5.2. Ketelitian 5.3. Inisiatif 5.4. Kemandirian

• Membereskan kembali alat dan bahan yang dipergunakan

• Tidak membereskan alat dan bahan yang dipergunakan

• Tidak banyak melakukan kesalahan kerja

• Banyak melakukan kesalahan kerja

• Memiliki inisiatif bekerja

• Kurang/tidak memiliki inisiatif kerja

• Bekerja tanpa banyak diperintah

• Bekerja dengan banyak diperintah

2 1 3 1 3 1 2 1

6 Laporan 6.1. Sistimatika penyusunan laporan 6.2. Kelengkapan bukti fisik

• Laporan disusun sesuai sistimatika yang telah ditentukan

• Laporan disusun tanpa sistimatika

4 1


• Melampirkan bukti fisik hasil penyusunan

• Tidak melampirkan bukti fisik

6 2

BAB IV PENUTUP

Setelah menyelesaikan modul ini, maka Anda berhak untuk mengikuti tes praktik

untuk menguji kompetensi yang telah dipelajari. Dan apabila Anda dinyatakan

memenuhi syarat kelulusan dari hasil evalusi dalam modul ini, maka Anda berhak

untuk melanjutkan ke topik/modul berikutnya. Mintalah pada pengajar/instruktur

untuk melakukan uji kompetensi dengan sistem penilaiannya dilakukan langsung

dari pihak dunia industri atau asosiasi profesi yang berkompeten apabila Anda

telah menyelesaikan suatu kompetensi tertentu. Atau apabila Anda telah

menyelesaikan seluruh evaluasi dari setiap modul, maka hasil yang berupa nilai

dari instruktur atau berupa porto folio dapat dijadikan sebagai bahan verifikasi

bagi pihak industri atau asosiasi profesi. Kemudian selanjutnya hasil tersebut

dapat dijadikan sebagai penentu standard pemenuhan kompetensi tertentu dan

bila memenuhi syarat Anda berhak mendapatkan sertifikat kompetensi yang

dikeluarkan oleh dunia industri atau asosiasi profesi.


DAFTAR PUSTAKA

Hold Sworth, Digital Logic DesignButter Worth, London, 1985

John D. Ryder, PHD, Engineering Electronics, International Student Edition

Millman Jacob dan Halkias Christos C, Elektronika Terpadu Jilid 2, Erlangga,

Jakarta 1985

Pudak Scientific, Basic Digital Communication, Bandung, Indonesia

Wasito S, Pelajaran ElektronikaTeknik Digit, Karya Utama, Jakarta.

BAB II PEMELAJARAN - · PDF fileSHIFT REGISTER 18 Kegiatan Belajar 6 ... Uraian Materi...

Documents

Transcript of BAB II PEMELAJARAN - · PDF fileSHIFT REGISTER 18 Kegiatan Belajar 6 ... Uraian Materi...