Universitas Indonesia TimurProgram S1 Teknik Informatika

FIKOM

Chace Memory

Pertemuan ini menjelaskan:Latar belakang diperlukan chace memoryCara kerja chace memoryDesain dan arsitektur chace memoryOrganisasi chace memory

Chace MemoryMerupakan memori berkapasitas kecil

tetapi berkecepatan tinggi, yang dipasang di antara prosessor dan memori utama.

Mengapa chaceMemory DDR SDRAM PC 2700 memiliki

clock speed 333 MHz, sementara prosessor Athlon 64+ memiliki clock speed 1800 MHz.

Perkembangan kecepatan prosessor ternyata tidak diimbangi dengan peningkatan kecepatan memori.

Akibatnya proses pembacaan data dari memori relatif lebih lambat bila dibandingkan dengan kecepatan prosessor.

Mengapa chaceChace memory dapat mempercepat kinerja

prosessor karena membantu transfer data dari memori utama.

Memory yang terletak pada inti prosessor dikenal dengan nama CPU internal chace (chace memory level satu)

Sedangkan chace memory yang terletak pada motherboard dikenal dengan nama CPU external Chace (chace level ke dua)

Bus

Desain dan Organisasi Chace

CPU

Chace

MemoryUtama

Memori Chace

Desain dan Organisasi Chace

Bus sistem

Control UnitArithmetic Logic Unit

Elemen Memori

Chace Hit/miss logic

Bus Processor

Kontrol Data Alamat

Kontrol Data AlamatWait

Organisasi Chace1. Direct-mapped (dipetakanlangsung)2. Fully associative (asosiatif penuh)3. Set-associative (asosiatif kelompok)

Direct MappedOrganisasi chace yang dipetakan langsung

hanya memerlukan satu kali perbandingan untuk setiap akses ke chace

Chace menyimpan satu tag perbaris dalam larik tag-nya.

Fully AssociativeMemecahkan masalah konflik alamat

dengan resiko memperbanyak implementasi rangkaian perangkat keras untuk membandingkan tag terhadap semua baris chace.

Alamat dibagi dua bagian yakni bit rendah dan bit tinggi.

Digunakan prinsip LRU (least recently used)

Group AssociativeSatu kelompok terdiri atas beberapa baris.Bit alamat bagian tengah menentukan

kelompok baris di mana suatu blok ditempatkan.

Memudahkan implementasi teknik LRU

Algoritma pergantianLRU (least recently used)FIFO (first in first out)LFU (least frequently used)Random

Unjuk kerjaunjuk kerja chace berkaitan langsung

dengan organisasi yang diterapkan.Membandingkan chace dalam

arsitekturnya.Beberapa prosessor menerapkan sistem

chace tunggal (dimiliki data/instruksi) – arsitektur princeton.

Sistem prosessor lain menggunakan chace ganda (1 chace data & 1 chace instruksi) – arsitektur harvard

Waktu akses Organisasi data dalam chace ada dua

jenis kemungkinan proses :1. Suatu kata (word), data/instruksi

ditemukan dalam chace memory. (kena/hit)

2. Bila kata yang diperlukan tidak ada dalam chace (luput/miss)

Waktu aksesRasio kena (h):

H=(jumlah perujukan yang berhasil)/(jumlah rujukan)

Rasio luput (m):M=(1-h)M=miss (rasio luput)H=hit (rasio kena)

Waktu aksesWaktu akses rata-rata :

Ta=tc + (1-h) tmTa=waktu akses rata-rataTc=waktu akses chaceTm=waktu akses ke memori utama

Bila Prosessor mengakses dari memori utama, perlu tambahan waktu akses sebesar tm (1-h)

Waktu aksesBila persamaan ta disusun ulang :Ta=tc {1/k + (1-h)}K = (tm/tc)

Memori nyata dan memori mayaSistem operasi dengan perangkat keras

menciptakan dua jenis alamat : alamat nyata dan alamat maya.

Program menggunakan alamat mayaPengendali sistem memori memerlukan

alamat nyata.

Chace alamat mayaPengendali chace tidak perlu menunggu

selesainya proses translasi alamat sebelum mulai memeriksa alamat dalam chace sehingga pasokan data dapat lebih cepat diberikan.

Chace alamat nyataJika chace eksternal dirancang untuk

prosessor yang memiliki unit pengelola memori internal, alamat yang dikirimkan oleh prosessor telah merupakan alamat hasil translasi.

karena semua alamat untuk ruang alamat-nyata tunggal, maka data ditinggalkan dalam chace saat SO memindahkan kendali dari satu aplikasi ke aplikasi lain.