2. Bahasa VHDL adalah bahasa perograman untuk memodelkan
perangkat digital. VHDL telah ditetapkan menjadi salah satu standar
bahasa pemrograman perangkat keras oleh IEEE. Perangkat keras dalam
istilah umum mencakup berbagai jenis peralatan mulai sistem yang
utuh seperti komputer peribadi sampai perangkat keras sederhana
berupa gerbang yang terdapat dalam IC Komputer. VHDL digunakan
untuk: 1. Pengembangan ASIC (Application Spesific Integrated
circuit) 2. Memodelkan perilaku sistem bebas dari teknologi
targetnya 3. Memodelkan mikro kontroller, koder (decoder), model
perilaku mikroprosesor dan perangkat RAM
3. Contoh di atas menjelaskan gerbang logika dasar and yang
dimodelkan dalam bahasa VHDL berupa sutu persamaan bolean. A B Q
VHDL : Q