ADC Processing

Proses ADC atau analog to digital conversion merupakan suatu proses yang mengubah interpretasi dari suatu sinyal informasi. Pengubahan interpretasi terjadi dari domain analog yang nilainya continu ke nilai diskrit yang nilainya terkuantisasi. Tujuan dari pengubahan interpretasi ini digunakan agar sinyal tersebut dapat diolah secara digital oleh perangkat komputasi yang bekerja pada domain digital juga.

Secara garis besar pemrosesan sinyal dapat digambarkan dengan blok berikut :

bagian masukan adalah bagian yang menerima informasi dalam domain analog.

Bagian konversi ADC adalah bagian yang mengubah interpretasi sinyal dari domain analog menjadi domain digital.

Bagian proses adalah bagian yang mengolah data sinyal / informasi secara digital.

Bagian konversi DAC (digital to analog conversion) adalah bagian yang mengubah interpretasi sinyal dari domain digital menjadi domain analog.

Bagian keluaran adalah bagian yang menampilkan hasil pemrosesan.

Proses ADC akan sangat dipengaruhi dua proses, yaitu proses sampling (pencuplikan) dan parameter quantizing (pengelompokan). Untuk menentukan dua proses tersebut, perlu diketahui sebelumnya mengenai propertis dari sinyal / informasi yang akan diakuisisi. Setelah mengetahui propertis dari sinyal yang akan diakuisisi, lalu dapat ditentukan parameter frekwensi sampling, jumlah bit kuantisasi dan tipe filter, parameter tersebut akan digunakan untuk proses kuantisasi dan proses sampling.

Bagian yang paling mendasar untuk dijadikan bahan pertimbangan adalah seberapa cepat sinyal tersebut disampling (dicuplik) agar sinyal tersebut dapat direkonstruksi kembali pada bagian keluaran oleh bagian konversi DAC. Berikut ilustrasi dari pencuplikan sinyal :

Tresna Aglis Salawasna (13210090) Tri Chandra Pamungkas (13210 )

ADC Processing

Teorema pencuplikan (the sampling theorem)

Pengertian dari frekwensi sampling adalah banyaknya sinyal yang dicuplik dalam jeda waktu satu detik. Berikut contoh untuk pencuplikan sinyal dari informasi sinyal sinus analog dengan frekwensi analog 90 siklus tiap detik dan disampling denga frekwensi sampling 1000 sample tiap detik. Maka sinyal yang baru akan memiliki frekwensi 0.09 dari laju sampling.

Dari gambar diatas 1000/90 = 11.1 sample diambil dari sebuah siklus gelombang sinusoidal.

Jumlah sample tersebut cukup merepresentasikan kembali sinyal sinusoidal analog, karena hanya ada satu bentuk sinyal soidal yang dapat dibentuk oleh sederetan titik sample tersebut.

Tresna Aglis Salawasna (13210090) Tri Chandra Pamungkas (13210 )

ADC Processing

Untuk contoh yang lain,

Nilai tersebut akan menghasilkan 3.2 sample tiap siklus dari gelombang sinus.

Sampling ini pun hanya akan menghasilkan sebuah gelombang sinus yang unik. (hanya ada satu jenis).

Selama nilai yang disampling hanya akan merepresentasikan sebuah sinyal analog yang dimaksud, maka jumlah sampling tersebut merupakan sampling yang benar.

Contoh sampling yang salah adalah saat jumlah sampling kurang dari dua kali nilai frekwensi analognya.

Nilai tersebut akan menghasilkan 1.05 sample tiap siklus dari gelombang sinus.

Dapat dilihat bahwa dari sampling diatas, dapat dibentuk sinyal sinusoida yang lain (tidak unik). Fenomena ini kemudian disebut aliasing.

Tresna Aglis Salawasna (13210090) Tri Chandra Pamungkas (13210 )

ADC Processing

Misal ada sebuah sinyal yang memiliki frekwensi tertinggi fm (bisa berupa low pass atau high pass sinyal). Lalu sinyal tersebut harus disampling dengan frekwensi fs , maka nilai fs dan fm harus memenuhi pertidaksamaan berikut :

Contohnya, untuk sebuah sinyal informasi yang memiliki pita frekwensi dari 0 Hz hingga 3kHz dan ingin dilakukan digitalisasi. Maka frekwensi sampling minimum adalah 6kHz.

Efek dari aliasing adalah mengubah frekwensi dan fasa dari sinyal aslinya.

Bagian ADC

Berikut akan ditampilkan ilustrasi dari proses ADC :

Dapat kita lihat terdapat dua stage proses ADC : sample dan hold lalu kuantisasi. Setelah itu sinyal kemudian akan dikodekan ke bilangan biner.

Proses digitalisasi

Tresna Aglis Salawasna (13210090) Tri Chandra Pamungkas (13210 )

ADC Processing

Sample dan hold

Output hanya akan berada pada level nilai tertentu, tergantung pada variable jumlah sampling per detik yang tersedia pada blok ADC.

Proses digitalisasi

Setelah itu dilakukan pelevelan nilai atau sering disebut juga kuantisasi. Proses ini dilakukan dengan cara pembulatan ke nilai terdekat dari nilai pelevelan yang tersedia dalam bit kuantisasi blok ADC.

Sinyal terkuantisasi akan memilki sejenis eror kuantisasi. Eror kuantisasi adalah kesalahan kuantisasi diakibatkan nilai bit kuantisasi yang tidak sesuai. Berikut ini contoh nilai eror kuantisasi.

Tresna Aglis Salawasna (13210090) Tri Chandra Pamungkas (13210 )

ADC Processing

Eror dihitung dalam LSB (least significant bit) dan diantara nilai - ½ dan ½.

Eror kuantisasi terlihat seperti derau acak. Karena sifat keacakannya, eror kuantisasi sering dimodelkan oleh sederetan angka acak diantara nilai -½ dan ½ yang membentuk distribusi uniform.

Faktanya dalam kuantisasi sinyal :

1. Derau acak atau eror kuantisasi akan ditambahkan juga dalam sinyal analog (sebelum proses kuantisasi)

2. Eror kuantisasi dapat ditentukan dengan jumlah bit yang digunakan untuk mengkodekan sinyal ke biner. Jika nilai tersebut ditambah, maka nilai eror kuantisasi akan berkurang.

“nilai bit kuantisasi dipilih secukupnya sehingga niliai eror kuantisasi dapat diabaikan jika nilainya dibandingkan dengan derau yang ada di sinyal analog”

Tresna Aglis Salawasna (13210090) Tri Chandra Pamungkas (13210 )