Desain Kontroler PID

5
1 DESAIN KONTROLER PROPORSIONAL DITAMBAH INTEGRAL DITAMBAH DIFFERENSIAL (PID) Dosen : Nurlita Gamayanti, ST PENGANTAR Kontroler proporsional ditambah integral ditambah differnsial (PID) merupakan kontroler yang aksi kontrolernya mempunyai sifat proporsional, integral dan differensial terhadap sinyal kesalahan. Pada bagian ini kita akan membahas mengenai prosedur perancangan kontroler proporsional ditambah integral ditambah differensial untuk diterapkan pada plant orde kedua tanpa delay. Dengan menentukan nilai penguatan proporsional K p, waktu integral τ i dan waktu differensial τ d yang tepat diharapkan respon plant orde kedua tanpa delay sesuai dengan spesifikasi performansi yang diinginkan. DESAIN KONTROLER PID Suatu plant orde kedua tanpa delay dapat direpresentasikan dalam bentuk diagram blok seperti berikut ini : Dimana K adalah Gain overall, ω n adalah frekuensi alami tak teredam dan ξ adalah rasio peredaman Sedangkan diagram blok dari kontroler proporsional ditambah integral ditambah differensial adalah sebagai berikut : dimana U(s) C(s) 1 2 1 2 + ω ξ + ω s K n n E(s) U(s) τ + τ + s s K d i p 1 1

description

axx

Transcript of Desain Kontroler PID

Page 1: Desain Kontroler PID

1

DESAIN KONTROLER PROPORSIONAL DITAMBAH INTEGRAL

DITAMBAH DIFFERENSIAL (PID)

Dosen : Nurlita Gamayanti, ST

PENGANTAR

Kontroler proporsional ditambah integral ditambah differnsial (PID) merupakan kontroler

yang aksi kontrolernya mempunyai sifat proporsional, integral dan differensial terhadap

sinyal kesalahan. Pada bagian ini kita akan membahas mengenai prosedur perancangan

kontroler proporsional ditambah integral ditambah differensial untuk diterapkan pada plant

orde kedua tanpa delay. Dengan menentukan nilai penguatan proporsional Kp, waktu

integral τi dan waktu differensial τd yang tepat diharapkan respon plant orde kedua tanpa

delay sesuai dengan spesifikasi performansi yang diinginkan.

DESAIN KONTROLER PID

Suatu plant orde kedua tanpa delay dapat direpresentasikan dalam bentuk diagram blok

seperti berikut ini :

Dimana K adalah Gain overall, ωn adalah frekuensi alami tak teredam dan ξ adalah rasio

peredaman

Sedangkan diagram blok dari kontroler proporsional ditambah integral ditambah

differensial adalah sebagai berikut :

dimana

U(s) C(s) 121

2 +ωξ

s

K

nn

E(s) U(s) ⎟⎟⎠

⎞⎜⎜⎝

⎛τ+

τ+ s

sK d

ip

11

Page 2: Desain Kontroler PID

2

Kp : penguatan proporsional.

τi : waktu integral

τd : waktu differensial

Jika kontroler proporsional ditambah integral ditambah differensial diterapkan pada plant

orde kedua tanpa delay dalam suatu sistem pengaturan maka diagram bloknya adalah

sebagai berikut :

Sistem pengaturan di atas memiliki fungsi alih loop tertutup :

⎟⎟⎠

⎞⎜⎜⎝

+ωξ+ω⎟⎟⎠

⎞⎜⎜⎝

τ+τ+ττ

+

⎟⎟⎠

⎞⎜⎜⎝

+ωξ+ω⎟⎟⎠

⎞⎜⎜⎝

τ+τ+ττ

=

121

11

121

1

)()(

2

2

2

2

ssK

sss

K

ssK

sss

K

sRsC

nni

idip

nni

idip

(1)

Jika dipilih τi τd = 1 / ωn2 dan τi = 2ξ / ωn maka :

1

1.1

.)()(

=τ+

τ=

p

iip

ip

KKssKK

sKKsRsC (2)

Tampak bahwa suatu plant orde kedua tanpa delay dengan kontroler proporsional ditambah

integral ditambah differensial menghasilkan sistem orde pertama (model yang diinginkan)

dengan fungsi alih sebagai berikut :

1)()(

*

*

+τ=

sK

sRsC (3)

Dimana τ* dan K* masing-masing adalah konstanta waktu dan gain overall dari sistem hasil

(model yang diinginkan)

Dengan membandingkan persamaan (2) dan persamaan (3), diperoleh :

C(s)R(s) + -

E(s) U(s)⎟⎟⎠

⎞⎜⎜⎝

⎛τ+

τ+ s

sK d

ip

11 1212 +

ωξ

s

K

nn

Page 3: Desain Kontroler PID

3

p

iKK.

* τ=τ (4)

dan

1* =K (5)

Untuk masukan unit step, r(t) = u(t) → R(s) = 1/s maka besarnya error steady state dari

sistem hasil adalah :

ssssss CRe −= (6)

dimana Css adalah keluaran sistem hasil pada keadaan tunak dan Rss adalah masukan sistem

hasil pada keadaan tunak yang besarnya adalah

( ) 11

1lim)(lim *00=⎟

⎟⎠

⎞⎜⎜⎝

+τ==

→→ sssssCC

ssss (7)

dan

( ) 1100

=⎟⎠⎞

⎜⎝⎛==

→→ ssLimssRLimR

ssss (8)

sehingga

011 =−=sse (9)

Langkah - Langkah Desain Kontroler PID :

1. Menentukan fungsi alih dari plant orde kedua

Bisa didapatkan melalui identifikasi dengan pendekatan respon atau penurunan model

matematik dengan pengukuran parameter

2. Menentukan spesifikasi performansi respon orde pertama yang diinginkan

Misal: diinginkan agar sistem mempunyai τ* tertentu

3. Menentukan Kp, τi, dan τd

Page 4: Desain Kontroler PID

4

n

i ωζ

=τ2

n

dn

di ξω=τ⇔

ω=ττ

211

2

Berdasarkan persamaan (4) :

KK

KKK n

ip

p

i

..2

.. ***

ωτ

ξ=

τ

τ=⇔

τ=τ

Contoh :

Suatu plant orde kedua mempunyai fungsi alih :

( )256

52 ++

=ss

sG

Rencanakanlah kontroler proporsional ditambah integral ditambah differensial (PID)

sedemikian hingga keluaran sistem hasil mempunyai ts (± 5%) sekitar 2 detik, Ess = 0 (Zero

offset) dan tidak memiliki overshoot.

Penyelesaian :

( ) 2,0,6,0,det/5256

52 ==ξ=ω⇒

++= Krad

sssG n

Konstanta waktu system hasil :

( ) det32det23%5 *** ≈τ⇔≈τ≈±st

Besarnya waktu integral :

( ) 24,05

6,022==

ωξ

=τn

i

Besarnya waktu differensial :

( )( ) 61

56,021

21

==ξω

=τn

d

Page 5: Desain Kontroler PID

5

Besarnya penguatan proporsional :

( )( )( )( ) 8,1

26,3

2,05326,02

..2

* ===ωτ

ξ=

KK

np

Sehingga diagram blok sistem hasil desain adalah sebagai berikut :

RINGKASAN

Suatu plant orde kedua tanpa delay dengan kontroler proporsional ditambah integral

ditambah differensial (PID) jika dipilih τi τd = 1 / ωn2 dan τi = 2ξ / ωn akan menghasilkan

sistem orde pertama zero offset dengan τ* = τI / (KKp) dan K* = 1 dimana harga parameter

kontrolernya adalah :

pnp

nd

ni K

Kdan.ωξ2,

ξω21τ,

ωζ2τ ===

LATIHAN

Suatu plant orde kedua mempunyai fungsi alih :

( )2520

52 ++

=ss

sG

Rencanakanlah kontroler proporsional ditambah integral ditambah differensial (PID)

sedemikian hingga keluaran sistem hasil mempunyai ts (± 0,5%) sekitar 1 detik, Ess = 0

(Zero offset) dan tidak memiliki overshoot.

C(s)R(s) + - ⎟

⎞⎜⎝

⎛++ s

s 61

24,0118,1

2565

2 ++ ss