26

BABBABBABBAB IIIIIIIIIIII

PERANCANGANPERANCANGANPERANCANGANPERANCANGAN PENGUATPENGUATPENGUATPENGUAT KELASKELASKELASKELAS DDDD

TANPATANPATANPATANPA TAPISTAPISTAPISTAPIS LCLCLCLC PADAPADAPADAPADA BAGIANBAGIANBAGIANBAGIANKELUARANKELUARANKELUARANKELUARAN

DENGANDENGANDENGANDENGANMODULASIMODULASIMODULASIMODULASI TIGATIGATIGATIGA ARASARASARASARAS

Pada bab III penulis akan menjelaskan perancangan dari penguat kelas D tanpa

tapis LC dengan menerapkan modulasi dengan tiga aras keluaran. Uraian perancangan

penguat kelas D tanpa tapis LC meliputi perancangan tiap bagian yang meliputi

perancangan loop filter ( ) pada bagian modulator dan perancangan pengkuantisasi

yang terdiri dari rangkaian komparator dan D-FlipFlop (DFF), switching logic serta

tingkat daya dengan MOSFET seperti yang dapat dilihat pada Gambar 3.1. Perancangan

tiap-tiap bagian akan mengacu kepada spesifikasi yang antara lain adalah,

1. Berdaya keluaran maksimum 20 Watt pada beban 4 Ohm.

2. Mempunyai efisiensi > 85%.

3. Mempunyai THD < 0.5%.

4. S/N > 97 dB.

5. Kepekaan penguat: 0.1 V/W pada beban 4 ohm.

6. Mempunyai tanggapan frekuensi yang rata pada frekuensi 20 – 20 kHz

dengan toleransi ± 0.5 dB.

Gambar 3.1. Blok Diagram Penguat Kelas D Tanpa Tapis LC dengan Menggunakan

Modulasi Tiga Aras Keluaran [14].

27

Pada perancangan loop filter ( ), pertama akan dirancang terlebih dahulu

fungsi alihragam derau (noise transfer function ). akan dirancang

sebagai tapis lolos atas agar derau pada pita frekuensi audio ditekan. Orde dari tapis

akan menentukan SNR dari keluaran penguat. Orde dari tapis akan ditentukan mengacu

kepada persamaan (2.10) sehingga mendapatkan SNR sesuai spesifikasi yang

diharapkan yaitu lebih besar dari 97dB. Setelah didapatkan , tapis dapat

dicari menurut persamaan (2.7). Untuk mendapatkan fungsi tanggapan frekuensi dari

dan akan digunakan bantuan perangkat lunak MATLAB. Dari

yang didapat dapat pula dicari signal transfer function ( ), akan

menentukan bentuk dari tanggapan frekuensi penguat secara keseluruhan. Diharapkan

penguat mempunyai tanggapan frekuensi yang rata pada 20 – 20 kHz dengan toleransi

0.5 dB.

Tapis akan dirancang menggunakan persamaan (2.11) sesuai dengan tapis

yang telah dirancang sebelumnya. Kemudian tapis ini akan direalisasikan ke

dalam perangkat keras menggunakan rangkaian RC-Opamp.

Selanjutnya bagian switching logic dan tingkat daya dengan MOSFET akan

dirancang sesuai dengan peraturan pensaklaran seperti yang telah dijelaskan pada bab II

dengan masukan adalah isyarat dan yang akan menghasilkan beda potensial

yang dirasakan oleh penyuara sebagai isyarat .

Penggunaan besarnya catu daya yang digunakan dan jenis MOSFET yang

dipakai pada bagian penguat jembatan penuh dengan MOSFET akan mempengaruhi

besarnya daya keluaran maksimum yang dapat dicapai oleh penguat dan efisiensi pada

penguat yang dirancang.

Penjelasan perancangan yang akan dijelaskan pada bab III ini akan dibagi

menjadi dua tahapan. Yang pertama, pada subbab 3.1 akan dijelaskan mengenai

perancangan loop filter pada penyandi dengan noise-shaping coding yang meliputi

perancangan dengan menggunakan perangkat lunak MATLAB untuk mencari fungsi

tanggapan frekuensi dan , kemudian akan dilanjutkan realisasi dari tapis

ke dalam perangkat keras dengan RC-Opamp. Selanjutnya, pada subbab 3.2 akan

dibahas perancangan bagian pengkuantisasi yang meliputi komparator dan DFF,

switching logic dan pre-drive serta penguat jembatan penuh (full bridge) dengan

MOSFET.

28

3.1.3.1.3.1.3.1. PerancanganPerancanganPerancanganPerancangan LoopLoopLoopLoop FilterFilterFilterFilter padapadapadapada TeknikTeknikTeknikTeknik PenyandianPenyandianPenyandianPenyandian Noise-ShapingNoise-ShapingNoise-ShapingNoise-Shaping

CodingCodingCodingCoding

Perancangan tapis dimulai dari tapis seperti yang telah dijelaskan

pada subbab 2.1.2.2. Pada perancangan tapis harus dirancang terlebih dahulu

fungsi alihragam derau (noise transfer function ). akan menentukan

bentuk spektral derau kuantisasi yang muncul pada keluaran penguat pada daerah stop-

band. Bentuk spektral derau kuantisasi secara keseluruhan akan mengikuti bentuk dari

tanggapan [13].

Derau kuantisasi akan dibentuk dengan menekan derau pada pita frekuensi audio

dan meloloskan frekuensi tinggi yang tidak direproduksi oleh penyuara dan didengar

telinga. Oleh karena itu, akan dirancang sebagai tapis lolos tinggi dengan

frekuensi penggal di atas frekuensi audio.

Pada spesifikasi, SNR yang diharapkan dari penguat adalah 97dB. Dari

persamaan 2.10 dapat dicari orde dari tapis NTF yang akan dirancang agar memenuhi

spesifikasi yang diharapkan. Persamaan 2.10 ditulis lagi seperti di bawah ini,

.

Pada persamaan 2.10, merupakan jumlah bit. Keluaran dari pengkuantisasi

akan menghasilkan tiga aras kuantisasi sehingga dan didapatkan nilai .

Frekuensi pencuplikan yang akan dirancang adalah sebesar 1 MHz sehingga

menghasilkan dan didapatkan nilai . Pada perhitungan untuk

persamaan 2.10 diasumsikan tegangan keluaran pada penyuara adalah 1 V.

Setelah didapatkan nilai untuk , dan , akan dicari nilai dari orde tapis yaitu

yang sesuai sehingga dihasilkan SNR yang memenuhi spesifikasi. Orde tapis yang

dipilih adalah . Untuk tapis orde 5 akan dihasilkan SNR sebesar 125,6 dB. Nilai

ini memenuhi spesifikasi yang telah ditentukan yaitu SNR > 97 dB.

Pada perancangan, NTF akan didesain sebagai tapis lolos tinggi orde 5 dengan

frekuensi penggal 40 kHz (> 20 kHz). Tanggapan frekuensi dari tapis dipilih tanggapan

Butterworth karena tanggapan Butterworth mudah untuk direalisasikan (dilihat dari

bentuk fungsi pindahnya yang sederhana).

29

Untuk mendapatkan tanggapan frekuensi dari akan digunakan bantuan

perangkat lunak MATLAB dengan souce code sebagai berikut,

%Deklarasi orde dari tapis yang dirancang = 5orde = 5;%Deklarasi frekuensi cutoff dari tapis yang dirancangwedge = 40E3 * 2 * pi;%Tanggapan frekuensi diperoleh dengan menggunakan fungsi butter pada MATLAB.%Argumen dari fungsi butter yaitu orde tapis, frekuensi cutoff tapis, jenis lolos tapisdan%jenis tapis apakah digital atau analog (‘s’ menunjukkan tapis analog)[Nntf, Dntf] = butter(5, wedge, 'high' ,'s');%menampilkan transfer function untuk NTFfisplay('tf NTF');tf(Nntf, Dntf)%menampilkan gambar tanggapan frekuensi NTFfigure; bode(Nntf, Dntf); title('NTF');%menghitung denumerator (D) dan numerator (N) untuk tapis W(s)D = Nntf;N = Dntf - Nntf;%menampilkan transfer function untuk W(s)display('tf W');tf(N, D)%menampilkan letak kutub dan nol dari tapis W(s)figure; zplane(Nntf, Dntf);%menampilkan gambar tanggapan frekuensi W^(-1)(s)figure; bode(D, N); title('W inverse');

Dari hasil yang didapatkan, tanggapan dari yang dirancang adalah

sebagai berikut,

......................................................................................................................................(3.1)

Dari hasil simulasi MATLAB didapatkan gambar tanggapan frekuensi seperti

dapat dilihat pada Gambar 3.2.

30

103

104

105

106

107

0

90

180

270

360

450

Phas

e (d

eg)

NTF

Frequency (rad/sec)

-400

-350

-300

-250

-200

-150

-100

-50

0

Mag

nitu

de (d

B)

System: sysFrequency (rad/sec): 2.54e+005Magnitude (dB): -2.9

Gambar 3.2. Gambar Tanggapan Frekuensi dari Hasil Simulasi MATLAB.

Setelah didapatkan tanggapan dari , akan dicari tanggapan dari tapis

. Dari persamaan 2.7 didapatkan hubungan dari dan sebagai berikut,

.

Dengan memasukkan tanggapan yang didapat ke dalam persamaan di

atas akan didapatkan tanggapan frekuensi dari tapis sebagai berikut,

..............................(3.2)

Gambar 3.3 akan memperlihatkan letak kutub dan nol dari tapis . Syarat

agar modulator/penyandi yang dibuat stabil adalah nol dari tapis harus ada di

sebelah kiri sumbu imajiner [13]. Hal ini dikarenakan kestabilan dari modulator

ditentukan oleh kutub dari yang harus selalu berada di sebelah kiri sumbu

imajiner dan tapis yang didapatkan dari akan mempunyai nol yang

merupakan kutub dari .

31

-3 -2 -1 0 1 2

x 105

-2

-1.5

-1

-0.5

0

0.5

1

1.5

2

x 105

5

Real Part

Imag

inar

y P

art

Gambar 3.3. Hasil Simulasi MATLAB Letak Kutub dan Nol tapis .

Tapis ini kemudian akan direalisasikan ke dalam rangkaian menggunakan

state-variable filter. Pada perancangan, penulis menggunakan bentuk observer

canonical [9] dengan modifikasi agar fungsi pindah dapat direalisasikan ke dalam untai

analog. Berikut ini adalah blok diagram dari bentuk observer canonical dari tapis yang

dirancang.

Gambar 3.4. Blok Diagram dari Tapis Orde 5 yang Akan Dirancang dalam Bentuk

Observer Canonical.

Fungsi pindah dari blok diagram pada Gambar 3.4 adalah,

......................................(3.3)

32

dan dapat dituliskan dalam bentuk persamaan state-variable sebagai berikut,

……………………...(3.4)

Mengacu pada persamaan 2.11 akan didapatkan matriks , dan sebagai

berikut,

,

,

.

merupakan koefisien untuk masing-masing integrator (1/s). Jika fungsi

pindah pada persamaan 3.2 dibandingkan dengan fungsi pindah tapis pada

persamaan 3.3, maka bisa didapatkan nilai untuk koefien dan sebagai

berikut,

, ,

, ,

, ,

, ,

, .

Setelah didapatkan nilai-nilai koefisien tersebut, tapis ini akan

direalisasikan ke dalam untai RC-Opamp mengacu pada blok diagram pada Gambar 3.4.

Pada Gambar 3.5 diperlihatkan contoh hubungan dari bentuk observer canonical dengan

rangkaian RC-Opamp.

33

Gambar 3.5. Hubungan Bentuk Observer Canonical dengan Rangkaian RC-Opamp.

Berlaku hubungan .

Dari hubungan blok pada Gambar 3.5 maka rangkaian RC-Opamp yang

mempresentasikan tapis dapat dilihat pada Gambar 3.6.

-Y ( (OUT-) - (OUT+) )

R (Isyarat Audio)

-E

81000

1k

8100

-5V

5V

+

OPAMP5-5V

5V

+

OPAMP5

1nF

1nF 100pF

1nF

-5V

+

OPAMP5

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V-5V

5V

+

OPAMP5-5V

5V

+

OPAMP5

100pF

10k

10k

13000

1300

1000

83000

8300

1k

10k

10k

10k

10k

10k 10k

1000

3300

33000

10k10k

5V

Gambar 3.6. Rangkaian dari Tapis yang Dirancang.

Rangkaian tapis yang telah dirancang ini kemudian akan disimulasikan

dengan menggunakan perangkat lunak Circuit Maker untuk dilihat tanggapan frekuensi

dan nya. Rangkaian untuk melihat hasil simulasi dapat dilihat pada

Gambar 3.7.

34

1nF 100pF

1nF

5V

-5V

+

LF353

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

10kHz

V36-100m/100mV

-5V

5V

+

OPAMP5-5V

5V

+

OPAMP5

100pF

1nF

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

10k

10k

13000

1300

1000

83000

8300

1k

10k

10k

10k

10k

10k

10k

1000

3300

33000

10k

8100

1k

10k

81000

A

B

Gambar 3.7. Rangkaian untuk Mensimulasikan Tanggapan Frekuensi dan

. Kursor A menunjukkan tanggapan frekuensi (s) sedangkan kursor B

menunjukkan tanggapan frekuensi .

Hasil dari simulasi untuk dan dapat dilihat pada Gambar 3.8.

35

1.000 Hz 100.0 Hz 10.00kHz 1.000MHz 100.0MHz

50.00 dB 0.000 dB-50.00 dB-100.0 dB-150.0 dB

A: c6_2B: u18b_7

1.000 Hz 100.0 Hz 10.00kHz 1.000MHz 100.0MHz

0.000kDeg-0.500kDeg-1.000kDeg-1.500kDeg-2.000kDeg

A: c6_2B: u18b_7

Measurement Cursors1 u18b_7 X: 39.224k Y: -3.5393

Gambar 3.8. Hasil simulasi tanggapan dan dengan menggunakan

perangkat lunak Circuit Maker (garis biru merupakan tanggapan dan garis

merah merupakan tanggapan ).

Dapat dilihat dari hasil simulasi rangkaian sesuai dengan yang

diharapkan mempunyai tanggapan lolos tinggi Butterworth dengan frekuensi penggal

ada di sekitar 40kHz. Sedangkan yang merupakan signal transfer function

mempunyai penguatan yang rata pada rentang frekuensi audio yaitu (20Hz – 20kHz).

Setelah dirancang tapis kemudian akan dirancang tapis yang akan

dihitung berdasarkan dari perancangan tapis . Tapis dalam bentuk state

variabledapat dilihat pada persamaan 2.11. Pada tapis akan ditambahkan satu buah

keluaran yaitu isyarat yang memenuhi persamaan 2.12.

Dengan memasukkan nilai dari matriks , dan dari tapis yang telah

dihitung sebelumnya akan didapatkan keluaran dari isyarat z adalah,

,

. ................................................................................................(3.5)

Tapis G(s) merupakan tapis yang ditambah dengan satu buah keluaran

isyarat ( ) yang memenuhi persamaan (3.5). blok diagaram keseluruhan tapis

dapat dilihat pada Gambar 3.9 dan realisasi rangkaian RC-Opamp tapis dapat

dilihat pada Gambar 3.10. Opamp yang digunakan untuk implementasi ini adalah

LF353. LF353 mempunyai nilai GBW yang cukup besar yaitu 4 MHz.

36

Gambar 3.9. Diagram Kotak Tapis .

-E

Z10k

-Y ( (OUT-) - (OUT+) )

R (Isyarat Audio)

10k

+

OPAMP5

5V

-5V

81000

81000

1k

8100

-5V

5V

+

OPAMP5-5V

5V

+

OPAMP5

1nF

1nF 100pF

1nF

5V

-5V

+

LF353

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

+

OPAMP5

5V

-5V

10kHz

V36-100m/100mV

-5V

5V

+

OPAMP5-5V

5V

+

OPAMP5

100pF

10k

10k

13000

1300

1000

83000

8300

1k

10k

10k

10k

10k

10k 10k

1000

3300

33000

10k10k

Gambar 3.10. Rangkaian Keseluruhan dari Tapis dengan Menggunakan RC-

.

3.2.3.2.3.2.3.2. PerancanganPerancanganPerancanganPerancangan BagianBagianBagianBagian PengkuantisasiPengkuantisasiPengkuantisasiPengkuantisasi

Bagian pengkuantisasi akan mengkuantisasi isyarat keluaran dari tapis

yaitu isyarat dan sesuai dengan syarat kuantisasi yang telah ditentukan seperti telah

disebutkan dalam bab 2.1.3. Penguat yang dibuat akan mempunyai tiga aras kuantisasi

agar menghasilkan tiga aras keluaran seperti yang diharapkan. Pengkuantisasi yang

dirancang akan mempunyai aras kuantisasi . Angka 1 disini

37

mempresentasikan tegangan catu daya positif yang digunakan yaitu Vdd, -1 sebagai

tegangan catu daya negatif yang digunakan yaitu -Vdd dan 0 sebagai tegangan 0V.

Bagian pengkuantisasi akan mengkuantisasi isyarat ke aras terdekat dengan

aras kuantisasi yang ada bergantung pada isyarat . Sesuai dengan contoh yang

diberikan pada bab 2.1.3.

Jika dijabarkan, maka hubungan antara isyarat , dan keluaran adalah

sebagai berikut,

.

Tabel keluaran untuk bagian pengkuantisasi dapat dilihat pada Tabel 3.1.

Tabel 3.1. Tabel Kondisi Masukan dan Keluaran Bagian Pengkuantisasi.

KondisiKondisiKondisiKondisi

masukanmasukanmasukanmasukan

KondisiKondisiKondisiKondisi

keluarankeluarankeluarankeluarane> 0, z> 0 (y(y(y(y ==== +1)+1)+1)+1)e< 0, z< 0 (y(y(y(y ==== -1)-1)-1)-1)ez< 0 (y(y(y(y ==== 0)0)0)0)

Bagian pengkuantisasi yang akan dirancang ini akan terdiri dari blok komparator

dan DFF, blok switching logic dan pre-drive serta blok tingkat daya dengan MOSFET.

Blok diagram bagian pengkuantisasi dapat dilihat pada Gambar 3.11.

Gambar 3.11. Diagram Kotak Bagian Pengkuantisasi.

38

Bagian komparator dan DFF digunakan sebagai rangkaian hold dan sample

untuk isyarat dan . Bagian switching logic dan pre-drive digunakan untuk mengatur

kondisi tiap MOSFET pada bagian tingkat daya selain itu, juga untuk memberikan

dead-time agar tidak terjadi kondisi shoot-through current pada MOSFET (hal ini akan

dijelaskan lebih lanjut pada perancangan switching logic). Yang terakhir adalah bagian

tingkat daya dengan MOSFET yang digunakan untuk menguatkan daya dari isyarat

hasil modulasi agar isyarat keluaran dapat mengemudikan penyuara. Bagian tingkat

daya akan diwujudkan dengan topologi H-bridge.

3.2.1.3.2.1.3.2.1.3.2.1. PerancanganPerancanganPerancanganPerancangan KomparatorKomparatorKomparatorKomparator dandandandan DFFDFFDFFDFF

Rangkaian bagian komparator dan DFF yang dirancang dapat dilihat pada

Gambar 3.12.

LM319

LM319-

CD4013

CD4013

'

'

CLOCK400kHz

-5/5V

z

eD

CP Q_Q

D

CP Q_Qz

e

-5V

5V

+

+

5V

-5V

Gambar 3.12. Rangkaian Komparator dan DFF yang Dirancang.

Bagian komparator akan melakukan proses komparasi untuk isyarat e dan z

terhadap tegangan referensi 0 sehingga didapatkan keluaran dari komparator bernilai 0

atau 1. Kemudian DFF akan digunakan untuk melakukan sample dan hold dari isyarat

keluaran e dan z yang telah dikomparator.

Pada perancangan, bagian komparator akan diwujudkan dengan komponen

LM319 yang merupakan IC komparator. Alasan dari pemilihan komponen ini adalah

LM319 mempunyai slew-rate yang tinggi yaitu 187,5 V/us. Dan untuk DFF akan

digunakan IC DFF yaitu 4013.

39

Isyarat pulsa kotak sebagai isyarat clock untuk DFF akan direalisasikan dengan

menggunakan komponen XR2206. Isyarat pulsa kotak akan dibuat dengan frekuensi

sebesar 400kHz (memenuhi syarat frekuensi sampling yang digunakan yaitu minimal 20

kali dari frekuensi isyarat audio yaitu 20kHz). Digunakan komponen XR2206 karena

XR2206 merupakan IC monolithic function generator yang dapat menghasilkan

gelombang sinus, kotak dan segitiga yang mempunyai kestabilan serta akurasi yang

tinggi. Gambar 3.14 menunjukkan rangkaian dari XR2206 yang akan dibuat.

Gambar 3.13.Rangkaian Penghasil Gelombang Kotak dengan Menggunakan Komponen

XR2206.

Frekuensi dari rangkaian Gambar 3.13 dapat dicari dengan persamaan sebagai

berikut [17],

Agar didapatkan , maka akan dipilih nilai untuk komponen

dan .

3.2.2.3.2.2.3.2.2.3.2.2. PerancanganPerancanganPerancanganPerancangan SwitchingSwitchingSwitchingSwitching LogicLogicLogicLogic dandandandan Pre-DrivePre-DrivePre-DrivePre-Drive

40

Bagian switching logic digunakan untuk mengatur kondisi MOSFET pada

bagian tingkat daya. Bagian MOSFET pada bagian tingkat daya akan diwujudkan dalam

topologi H-bridge yang akan dibahas pada bab 3.3. Pada Tabel 1.1 pada bab 2.2.2 dapat

dilihat kondisi tiap MOSFET beserta keluarannya. Jika digabungkan dengan Tabel I

akan didapatkan kondisi-kondisi untuk tiap nilai dan beserta kondisi tiap MOSFET

beserta keluarannya. Hal ini dapat dilihat pada Tabel 3.2 di bawah ini dengan MOSFET

M1 ~ M4 mengacu pada Gambar 2.17.

Tabel 3.2. Kondisi Isyarat , dan Kondisi Tiap MOSFET Beserta Keluarannya.

Kondisi isyarat

e dan z

Kondisi

keluaran

Kondisi tiap MOSFET

M1 M2 M3 M4

e> 0, z> 0 y = +1 On Off Off On

e< 0, z< 0 y = -1 Off On On Off

ez< 0 y = 0 Off On Off On

3.2.2.1.3.2.2.1.3.2.2.1.3.2.2.1. SwitchingSwitchingSwitchingSwitching LogicLogicLogicLogic

Rangkaian switching logic dirancang untuk mengatur kondisi M1~M4 agar

sesuai dengan isyarat dan sesuai dengan Tabel III selain itu juga untuk menyediakan

dead-time bagi MOSFET pada bagian tingkat daya.

Pada konfigurasi H- seperti Gambar 3.14, ketika M1 ‘on’, maka M2 akan

‘off’ demikian juga sebaliknya. Saat peralihan dari ‘on’ ke ‘off’, M1 dan M2 ada pada

kondisi ‘on’ pada saat yang sama pada durasi waktu yang sangat singkat.Hal ini akan

membuat jalur dari Vdd menuju -Vdd dengan resistansi yang sangat kecil karena

MOSFET mempunyai resistansi yang sangat kecil antara drain dan source-nya ketika

MOSFET ‘on’. Sebagai akibatnya mengalir arus yang besar (shoot-through current)

melewati M1 dan M2. Hal ini akan menyebabkan MOSFET menjadi panas sehingga

ada daya yang terbuang atau bahkan MOSFET dapat menjadi rusak.

41

Gambar 3.14. Bentuk Gelombang pada MOSFET M1 dan M2.

Untuk mencegah terjadinya kondisi shoot-through ini gate-driver harus dapat

memaksa M1 benar-benar ‘off’ sebelum M2 ‘on’ demikian sebaliknya. Interval waktu

dimana kedua MOSFET dalam kondisi ‘off’ dinamakan dead time. Bentuk

gelombangnya dapat dilihat pada Gambar 3.15.

Gambar 3.15. Dead-time (biru muda) pada Bagian Keluaran MOSFET.

Rangkaian switching logic dibuat berdasarkan referensi [14]. Rangkaian dapat

dilihat pada Gambar 3.16.

Gambar 3.16. Rangkaian Switching Logic [14].

42

Pada Gambar 3.16, dua buah gerbang logika NOT (dalam kotak warna merah)

bertujuan untuk memberikan dead-time. Gerbang logika NOT pada rangkaian switching

logic yang digunakan untuk menghasilkan dead-time adalah CD4069 yang mempunyai

waktu transisi keluaran baik dari logika ‘high’ ke ‘low’ ataupun ‘low’ ke ‘high’ sebesar

35ns. Sehingga akan dicapai dead-time sekitar 35ns.

Ada empat kondisi dari dan yang mengendalikan keluaran dari rangkaian

switching logic seperti yang dapat dilihat pada Tabel 3.3.

Tabel 3.3. Tabel Logika Keluaran Switching Logic.

Kondisi masukanKondisi keluaran

1N 1P 2N 2P

e’ = ‘1’, z’ = ‘0’

atau

e’ = ‘0’, z’ = ‘1’

‘1’ ‘1’ ‘1’ ‘1’

e’ = ‘0’, z’ = ‘0’ ‘1’ ‘1’ ‘0’ ‘0’

e’ = ‘1’, z’ = ‘1’ ‘0’ ‘0’ ‘1’ ‘1’

1P akan dihubungkan kepada gate dari M1, 1N dihubungkan ke M2, 2N

dihubungkan ke M4, 2P dihubungkan ke M3.

3.2.2.2.3.2.2.2.3.2.2.2.3.2.2.2. RangkaianRangkaianRangkaianRangkaian Pre-DrivePre-DrivePre-DrivePre-Drive

Keempat buah keluaran dari switching logic akan mengendalikan kondisi tiap-

tiap MOSFET pada bagian keluaran sesuai dengan hubungan 1N, 1P, 2N dan 2P seperti

pada Gambar 3.17.

Gambar 3.17. MOSFET yang Dikonfigurasikan Jembatan Penuh.

43

Ketika MOSFET dioperasikan dalam kondisi switching dibutuhkan arus yang

cukup besar untuk mengisi kapasitansi dari gate MOSFET dalam waktu yang singkat.

Oleh karenanya, masih dibutuhkan rangkaian pre-drive sebelum dihubungkan ke

MOSFET karena arus keluaran dari IC logika CMOS pada bagian switching logic yang

relatif kecil (0.5 ~ 4 mA) yang menyebabkan keluaran dari IC logika tidak dapat

dihubungkan secara langsung ke MOSFET. Oleh karena itu, dibutuhkan untai buffer

yang mampu menyuplai arus yang cukup besar kepada gateMOSFET.

Rangkaian pre-drive yang dirancang menggunakan rangkaian totem pole dengan

transistor seperti dapat dilihat pada Gambar 3.18.

outin

-5V

5V

2N3906

2N3904

Gambar 3.18. Rangkaian Totem Pole dengan Transistor Sebagai Rangkaian Pre Drive.

Pemilihan komponen transistor yang dipakai ini erat kaitannya dengan

perancangan MOSFET pada bagian tingkat daya. MOSFET mempunyai kapasitansi

pada bagian gerbangnya yang harus terisi hingga tegangan melebihi nilai threshold

( ) agar MOSFET menjadi saturasi. Ketika MOSFET dipakai untuk aplikasi

pensaklaran frekuensi tinggi, untuk menjalankan MOSFET dibutuhkan arus yang besar

untuk mengisi kapasitansi MOSFET sesuai dengan total muatan yang diperlukan untuk

mencapai kondisi saturasi dalam waktu yang singkat. Hubungan antara arus gerbang

yang dibutuhkan ( ), total muatan gerbang ( ) dan waktu transisi ( ) dapat

dilihat pada persamaan di bawah ini [14],

.

44

Frekuensi pensaklaran yang dipilih adalah sebesar 1 MHz atau mempunyai

periode 1 s. Diinginkan perubahan dari kondisi off menuju on dari MOSFET maksimal

sebesar 0.2 s, demikian pula sebaliknya. Dari perancangan bagian tingkat daya

diputuskan untuk menggunakan MOSFET tipe IRF540 dan IRF9530 dengan

pertimbangan mempunyai nilai yang cukup kecil (0.055 Ohm dan 0.3 Ohm)

dan mempunyai total muatan gerbang yang cukup kecil pula (30 nC dan 25 nC).

Untuk perhitungan dipakai yang paling besar yaitu 30 nC dan

yang diinginkan maksimum adalah 0.2 s, maka nilai harus memenuhi,

dan menghasilkan,

.

Pada rangkaian ini dipilih pasangan transistor NPN-PNP 2N3904 dan 2N3906.

Karena kedua transistor ini mempunyai arus maksimum yang dapat dilewatkan sebesar

200 mA dan nilai ini memenuhi nilai hasil perhitungan.

Untuk setiap keluaran dari switching logic 1N, 1P, 2N, 2P harus diberi untai pre-

drive dengan transistor ini sebelum masuk ke gerbang dari MOSFET pada bagian

tingkat daya.

3.2.3.3.2.3.3.2.3.3.2.3. PerancanganPerancanganPerancanganPerancangan BBBBagianagianagianagian TTTTingkatingkatingkatingkat DDDDayaayaayaaya dengandengandengandengan MOSFETMOSFETMOSFETMOSFET

Bagian tingkat daya dirancang menggunakan penguat jembatan penuh (full

bridge) dengan MOSFET seperti dapat dilihat pada Gambar 2.19.b agar dapat

menghasilkan tiga aras keluaran. Pada subbab ini akan dijelaskan perancangan bagian

tingkat daya dengan full bridge MOSFET agar bagian keluaran memenuhi spesifikasi

pada bagian perancangan yang meliputi besarnya daya keluaran maksimum yang

dihasilkan sebesar 20Watt dan efisiensi yang diharapkan dari penguat > 85%.

Pada spesifikasi besarnya daya keluaran maksimum yang diinginkan dari

perancangan penguat kelas D tanpa tapis LC adalah sebesar 20Watt pada beban 4 Ohm.

Pada perancangan akan digunakan dua buah catu daya sebagai catu daya tegangan

positif dan negatif (Vdd dan -Vdd). Tegangan positif maksimum yang dapat melewati

beban yaitu penyuara adalah 2Vdd dan tegangan negatif maksimum yang dapat

melewati beban adalah -2Vdd. Untuk menghitung besarnya Vdd yang digunakan

digunakan rumus daya yaitu

45

.

Dari persamaan di atas akan dihasilkan tegangan maksimum Vp yang diperlukan

sebesar 8.94 Volt.

.

hasil perhitungan tersebut adalah tegangan catu daya minimum yang

digunakan untuk menghasilkan daya maksimum pada keluaran sebesar 20Watt. Pada

perancangan akan digunakan sebesar 5V. Sehingga catu daya positif dan negatif

yang digunakan dalam penguat audio yang dibuat adalah 5V dan -5V.

Efisiensi dari penguat yang diharapkan adalah lebih besar dari 85%. Efisiensi

dari penguat dipengaruhi oleh komponen MOSFET yang dipakai. Efsiensi merupakan

perbandingan antara daya yang masuk ke dalam penyuara dibandingkan dengan daya

keluaran yang disuply oleh catu daya kepada rangkaian secara keseluruhan. Pada

rangkaian penguat kelas D ini efisiensi hanya akan dilihat pada bagian keluaran karena

rangkaian lainnya adalah rangkaian tapis dengan opamp dan rangkaian logika yang

menarik arus dari catu daya lebih sedikit (skala miliAmpere) jika dibandingkan dengan

arus dari catu daya yang ditarik oleh bagian keluaran (skala Ampere).

Disipasi daya pada MOSFET akan mengurangi efisiensi dari penguat audio

kelas D yang dibuat. Disipasi daya yang terjadi pada MOSFET akan bergantung pada

parameter . Dimana ini merupakan besarnya hambatan (Ohm) pada

drain-source MOSFET ketika MOSFET berada dalam kondisi saturasi (sedang bekerja

pada daerah triode).

Gambar 3.19. Kondisi MOSFET ketika Keluarannya adalah ’1’.

46

Gambar 3.19 memperlihatkan salah satu contoh kondisi keluaran dari full bridge

MOSFET. Jika efisiensi pada penguat kelas D ditinjau dari keluaran H-bridge saja maka

efisiensi pada penyuara adalah sebesar,

.

yang dipakai sebagai beban adalah penyuara 4 Ohm. Pada perancangan,

digunakan dua pasangan MOSFET tipe P dan tipe N yaitu IRF540 dan IRF9530. Alasan

dari pemilihan komponen ini adalah MOSFET tipe ini mempunyai yang kecil

yaitu untuk IRF540 adalah 0.055 Ohm dan untuk IRF9540 adalah 0.3 Ohm.

Dari penggunaan komponen tersebut, effisiensi hasil perhitungan adalah sebesar

91.95%. Namun, pada kondisi sebenarnya effisiensi penguat tidak dapat lebih besar dari

effisiensi hasil perhitungan, karena masih ada faktor seperti disipasi daya yang muncul

pada proses switching yang terjadi pada gate MOSFET serta disipasi daya pada

komponen-komponen lainnya yang dipakai.

3.2.4.3.2.4.3.2.4.3.2.4. GambaranGambaranGambaranGambaran PerancanganPerancanganPerancanganPerancangan PenguatPenguatPenguatPenguat KelasKelasKelasKelas DDDDKeseluruhanKeseluruhanKeseluruhanKeseluruhan

Diagram kotak perancangan penguat dapat dilihat pada Gambar 3.20.

Gambar 3.20. Diagram Kotak Perancangan Penguat Kelas D Keseluruhan.

47

Pada perancangan, isyarat keluaran sebelum diumpan balik akan dilemahkan

sebesar 0,1 kali. Hal ini bertujuan agar isyarat masukan dari tapis W yaitu isyarat

masukan dikurangi isyarat keluaran tidak terpotong pada batas catu-daya (clipping).