algoritma-perkalian

7/23/2019 algoritma-perkalian

http://slidepdf.com/reader/full/algoritma-perkalian 1/16

1. PENDAHULUAN

Ada empat metode komputasi dasar yang dilakukan oleh ALU komputer. Salah

satunya adalah perkalian. Sebenarnya perkalian didalam komputer dilakukan dalam

bentuk penjumlahan dan pergeseran yang dikerjakan seara berulang!ulang. Hal ini

membuat proses perkalian menjadi sangat lama" terutama apabila perkalian yangdilakukan melibatkan banyak operand #multioperand$.

Sudah banyak algoritma yang dikembangkan untuk mengatasi hal tersebut.

Diantaranya adalah LU% #Look up table$ multiplier" Logarithmi &ultiplier" ripple

arry array multiplier" &S' (rst algorithm multiplier dan masih banyak lagi yang

lainnya. )ebanyakan algoritma tersebut diterapkan untuk melakukan proses

perkalian seara paralel. Paper ini mengemukakan suatu algoritma perkalian paralel

yang menggabungkan kedua teknik algoritma yang telah dikembangkan

sebelumnya" yaitu Logarithmi &ultiplier dan &ulti!operand &S' (rst adder.

Perkalian dengan logaritmik diperkenalkan pertama kali oleh *.N &ithell. Pada

dasarnya sistem perkalian dengan menggunakan logaritmik ini dimaksudkan untuk

memperepat +aktu proses komputasi perkalian yang dilakukan oleh ,PU" karena

dalam perkalian dengan menggunakan logaritmik dilakukan dengan menjumlahkan

operand satu dengan lainnya. )onsep logaritmik ini juga bisa digunakan untuk

pembagian karena pembagian logaritmik sama dengan pengurangan nilai

logaritmik dari masing!masing operand tersebut. )onsep perkalian dengan

menggunakan logaritmik ini biasanya digunakan dalam pemrosesan sinyal" karena

pada aplikasi tersebut error yang terjadi masih dapat ditolerir.

)onsep penjumlahan untuk multioperand dengan menggunakan metode &S' (srt

adder adalah suatu konsep metode untuk menjumlahkan sejumlah bilangan dimulai

dari bit &'S!nya terlebih dahulu. Dengan metode ini maka hasil yang diinginkandapat lebih epat tersedia sesuai dengan tenggat +aktu yang diberikan. Dengan

demikian maka metode ini dapat digunakan atau diaplikasikan dalam sistem yang

berbasis real time #+aktu!nyata$. Dalam paper ini kedua konsep tersebut

digabungkan dengan harapan dapat menurunkan +aktu yang dibutuhkan untuk

memproses suatu perkalian dengan banyak operand" atau dengan kata lain

meningkatkan per-ormansi komputer dalam melakukan perkalian dengan banyak

operand.

. AL/02%&A DAN &0DEL AS2%E)%U

Algoritma dan Arsitektur Perkalian Shi-t and Add )on3ensional

Unit perkalian shi-t!and!add kon3ensional" melakukan proses perkalian dimulai dari

bit LS' dilanjutkan

sampai &S' dan memproses semua bit multiplier" disebut LS'!P41. Arsitektur

rangkaian terlihat pada



/ambar 1 )eluaran bit dari multiple5er #&U6$ akan di AND dengan bit!bit

multipliand" hasilnya disimpan diregister dan digeser #shi-t$ sebanyak iterasi

proses. Hasil operasi ini dijumlahkan dengan isi akumulator dan di simpan kembali

di akumulator. Proses ini di 2N%ELL2/EN% S7S%E&S AND ,0N%0L S7S%E&S Seminar

Nasional 8So-t ,omputing" 2ntelligent Systems and 2n-ormation %ehnology9 #S22%

44:$ ;!4ulangi untuk setiap bit multiplier sampai bit &S'. Hasil akhir terdapat di

akumulator.

Untuk perkalian multioperand" maka perkalian operand ke!; akan dilakukan

terhadap hasil dari operasi perkalian antara operand 1 dan . )omputasi ini terus

berlangsung sampai semua operand selesai dikomputasi.

/ambar 1. Arsitektur unit perkalian shi-t!and!add kon3ensional

Algoritma dan &odel Arsitektur Perkalian Logaritmik 0perand

2de dasar dari perkalian dengan metode logaritmik adalah karena perkalian dalam

logaritmik dilakukan

dalam bentuk penjumlahan" sesuai dengan yang tertulis pada persamaan #1$ dan

#$. Dengan demikian ,PU hanya bertugas untuk melakukan proses komputasi

penjumlahan bukan perkalian.

Log #A 5 '$ < Log A = Log ' #1$

Log #A 5 '$ < LogA = Log'. #$

A5'< antilog #logA = log'$ #;$

7ang perlu diperhitungkan dalam konsep perkalian logaritmik ini adalah masalah

kon3ersi ke nilai logaritmik dan error yang terjadi pada saat kita mengkon3ert

bilangan ke dalam bentuk logaritmiknya dan juga mengembalikannya ke bentuk

semula. *adi kesalahan yang terjadi dilakukan sebanyak kali dan mungkin dengan

tingkat atau nilai kesalahan yang berbeda.

Algoritma perkalian logaritmik antara dua bilangan yang didasarkan padapersamaan #;$ adalah sebagai berikut>

1. Ambil dua buah bilangan biner" masukkan kedua bilangan tersebut masing!

masing ke dalam register A dan '.

. )on3ert kedua bilangan dalam register tersebut ke dalam nilai logaritma basis

dan masukkan ke dalam register , dan D



;. Lakukan penjumlahan isi dari register , dan D dan simpan hasilnya pada

Aumulator.

?. )on3ert hasil penjumlahan tersebut menjadi bilangan biner kembali dengan

menggunakan antilogaritmik basis dan masukkan hasilnya pada suatu register

hasil.

Seara umum hard+are dari algoritma tersebut dapat dilihat pada blok diagram

perkalian logaritmik seperti yang terlihat pada gambar .

Ada beberapa pendekatan atau konsep yang digunakan untuk melakukan proses

kon3ersi ke dalam nilai logaritma dan sebaliknya seperti" pure look up table #LU%

murni$" LU% dengan interpolator" nonlinear LU% dan interpolator" algoritma rekursi-

atau segmentasi dari kur3a logaritmik. &asing!masing pendekatan tersebut dapat

di+ujudkan dalam bentuk hard+are yang berbeda sehingga otomatis proses

komputasi perkalian seara keseluruhan juga berbeda.

Antilog6

'ilangan A 'ilangan '

Log A Log '

Adder

LogA = Log'<6

7

egister A egister '

egister , egister D

/ambar . 'lok diagram perkalian logaritmik operand

Algoritma dan &odel Arsitektur Penjumlahan

&ultioperand dengan &S' @irst bit Proess Algoritma ini diaplikasikan untuk sistem+aktu nyata #real!time system$. Perbedaan algoritma penjumlahan ini dengan

algoritma penjumlahan yang kon3ensional terletak pada urutan penjumlahan yang

dilakukan. Pada algoritma penjumlahan kon3ensional bit yang dijumlahkan terlebih

dahulu adalah bit LS' #Least Signi(ant 'it$ yang terletak paling akhir dan bernilai

paling keil" kemudian hasilnya diakumulasikan dengan penjumlahan bit yang

terletak setelahnya. Demikian proses tersebut dilakukan sampai terakhir bit &S'

#&ost Signi(ant 'it$ selesai dijumlahkan. 2N%ELL2/EN% S7S%E&S AND ,0N%0L

S7S%E&S

Seminar Nasional 8So-t ,omputing" 2ntelligent Systems and 2n-ormation %ehnology9

#S22% 44:$ ;!1 Sedangkan pada algoritma berikut ini yang pertama kalidijumlahkan adalah bit &S'" lalu dilanjutkan dengan bit &S'!1 dan seterusnya

sampai bit terakhir #LS'$ selesai dijumlahkan. Algoritma penjumlahan

multioperand &S' (rst adalah sebagai berikut >

1. &asukkan semua operand n bit ke dalam N register.

. Untuk N operand dengan n bit data" lakukan langkah!langkah berikut>



a. *umlahkan semua bit &S' dari tiap operand dan letakkan hasilnya pada

Aumulator. )arena penjumlahannya dilakukan dengan ounter" maka hasilnya

harus diatur dengan bit plaer" setelah itu dapat disimpan di Aumulator.

b. *umlahkan semua bit &S'!1 dari tiap operand dan jumlahkan hasilnya dengan

yang tersimpan di Aumulator dan simpan hasilnya di Aumulator kembali.

. Lakukan langkah!langkah di atas sampai bit LS' dari tiap operand tersebutselesai dijumlahkan.

Dengan menggunakan algoritma penjumlahan di atas" maka sebelum penjumlahan

sampai bit LS' selesai dilakukan kita telah dapat menggunakan hasil yang

tersimpan di Aumulator" tentu saja dengan sedikit -aktor error. Hal ini sangat

berguna untuk memenuhi tenggat +aktu yang telah ditetapkan" sehingga data yang

disimpan di Aumulator tetap dapat diambil dan digunakan +alaupun proses

komputasi penjumlahan belum selesai dilaksanakan. /ambar ; memperlihatkan

arsitektur penjumlahan &S' (rst bit untuk 1 operand dengan 1 bit data.

egister

.Adder

Aumulator

A '

,

ounter

,ounter pulsa #?

bit synh.binary

ounter$ 'it plaer

1 bit

d4

d1d

dB

d14

d11

.

.

.

e4 e1 e e;

4 bit

4 bit1

1

4 1B

&S' LS'

lok

/ambar ;. Arsitektur penjumlahan multioperand &S'



(rst bit C1

Algoritma Perkalian Logaritmik &ultioperand

Seperti telah disebutkan sebelumnya" metode ini adalah penggabungan dari kedua

metode yang telah dijelaskan pada subbab .1 dan .. *adi konsepnya adalah

melakukan perkalian untuk banyak operand dengan menggunakan menjumlahkannilai logaritmik dari tiap operand tersebut. )onsepnya didasarkan pada persamaan

#?$ berikut ini>

Log #A5'5...5N$ < LogA=Log'=...=LogN #?$ *adi seara umum ,PU hanya

akan melakukan proses penjumlahan untuk sejumlah operand. Namun untuk

memperepat hasil penjumlahan maka proses penjumlahan yang digunakan bukan

penjumlahan yang kon3ensional" melainkan dengan menggunakan algoritma

penjumlahan mulai dari bit &S' sampai ke bit LS'.

Untuk mendapatkan hasil logaritmik basis dari tiap operand dan

mengembalikannya ke bentuk asal akan digunakan sebuah look up table yang

didalamnya digabungkan dengan konsep segmentasi" sehingga komputer tidak

perlu melakukan proses komputasi untuk menari nilai logaritmik dari suatu

operand tetapi hanya melihat ke dalam tabel lookup yang ada. Dengan demikian

+aktu proses yang dilakukan tidak akan bertambah lama dengan proses untuk

mendapatkan nilai logaritmik dari tiap operand.

Arsitektur dari sistem ini dibatasi untuk operand bit dan dapat melakukan

perkalian untuk operand juga. Dengan kata lain operasi maksimum dari perkalian

yang dapat dilakukan adalah :: yang akan menghasilkan nilai

1.FF14;;:5141B atau antilog 1. Untuk setiap isi register 1 sampai dengan

ookkan dengan LU% nilai logaritmik basis yang telah disediakan. )emudianambil data dari LU% dan masukkan ke dalam register B sampai 1 untuk masing!

masing operand. dari ;.B:?F:. Hal ini berarti maksimum bit data yang

dihasilkan dari perkalian operand bit dengan look up table adalah 1; bit"

dimana bit a+al untuk merepresentasikan bit &S'!nya terletak pada bit ke!n dan

F bit sisanya langsung diletakkan dibelakang bit tersebut" namun untuk hasil yang

sebenarnya setelah dilakukan kon3ersi ke LU% antilog adalah ? bit data. &odel

arsitektur untuk perkalian multioperand dengan -ungsi logaritmik dan &S' (rst bit

dapat dilihat pada gambar ?.

Algoritma untuk perkalian buah operand bit adalah sebagai berikut >. Lakukan algoritma penjumlahan untuk multioperand dengan memulai dari bit

&S' seperti yang telah dijelaskan pada bagian .. 2N%ELL2/EN% S7S%E&S AND

,0N%0L S7S%E&S Seminar Nasional 8So-t ,omputing" 2ntelligent Systems and

2n-ormation %ehnology9 #S22% 44:$ ;!

;. Hasil penjumlahan yang ada pada Aumulator diookkan dengan LU%

antilogaritmik basis untuk mendapatkan nilai yang sebenarnya.

?. Data pada Aumulator diookkan pada LU% antilog



untuk mendapatkan hasil yang sebenarnya.

egisters ' .

.

.

AdderAumulator

A '

,

ounter

,ounter pulsa

#? bit

synh.binary

ounter$

'it plaer

14 bit

d4

d1

d

d:

d

dF

.

.

.

e4 e1 e

1;bit

1; bit

B

1

4 1

&S' LS'

lok

egisters

A.

.

.

1

LU% A

#Log$

LU% '

#Antilog$



egister Hasil

? bit

? bit 14 bit

e;

/ambar ?. &odel arsitektur perkalian multioperanddengan -ungsi logaritmik

@ormat untuk LU%!nya sendiri dapat dilihat pada gambar : dan gambar . Dan untuk

mendapatkan nilai!nilai seperti yang terdapat pada LU% digunakan metode

segmentasi. Dengan metode ini operand bit dikon3ert menjadi 14 bit" dimana ;

bit pertama merepresentasikan bit &S' sebagai nilai bilangan bulat dari hasil

logaritmik basis " dan F bit sisanya merepresentasikan nilai mantissanya.

44444444

44444441

44444414

44444411

44444144

11111141

11111114

11111111

11111144

11111411

444 4444444

444 1444444

441 4444444441 1444444

414 4444444

111 1111411

111 1111144

111 1111141

111 1111114

111 1111111

14 bit

LU% A

#Log$

/ambar :. Look up table logaritmik basis

4444444444444 44444444444444441

? bit < 1 digit he5a

4444444444441

4444444444414

4444444444411



1111111111141

1111111111114

1111111111111

1111111111144

44444444444444411

4444444444444441444444444444444;1

14444444444444F,1

14444444444444FD1

14444444444444FE1

14444444444444F@1

LU% '

#Antilog$

/ambar . Look up table antilogaritmik basis

;. ,0N%0H DAN ANAL2SA )ASUS

'erikut akan diberikan ontoh kasus perkalian berikut analisa perbandingan dari

kedua algoritma tersebut #kon3ensional dan logaritmik$

;.1 )asus 1

egister 1G> 1"";"?":""1"1 #representasikan dalam biner$

1 > 44444441 > 0perand 1

> 44444414 > 0perand ; > 44444411 > 0perand ;

? > 44444144 > 0perand ?

: > 44444141 > 0perand :

> 44444414 > 0perand

F > 44444441 > 0perand F

> 44444441 > 0perand

A >< 1 5 5 ; 5 ? 5 : 5 5 F 5

egister Hasil >< Aumulator #)on3ensional$

Look up table ' #Logaritmik $

;.1.1 Perkalian kon3ensional

%abel 1. Proses perkalian kon3ensional kasus 1

Langkah>2terasi 0perand

A 0perand ' Hasil Aumulator

1> 44444441 44444414 44444414

> 44444414 44444411 44444114



;> 44444114 44444144 44411444

?> 44411444 44444141 41111444

:> 41111444 44444414 11114444

> 11114444 44444441 11114444

F> 11114444 44444441 11114444

2N%ELL2/EN% S7S%E&S AND ,0N%0L S7S%E&SSeminar Nasional 8So-t ,omputing" 2ntelligent Systems and 2n-ormation %ehnology9

#S22% 44:$

;!;

;.1. Perkalian &ultioperand Dengan @ungsi Logaritmik dan &S' @irst bit Adderr.

%abel . Proses perkalian dengan -ungsi logaritmik dan &S' (st bit adder kasus 1

,lok 0perand

#A dan '$

Aumulator #'$

1

A >

' >

1444444444444

4444444444444

1444444444444

A >

' >

4144444444444

1444444444444

1144444444444;

A >

' >

4414444444444

1144444444444

1114444444444

?

A >

' >

44414444444441114444444444

1111444444444

:

A >

' >

4444144444444

1111444444444



1111144444444

A >

' >

4444414444444

11111444444441111114444444

F

A >

' >

4444441444444

1111114444444

1111111444444

A >

' >

4444444144444

1111111444444

1111111144444

B

A >

' >

4444444414444

1111111144444

1111111114444

14

A >' >

4444444441444

1111111114444

1111111111444

Hasil dari Aumulator belum dapat dipergunakan langsung tetapi harus dikon3ert

terlebih dahulu ke

bentuk antilog!nya. Pada Aumulator terdapat 1; bit data > 4441111144444" dari

data ini dapat diketahui bah+a bit pertama merepresentasikan bit &S'!nya" yaitu

bit ke!F" dan bit sisanya diletakkan dibelakang bit &S' tersebut sehingga hasilnyamenjadi 11144444 < ?14

Langkah>

2terasi

. Hasil perkalian yang sebenarnya adalah ?4"

jadi ada selisih data yang disebut juga sebagai -aktor

error.



;. )asus

eg 1G> ::"::"::"::"::"::"::"::

1 > 11111111 > 0perand 1

> 11111111 > 0perand

; > 11111111 > 0perand ;? > 11111111 > 0perand ?

: > 11111111 > 0perand :

> 11111111 > 0perand

F > 11111111 > 0perand F

> 11111111 > 0perand

A >< 1 5 5 ; 5 ? 5 : 5 5 F 5

egister Hasil >< Aumulator #)on3ensional$

Look up table ' #Logaritmik$

;..1 Perkalian )on3ensional

%abel ;. Proses perkalian kon3ensional kasus

0perand A 0perand

'

Hasil Aumulator

1> 11111111 11111111 1111111444444441

> 1111111444444441 11111111

11111141444444141

1111111

;>1111114144444414

11111111

11111111

11111144444441411

111114444444441

?>

1111114444444141

1111114444444441

11111111

1111141144441441111141144444414411

111111

:>

1111141144441441

1111411444444144

11111111

11111111



11111414444411141

11411444444111411

11141444444441

>

1111141444441114

11141144444411141111141444444441

11111111

11111441444141441

14111414414441411

14141144444114111

11111

F>

1111144144414144

1141114144144414

1114141144444114

11111111

11111111

11111444444114111

14414444144414111

44144444411411111

1144444444441

;.. Perkalian &ultioperand dengan @ungsi Loga!

ritmik dan &S' @irst bit.

%abel ?. Proses perkalian dengan -ungsi logaritmik dan&S' (st bit adder kasus

,lok 0perand

#A dan '$

Aumulator #'$

1

A >

' >

4444444444444

4444444444444

4444444444444

A >

' >

4441444444444

4444444444444

4441444444444

;



A >

' >

4444114444444

4441444444444

4441114444444

?A >

' >

4444441444444

4441114444444

4441111444444

:

A >

' >

4444444144444

4441111444444

4441111144444

A >

' >

4444444444444

4441111144444

4441111144444

F

A >

' >

44444444444444441111144444

4441111144444

A >

' >

4444444444444

4441111144444

4441111144444

B

A >' >

4444444444444

4441111144444

4441111144444

14

A >

' >



4444444444444

4441111144444

4441111144444

'erdasarkan look up table" maka didapatkan hasilnya

adalah >11111444444444444444444444444444444444444

44444444444444444444444<@444444444444441

@444444444444441 < 1FF4;;1?41114

Hasil yang sebenarnya adalah >

::

< 1FF14;;?F1B4:

2N%ELL2/EN% S7S%E&S AND ,0N%0L S7S%E&S

Seminar Nasional 8So-t ,omputing" 2ntelligent Systems and 2n-ormation %ehnology9

#S22% 44:$

;!?

;.; Analisa )asus

'erdasarkan kedua kasus yang diujikan" ternyata pada algoritma yang baru

didapatkan error #kesalahan$ yang merupakan selisih dari nilai hasil komputasi

kon3ensional dengan algoritma yang baru. Semakin banyak operand dan semakin

besar data" maka kesalahan yang terjadi juga semakin besar. Untuk lama proses

yang dibutuhkan oleh komputasi perkalian yang dilakukan seara kon3ensional dan

logaritmik harus dihitung dengan melakukan semaam simulasi dengan suatu

program tertentu agar didapatkan hasil yang akurat.

Namun pada paper ini hanya diberikan suatu asumsi atau anggapan" yangkemudian akan dipakai untuk

melakukan perhitungan lama proses perkalian yang dilakukan oleh kedua algoritma

tersebut. Asumsi!asumsi yang digunakan sebagai dasar perhitungan adalah

sebagai berikut >

1. aktu akses untuk menari data pada LU% A dan ' masing!masing adalah 1

lok yle.

. aktu yang dibutuhkan untuk menghitung #melalui ounter$ tiap bit dari

operand adalah 1 lok yle.

;. aktu yang dibutuhkan untuk menjumlahkan buah operand adalah 1 lok

yle #algoritma baru$.?. aktu yang dibutuhkan untuk melakukan perkalian antara dua buah operand

pada algoritma perkalian kon3ensional adalah lok yle.

'erdasarkan asumsi!asumsi yang dikemukakan di atas" maka +aktu yang

dibutuhkan dari setiap proses yang dilakukan oleh kedua algoritma tersebut dalam

melakukan perkalian operan bit adalah sebagai

berikut >

1. Algoritma perkalian kon3ensional> 5 < ? lok yle



. Algoritma perkalian logaritmik dan &S' (rst bit

a. aktu yang dibutuhkan untuk mengakses LU% A untuk mendapatkan nilai

logaritmik dari operand adalah 5 1 < lok yle.

b. aktu yang dibutuhkan untuk mengakses LU% ' dan mendapatkan nilai antilog

dari operand juga sebanyak lok yle.

. aktu yang dibutuhkan untuk melakukan perhitungan dengan ounter sebanyak14 bit adalah 14 lok yle.

d. aktu yang dibutuhkan untuk melakukan penjumlahan adalah 14 lok yle.

*adi total +aktu yang dibutuhkan untuk melakukan perkalian operand dengan

algoritma ini adalah ; lok yle.

'erdasarkan hasil +aktu yang didapatkan dari perbandingan kedua algoritma di

atas" ternyata algoritma yang baru membutuhkan +aktu akses yang lebih singkat

bila dibandingkan dengan algoritma perkalian kon3ensional. Selain itu pada iterasi

ke! hasil dari Aumulator sudah dapat diambil dan diookkan ke LU% ' untuk

mendapatkan hasilnya bila data tersebut sudah harus tersedia pada +aktu itu.

Namun tentu saja" ada -aktor error yang harus dipertimbangkan.

?. )ES2&PULAN DAN SAAN

?.1 )esimpulan

)esimpulan yang dapat diambil dari pemaparan ini adalah sebagai berikut>

1. Perkalian dengan menggunakan algoritma perkalian dengan logaritmik lebih

epat dan e(sien" karena

hanya membutuhkan proses penjumlahan.

. Ada penambahan +aktu untuk mendapatkan nilai logaritmik dan antilog dengan

mengakses ke LU%yang telah tersedia.

;. Penggunaan LU% masih dapat dimungkinkan untuk operand dengan jumlah bit

data yang tidak terlalu

besar.

?. Pemakaian LU% dapat menghemat +aktu akses untuk mendapatkan hasil

logaritmik dan antilog dibandingkan bila harus didapatkan dengan proses

komputasi.

:. Ada -aktor error yang harus dipertimbangkan dalam algoritma perkaliam

multioperand dengan -ungsi logaritmik dan &'S (rst bit ini.

?. Saran

Saran!saran yang dapat diberikan untuk pengembangan sistem ini adalah>

1. &odel arsitektur yang diberikan dapat dikembangkan untuk N operand dengan n

bit data.

. 'ila tidak ingin memakan memori yang besar dapat digunakan proses komputasi

untuk menari nilai



logaritmik dan antilogaritmik. Hal ini terutama dilakukan untuk operand dengan

jumlah data yang besar" karena untuk itu dibutuhkan look up table dengan

kapasitas yang besar pula.

;. Perbandingan dan analisis sebaiknya dilakukan dengan menggunakan so-t+are

tertentu untuk melakukan simulasi terhadap kedua algoritma tersebut dengan

berbagai kasus.?. Algoritma ini akan lebih baik bila dikembangkan untuk melakukan error koreksi

dengan tujuan mengurangi error yang terjadi sehingga hasil yang didapat lebih

akurat.

DA@%A PUS%A)A

C1 )uspriyanto" )erlooIa" 7.7." %o+ard Ne+ eal %ime Proessor > %he &ultioperand&S'!@irst eal!%ime Adder" Proeedings o- DSDJ44? Euromiro Symposium on

Digital System Design" ennes!@rane" 2EEE ,omputer Soiety" 44?.

C S. amas+amy." . Si-erd" 8,&0S KLS2 2mplementation o- A Digital Logarithmi

&ultiplier9" Proeedings o- the 2EEE National Aerospae and Eletroni

,on-erene" 3ol 1" pp B1!B?" &ay 1BB

C; )uspriyanto" AndriIal" 8Algoritma Perkalian aktu Nyata Dengan &etoda &S'

@ist 'it!1 Proess #&S'!P1$9.

C? &Laren Dunan"82mpro3ed &ithell!'ased Logarithmi &ultiplier -or Lo+!po+er

DSP Appliations9" Sponsored by ,adene Design Systems 2n. And the

Engineering Physyal Sienes esearh ,ounil #ESP,$

algoritma-perkalian

Documents

Transcript of algoritma-perkalian