Download - Teknik Digital Counter

Transcript
Page 1: Teknik Digital Counter

BAB VIII

PENCACAH (COUNTER)

8.1 Pendahuluan

Pencacah digital adalah sekumpulan FF yang berubah keadaan keluaran

nya dalam merespon pulsa-pulsa yang diberikan pada masukannya. Susunan

beberapa FF tersebut menghasilkan bilangan biner ekivalen dari jumlah pulsa

total yang diberikan pada saat itu.

Pencacah banyak digunakan pada sistem digital, diantaranya sebagai

penghitung pulsa, pembagi frekuensi, pewaktu, penunda waktu dan sebagainya.

Berdasarkan Clock yang diberikan pada FF, maka Pencacah dikelompokkan

menjadi Pencacah tidak serempak (Asynchronous) dan serempak (Synchronous).

8.2 Pencacah Tak Serempak (Asynchronous) / Ripple / Serial

Jenis Pencacah ini paling sederhana dan tersusun dari FF yang sejenis (SC,

JK, T atau D) yang keluarannya Q (atau Q) dihubungkan dengan masukan Clock

FF berikutnya, sehingga semua keluaran FF tidak berubah bersamaan dengan

adanya pulsa Clock. Perubahan keadaan keluaran tiap FF terjadi pada setiap sisi

naik (atau turun) dari masukan Clocknya.

Suatu Pencacah, apabila perubahan hitungan keluarannya naik dari

hitungan awalnya (misalnya 0000) dinamakan Pencacah naik / maju (Up-

Counter). Sebaliknya, apabila perubahan hitungan keluarannya turun dari

hitungan awalnya (misalnya 1111) dinamakan Pencacah turun / mundur (Down-

Counter). Jumlah masukan pulsa Clock yang menyebabkan Pencacah kembali ke

hitungan awalnya dinamakan modulus Pencacah, yaitu jumlah total keadaan

keluaran yang berbeda (termasuk nol) dari Pencacah yang dinyatakan :

Jumlah Modulus Pencacah = 2N N = Jumlah FF

Gambar 8.1 menunjukkan diagram logika Pencacah naik ripple 3 bit dari

FF-JK dengan diagram waktu dan tabel hitungannya. Masukan J dan K dibuat

berlogika 1, agar keluarannya berubah terus (toggle). Karena N = 3, maka jumlah

modulusnya = 23 = 8, jadi ada 8 macam perubahan pada keluaran yaitu naik dari

000 sampai 111.

127

Page 2: Teknik Digital Counter

128

(a) Tabel Kebenaran Pencacah Naik Asinkron 3-bit dari FF-JK

ClockKeluaran

HitunganQC QB QA

0 0 0 0 01 0 0 1 12 0 1 0 23 0 1 1 34 1 0 0 45 1 0 1 56 1 1 0 67 1 1 1 78 0 0 0 09 0 0 1 110 0 1 0 2

(b) Diagram Rangkaian Pencacah Naik Asinkron 3-bit dari FF-JK

(c) Bentuk Gelombang Pencacah Naik Asinkron 3-bit dari FF-JK

Gambar 8.1 Pencacah Naik Asinkron 3-bit dari FF-JK

Sedangkan gambar 8.2 adalah Pencacah turun ripple 3 bit dari FF-JK.

Perbedaan gambar 8.2 dengan gambar 8.1 diatas adalah keluaran Pencacah dari

keluaran Q.

Page 3: Teknik Digital Counter

129

(a) Tabel Kebenaran Pencacah Turun Asinkron 3-bit dari FF-JK

ClockKeluaran

HitunganQC QB QA

0 0 0 0 01 1 1 1 72 1 1 1 63 1 0 1 54 1 0 0 45 0 1 1 36 0 1 0 27 0 0 1 18 0 0 0 09 1 1 1 710 1 1 0 6

(b) Diagram Rangkaian Pencacah Turun Asinkron 3-bit dari FF-JK

(c) Bentuk Gelombang Pencacah Turun Asinkron 3-bit dari FF-JK

Gambar 8.2 Pencacah Naik Asinkron 3-bit dari FF-JK

Page 4: Teknik Digital Counter

130

Pencacah diatas memerlukan 8 pulsa Clock dalam satu siklus untuk

kembali ke keadaan awal dan karena frekuensi keluaran setiap FF adalah setengah

frekuensi masukan Clock (atau lebar pulsa keluaran setiap FF adalah dua kali

lebar pulsa masukan Clock), maka frekuensi keluaran QC adalah 1/8 frekuensi

pulsa Clock, sehingga dinamakan juga sebagai Pencacah pembagi 8.

8.2.1 Pencacah Dengan Jumlah Modulus < 2N

Jumlah maksimummodulus suatu Pencacah dibatasi oleh jumlah FF yang

digunakan Pencacah, namun dapat dimodifikasi untuk mendapatkan jumlah

modulus kurang dari 2N, dengan melompati bagian urutan hitungan yang tidak

dikehendaki. Contohnya urutan hitungan sebagai berikut :

000 001 010 011 100 101

Gambar 8.3 Urutan Hitungan Pencacah Naik Ripple Mod-6

Pencacah diatas menghitung dari 000 (nol) sampai 101 (lima) lalu kembali

ke 000 lagi, hitungan 110 (enam) dan 111 (tujuh) dilompati, sehingga ada 6

keadaan yang berbeda, untuk itu dinamakan Pencacah naik asinkron modulus-6.

Untuk memperoleh rangkaian Pencacahnya maka pada saat hitungan ke enam

yaitu 110 untuk itu keluaran QC, QB dan QA dihubungkan ke Gate NAND yang

menghasilkan keluaran 0 digunakan untuk me-reset (clear) Pencacah tersebut ke

000, seperti ditunjukkan pada gambar 8.4 dibawah.

Kembali

(a) Diagram Rangkaian Pencacah Naik Asinkron Mod-6

Page 5: Teknik Digital Counter

131

(b) Bentuk Gelombang Pencacah Naik Asinkron Mod-6

Gambar 8.4 Pencacah Naik Asinkron Mod-6

Dari gambar 8.4 diatas tampak bahwa bentuk gelombang pada keluaran

QB muncul pulsa sesaat (spike atau glitch) setelah terjadi pulsa Clock ke-6 dan ke-

12 yang disebabkan oleh terjadinya hitungan 110 (6) sebelum reset (clear).

Keluaran QC mempunyai frekuensi 1/6 dari frekuensi pulsa Clock atau dengan

kata lain Pencacah mod-6 membagi frekuensi pulsa masukan Clock dengan 6.

Pencacah asinkron diatas dapat dimodifikasi sehingga mempunyai urutan

hitungan yang lain, misalnya :

000 001 010 011 100 101 110

Gambar 8.5 Urutan Hitungan Pencacah Naik Ripple Mod-6 Berhenti Sendiri

Gambar 8.6 Pencacah Naik Ripple Mod-6 Berhenti Sendiri

Berhenti

Page 6: Teknik Digital Counter

132

Agar Pencacah berhenti sendiri (self stopping) maka keadaan menyimpan

(memory) dari sebuah FF digunakan untuk menghentikan hitungan, jadi pada

hitungan 110 (6) keluaran QC, QB dan QA dihubungkan ke Gate NAND yang

keluarannya dihubungkan ke masukan J-K FF pertama (FFA) sehingga hitungan

Pencacah berhenti, seperti ditunjukkan pada gambar 8.6 dibawah.

8.3 Penundaan Perambatan (Propagation Delay) Pada Pencacah Ripple

Pencacah ripple termasuk Pencacah biner yang sederhana rangkaiannya,

karena memerlukan hanya sedikit komponen untuk menghasilkan urutan hitungan

yang diinginkan. Kelemahannya adalah waktu operasinya yang relatif lebih lama,

karena FF kedua tidak akan merespon masukannya sampai waktu penundaan

perambatan tpd dari FF pertama, disebabkan masukan Clocknya berasal dari

keluaran FF pertama. Sedangkan FF ketiga tidak akan merespon masukannya

sampai waktu penundaan perambatan tpd dari FF kedua, karena masukan Clocknya

berasal dari keluaran FF kedua, atau 2 x tpd setelah pulsa Clock diberikan, dan

seterusnya. Jadi penundaan perambatan total Pencacah ripple dengan sejumlah N

FF tidak dapat berubah keadaan sampai N x tpd setelah pulsa Clock diberikan.

Gambar 8.7 mengilustrasikan penundaan perambatan Pencacah naik ripple 3-bit

dengan perioda pulsa Clock T = 1000 ndetik dan penundaan perambatan tiap FF

tpd = 50 ndetik.

Gambar 8.7 Penundaan Perambatan Pencacah Naik Ripple 3-bit

Page 7: Teknik Digital Counter

133

Dari gambar diatas tampak bahwa urutan hitungan beroperasi normal

walaupun terjadi penundaan perambatan 150 ndetik, ini menjadi masalah bila

perioda pulsa Clock 100 ndetik yang menyebabkan terjadinya kesalahan hitungan,

demikian juga apabila penundaan perambatan tiap FF mendekati perioda pulsa

Clock. Untuk mengatasinya, maka besarnya perioda pulsa Clock adalah :

atau

Contohnya Pencacah ripple 3-bit dengan tpd = 50 ndetik memerlukan frekuensi

maksimum pulsa Clock adalah

Jadi semakin banyak jumlah FF pada Pencacah ripple, maka semakin

besar total penundaan perambatan tpd semakin besar dan menyebabkan fmaks

semakin kecil. Misalnya Pencacah ripple 5-bit dengan tpd 50ndetik, maka fmaks =

4 MHz.

Karena alasan itu maka Pencacah ripple tidak sesuai digunakan pada

frekuensi yang sangat tinggi.

8.4 IC Pencacah Ripple

IC 7493 adalah Pencacah ripple 4-bit yang didalamnya terdiri dari mod-2

dan mod-8, sehingga bisa digunakan sebagai Pencacah mod-2, mod-8, mod-10

dan mod-12 atau mod-16. Gambar 8.8 menunjukkan diagram logika 7493, yang

mempunyai 2 masukan Clock. Masukan CLKA untuk FFA sebagai Pencacah mod-

2, sedangkan masukan CLKB untuk FFB, FFC dan FFD sebagai Pencacah mod-8.

Dengan menghubungkan keluaran QA ke masukan CLKB atau keluaran QD ke

masukan CLKA, maka diperoleh Pencacah mod-16. Semua FF bisa direset (clear)

melalui masukan R01 dan R02 yang keduanya aktif tinggi, sehingga 7493 dapat

disusun sebagai mod-10 (dengan menghubungkan keluaran QB ke masukan

R01dan keluaran QD ke masukan R02) dan mod-12 (dengan menghubungkan

keluaran QC ke masukan R01dan keluaran QD ke masukan R02).

Page 8: Teknik Digital Counter

134

Gambar 8.8 Diagram Logika IC Pencacah Ripple 7493

8.5 Pencacah Serempak (Synchronous) / Paralel

Pada Pencacah biner sinkron, Clocknya dihubungkan dengan setiap

masukan Clock FF, untuk itu setiap pemberian pulsa Clock akan menyebabkan

semua keluaran juga berubah secara serentak. Hitungan pada Pencacah sinkron

tidak hanya seperti Pencacah ripple yaitu berurutan, tetapi bisa melompat atau

bahkan hitungan acak. Dalam merancang rangkaian Pencacah sinkron dengan

hitungan tertentu harus mengetahui jenis FF yang digunakan, karena setiap FF

mempunyai keluaran yang berbeda terhadap adanya pulsa Clock. Untuk itu harus

mengetahui setiap perubahan keadaan keluaran FF sehubungan dengan hitungan

yang diinginkan. Tabel 8.1 menunjukkan perubahan keadaan keluaran beberapa

FF sehubungan dengan pemberian pulsa Clock terhadap masukan-masukannya.

Sedangkan gambar 8.9 menunjukkan contoh dalam merancang Pencacah sinkron

3-bit dari FF-JK.

Tabel 8.1 Tabel Transisi FF SR, JK, D dan T

Keluaran Masukan

Sebelum Clock Setelah Clock

Qn Qn+1 S R J K D T

0 0 1 X 0 X 0 0

0 1 0 1 1 X 1 1

1 0 1 0 X 1 0 1

1 1 X 1 X 0 1 0

Page 9: Teknik Digital Counter

135

(a) Tabel Kebenaran Pencacah Naik Sinkron 3-bit dari FF-JK

Keluaran Masukan

QC QB QA JC KC JB KB JA KA

0 0 0 0 X 0 X 1 X

0 0 1 0 X 1 X X 1

0 1 0 0 X X 0 1 X

0 1 1 1 X X 1 X 1

1 0 0 X 0 0 X 1 X

1 0 1 X 0 1 X X 1

1 1 0 X 0 X 0 1 X

1 1 1 X 1 X 1 X 1

0 0 0

QB QA QB QA

00 01 11 10 00 01 11 10

QC 0 1 X X 1

QC 0 X 1 1 X

1 1 X X 1 1 X 1 1 X

JA = 1 KA = 1

QB QA QB QA

00 01 11 10 00 01 11 10QC 0 0 1 X X

QC 0 X X 1 0

1 0 1 X X 1 X X 1 0

JB = QA KB = QA

QB QA QB QA

00 01 11 10 00 01 11 10

QC 0 0 0 1 0

QC 0 X X X X

1 X X X X 1 0 0 1 0

JC = QA QB KC = QA QB

(b) Perancangan Pencacah Naik Sinkron 3-bit dari FF-JK

Page 10: Teknik Digital Counter

136

(c) Diagram Rangkaian Pencacah Naik Sinkron 3-bit dari FF-JK

(d) Bentuk Gelombang Pencacah Naik Sinkron 3-bit dari FF-JK

Gambar 8.9 Pencacah Naik Sinkron 3-bit dari FF-JK

8.6 Penundaan Perambatan Pada Pencacah Serempak (Synchronous)

Keluaran setiap FF berubah secara serempak oleh pulsa Clock, sehingga

penundaan perambatan total Pencacah paralel adalah tpd FF + tpd Gate logika yang

digunakan, jadi perioda pulsa Clock :

atau

Penundaan perambatan oleh Gate logika seringkali menyebabkan

munculnya gelombang paku (glitch atau spike) pada bentuk gelombang di

keluaran, namun waktunya relatif cepat dibanding pada Pencacah ripple.

Disamping itu perubahan pada masukan J dan K bersamaan atau bahkan lebih

cepat (race condition) terhadap perubahan transisi pulsa Clock, hal ini dapat

diatasi dengan pemakaian FF jenis Master-Slave.

Page 11: Teknik Digital Counter

137

2.7 IC Pencacah Serempak (Synchronous) / Paralel

IC 74193 adalah Pencacah paralel 4-bit naik atau turun yang dapat dihapus

(clear) dan di-set ke hitungan yang diinginkan, gambar 8.10 menunjukkan

diagram penyemat dan 74193.

4 Keluaran dari FF master-slave yang dipicu oleh transisi level rendah ke

tinggi dari salah satu masukan Clock hitungan naik (count-up) atau turun (count-

down) yang menentukan urutan hitungan naik atau turun. Keempat Pencacah

dapat diprogram, yaitu tiap keluaran dapat dipreset atau clear oleh masukan data

yang diinginkan pada masukan data, apabila masukan Load adalah rendah.

Pencacah sebagai pembagi mod-N dengan memodifikasi panjang hitungan oleh

masukan preset.

Masukan Clear tinggi membuat semua keluar menjadi rendah, yang tidak

tergantung pada masukan hitungan (count) dan Load. Pencacah dapat dibuat

bertingkat dengan menghubungkan keluaran Borrow dan Carry ke masukan

Count-down dan Count-up.

(a) Diagram Penyemat (Pin-out) IC 74193

Page 12: Teknik Digital Counter

138

(b) Bentuk Gelombang IC Pencacah Paralel 4-Bit Naik/Turun 74193

Gambar 8.10 IC Pencacah Paralel 4-Bit Naik/Turun 74193

Page 13: Teknik Digital Counter

139

8.7 Pertanyaan

8.7.1 Berapakah jumlah FF yang diperlukan untuk Pencacah mod-128 ?

8.7.2 Suatu Gelombang kotak 8 MHz digunakan sebagai Clock pada Pencacah

ripple 5-bit. Berapakah frekuensi gelombang keluaran pada FF terakhir ?

Berpakah duty cyclenya ?

8.7.3 Pencacah ripple 5-bit dimulai dari 00000, berapakah keluarannya setelah

144 pulsa Clock ?

8.7.4 Susunlah Pencacah ripple yang berhenti sendiri pada hitungan ke 14 ?

8.7.5 Gambarkan bentuk gelombang Pencacah dekade dengan Clock 1 KHz !

Tunjukkan sinyal paku (glitch / spike) yang muncul pada keluaran FF dan

tentukan frekuensi pada keluaran FF tertinggi !

8.7.6 Bilangan terbesar dari Pencacah ripple adalah 4096, berapakah FF yang

diperlukan Pencacah tersebut ? Berapakah frekuensi Clock yang digunakan

untuk mendapatkan frekuensi 550 KHz pada keluaran FF tertinggi ?

8.7.7 Keluaran tertinggi Pencacah ripple menghasilkan 875 pulsa untuk setiap

896.000 pulsa Clock dengan frekuensi 128 KHz.

a. Berapakah jumlah FF yang dimiliki Pencacah tersebut ?

b. Berapakah perioda pada FF tertinggi ?

8.7.8 Gambarkanlah diagram waktu dan tabel hitungannya yang menunjukkan

seluruh keluaran Pencacah ripple yang ditunjukkan pada gambar dibawah !

(Anggaplah semua keluaran FF awalnya di-set 1)

(a)

Page 14: Teknik Digital Counter

140

(b)

(c)

Gambar 8.11 Untuk Soal 8.7.8

8.7.9 Gambarkanlah tabel hitungan dan modulus serta diagram waktu yang

menunjukkan glitch pada keluaran Pencacah gambar 8.12 dibawah !

Gambar 8.12 Untuk Soal 8.7.9

8.7.10 Rancanglah Pencacah ripple dengan diagram waktunya yang menghitung

mulai 111, 110, 101, 100, 011, 000 kembali lagi ke 111 dan seterusnya !

8.7.11 Sinyal Clock pada suatu sistem digital mempunyai perioda 250 ndetik,

yang digunakan untuk menghasilkan dua sinyal sinkronisasi pada

frekuensi 50 KHz dan 1,25 KHz dengan Pencacah mod-5, 8 dan 10,

gambarkanlah blok diagramnya !

Page 15: Teknik Digital Counter

141

8.7.12 Pencacah ripple disusun dengan menggunakan FF yang mempunyai waktu

penundaan perambatan 35 ndetik. Jika frekuensi Clock adalah 2 MHz,

berapakah modulus maksimum Pencacah ?

8.7.13 Rancanglah Pencacah paralel 4-bit dengan menggunakan FF-JK yang

menghitung dengan urutan ganjil dimulai dari 0001 kembali lagi ke awal

dan seterusnya ! Gambarkanlah diagram waktunya !

8.7.14 Tunjukkan bagaimana IC Pencacah 7493 dapat dioperasikan sebagai

Pencacah ripple mod-10 dan 12 ! Berapakah frekuensi keluaran QD apabila

frekuensi Clocknya 690 KHz ?

8.7.15 Susunlah IC Pencacah 7493 yang digunakan untuk menghasilkan pulsa

dengan frekuensi 7,5 KHz di keluaran QD pada frekuensi Clock 45 KHz !

8.7.16 Berapakah modulus Pencacah yang dihasilkan IC 7493 dengan susunan

seperti gambar 8.13 dibawah ?

Gambar 8.13 Untuk Soal 8.7.16