Download - Modul Praktikum Teknik Digital

LABORATORIUM TEKNIK ELEKTRONIKA DAN TEKNIK DIGITAL Sekolah Tinggi Teknologi Telematika Telkom

Jl. D.I. Panjaitan 128 Purwokerto

Status Revisi : 00 Tanggal Pembuatan : 5 Desember 2014

MODUL MATA KULIAH PRAKTIKUM TEKNIK DIGITAL

Disusun Oleh :

Susanto

SEKOLAH TINGGI TEKNOLOGI TELEMATIKA TELKOM JL. D.I. PANJAITAN 128

PURWOKERTO

ii

LEMBAR PENGESAHAN

MODUL MATA KULIAH PRAKTIKUM TEKNIK DIGITAL

Materi :

Unit I : Rangkaian Gerbang Logika Unit II : Pencacah (Counter)

Unit III : Register

Telah disetujui dan disahkan untuk dipergunakan sebagai pedoman pelaksanaan praktikum di Laboratorium

Disusun Oleh :

Susanto

Purwokerto, 28 Januari 2015 Mengesahkan,

Ketua Program Studi Kaur. Laboratorium Teknik D3 - Teknik Telekomunikasi Elektronika & Teknik Digital

Eka Wahyudi, S.T.,M.Eng Jaenal Arifin, S.T., M.Eng

iii

Tata Tertib Laboratorium

1. Mahasiswa wajib mengenakan seragam yang telah ditentukan pihak kampus

dan dilarang menggunakan kaos dan sandal. 2. Mahasiswa tidak diperkenankan membawa makanan atau minuman dan

makan atau minum didalam ruang laboratorium. 3. Laboratorium digunakan untuk aktivitas praktikum, workshop, pengujian alat

tugas akhir dan segala kegiatan yang berhubungan laboratorium. Untuk kegiatan selain hal tersebut tidak diperbolehkan terkecuali mendapat ijin dari pengelola laboratorium.

4. Pengguna dilarang mengambil atau membawa keluar alat/bahan yang ada di laboratorium tanpa seijin pengelola laboratorium.

5. Menjaga kebersihan laboratorium dan membuang sampah pada tempatnya. 6. Mematuhi segala prosedur yang ditentukan pengelola laboratorium.

Tata Tertib Praktikum di Laboratorium

A. Sebelum Praktikum

1. Praktikan wajib mematuhi tata tertib laboratorium yang berlaku. 2. Praktikan harus menyediakan sendiri alat-alat tulis/gambar yang diperlukan. 3. Praktikan harus menguasai dasar teori dari unit modul yang akan dilakukan. 4. Praktikan akan diberi dan briefing pre-test oleh asisten atau dosen pengampu

praktikum. 5. Praktikan melakukan pendaftaran mata kuliah praktikum yang diambil pada

KRS sesuai dengan jadwal yang telah ditentukan laboratorium. 6. Praktikan diperbolehkan melakukan tukar-jadwal dengan praktikan lain

setelah konfirmasi ke asisten praktikum dan mengisi formulir tukar-jadwal yang telah disediakan.

7. Praktikan wajib hadir tepat pada waktunya sesuai dengan jadwal yang telah ditentukan. Bila keterlambatan melebihi 10 menit maka yang bersangkutan tidak diperkenankan mengikuti praktikum dan baginya tidak diberikan praktikum susulan.

B. Selama Praktikum 1. Setiap unit modul sudah disediakan alat, tempat, dan bahan sendiri yang tidak

boleh diubah, diganti, atau ditukar kecuali dengan sepengetahuan asisten. 2. Praktikan wajib membaca petunjuk langkah kerja dan mencatat hasil kerja

praktikum yang tercantum dalam modul praktikum ataupun sesuai arahan asisten atau dosen pengampu.

3. Apabila menjumpai kesalahan, kerusakan, atau ketidaksesuaian dengan langkah kerja praktikum, praktikan harus segera melapor pada asisten.

4. Khusus untuk praktikum yang berhubungan dengan sumber arus atau tegangan, setelah selesai menyusun rangkaian sesuai langkah kerja, praktikan

iv

harus melapor kepada asisten, dan dilarang menghubungkan rangkaian dengan sumber tegangan atau arus tanpa seijin asisten.

5. Segala kerusakan yang terjadi karena kelalaian ataupun kesalahan praktikan akibat tidak mengikuti langkah kerja praktikum ditanggung oleh praktikan yang bersangkutan dan wajib untuk dilakukan penggantian paling lambat 1 (satu) minggu setelah terjadinya kerusakan.

6. Praktikan yang berhalangan praktikum, wajib memberitahukan kepada dosen praktikum maksimal 1 hari sebelum praktikum diadakan dengan menyertakan surat alasan tidak hadir saat praktikum dan bagi yang sakit menyertakan surat dokter (terkecuali bagi yang mendadak hari disaat praktikum yang bersangkutan sakit, ada pertimbangan tersendiri). Jika tidak, maka bagi yang bersangkutan diberikan praktikum susulan.

7. Praktikan tidak diperkenankan bersenda gurau dan atau meninggalkan ruangan praktikum tanpa seijin asisten atau dosen pengampu, serta bersikap tidak sopan terhadap para asisten atau dosen pengampu.

8. Praktikan diwajibkan mengembalikan alat-alat yang digunakan dan dilarang meninggalkan ruangan praktikum sebelum mendapat izin dari asisten atau pengampu praktikum.

C. Setelah Praktikum 1. Lembar data praktikum wajib mendapatkan persetujuan atau tanda tangan

dari asisten, bila tidak maka data tersebut akan dinyatakan tidak sah. 2. Laporan praktikum dikumpulkan ke asisten sesuai dengan aturan yang telah

ditetapkan sebelumnya. 3. Praktikan akan diberi pos-test oleh asisten praktikum atau dosen pengampu.

Panduan Praktikum Teknik Digital

Modul I. Rangkaian Gerbang logika 1

UNIT I :

RANGKAIAN GERBANG LOGIKA

TUJUAN PRAKTIKUM

1. Mengenal dan memahami rangkaian gerbang logika digital.

2. Dapat membuat tabel kebenaran dan persamaan Boolean dari suatu rangkaian digital.

3. Mengenal cara mendesign rangkaian digital dari suatu persamaan minterm ataupun

maxterm yang sederhana dengan bantuan Karnaugh Map.

4. Mengenal cara mendesign suatu rangkaian digital dari suatu tabel kebenaran baik

bentuk persamaan minterm ataupun maxterm.

ALAT DAN BAHAN

1. Digital Experimenter.

2. Kabel Conector.

DASAR TEORI

Didalam rangkaian digital dikenal tiga macam rangkaian gerbang logika dasar

yaitu gerbang OR, AND dan NOT.

Gerbang OR adalah gerbang penjumlahan dimana gerbang logika ini keluarannya

akan berlogika “1” jika salah satu atau semua masukannya berlogika “1” dan keluarannya

akan berlogika “0” jika dan hanya jika semua masukannya berlogika 0. Simbol dan Tabel

kebenarannya sebagai berikut :

Tabel Kebenaran :

A B Y = A + B 0 0 0 0 1 1 1 0 1 1 1 1

Gerbang And adalah gerbang perkalian dimana output akan berlogika “1” jika dan

hanya jika semua inputnya berlogika “1” dan outputnya akan berlogika ‘0” jika salah satu

masukannya berlogika “0”. Simbol dan Tabel kebenarannya sebagai berikut :



Tabel Kebenaran :

Gerbang Not atau sering disebut Inverter adalah suatu rangkaian logika yang

berfungsi sebagai pembalik. Bila inputnya diberikan logika “1” maka keluarannya akan

berlogika “0” dan sebaliknya. Simbol gerbang Not adalah sebagai berikut :

Tabel kebenaran :

Karnaugh Map

Merupakan merupakan suatu cara penyederhanaan persamaan Boolean yang paling

sederhana, dikenal ada 2 bentuk persamaan yakni persamaan minterm dan maxterm.

Bentuk persamaan minterm sering dikenal dengan sum of product (penjumlahan dari

perkalian) kebalikan dari persamaan maxterm, product of sum (perkalian dari

penjumlahan).

Suatu persamaan minterm : BCACBACBAY

C B A Y 0 0 0 0 BA

BA

AB

BA

0 0 1 1 0 1 0 1 C 1

0 1 1 0 1 0 0 0 C 1 0 1 0 1 1 0 1 Maka persamaan Boolean-nya : 1 1 1 0 CBABAY

Rangkaian kombinasi yang terjadi :

A B Y = A . B 0 0 0 0 1 0 1 0 0 1 1 1

A Y 0 1 1 0

1

1



Data Hasil Praktikum :

Hari/Tanggal Prak. : ………………………….. Nama praktikan : ………………………….. No. MHS : ………………………….. Partner :

1. Nama : No. MHS. : 2. Nama : No. MHS. :

Nama asisten : Paraf asisten :

Dengan menggunakan Digital Experimenter :

1. Buat tabel kebenaran (truth table) dari : # Gerbang AND dan NAND 4 masukan # Gerbang OR dan NOR 4 masukan

INPUT OUTPUT INPUT OUTPUT

D C B A Y

Y

D C B A Y Y

0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1

2. Buat tabel kebenaran dan persamaan aljabar Boole dari rangkaian berikut :

C B A Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1



3. Buat tabel kebenaran dan persamaan aljabar Boole dari rangkaian Half Adder berikut :

4. Dengan menggunakan IC 7400 (NAND 2 Input) buat tabel kebenaran : # Gerbang OR

# Gerbang EX-OR (Exclusive OR)

5. Tugas dari tabel kebenaran berikut buat rangakaian kombinasi logika yang mungkin dapat terbentuk sertakan persamaan aljabar Boolean-nya.(Persamaan minterm)

Tugas: Dengan Karnaugh Map sehingga dapat diperoleh persamaan Boolean lebih sederhana, susun rangkaian digital dari persamaan tsb.

Y X Sum Carry

0 0 0 1 1 0 1 1

B A Y 0 0 0 1 1 0 1 1

B A Y 0 0 0 1 1 0 1 1

C B A Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1



5. Dari data tabel kebenaran yang diperoleh pada laporan akhir lakukan pembahasan

dengan menyertakan persamaan Boolean yang mungkin, selanjutnya berikan kesimpulan anda.


Modul II. Pencacah (Counter) 6

UNIT II :

PENCACAH (COUNTER)

TUJUAN PRAKTIKUM

1. Dapat merangkai rangkaian pencacah naik (up counter) sinkron dan asinkron modulo-

8, modulo-6 dan BCD dengan menggunakan JK flip-flop dan beberapa rangkaian

logika.

2. Mengamati dan memahami pembentukan suatu rangkaian pencacah sinkron dan

asinkron dengan menggunakan JK flip-flop dan beberapa rangkaian logika.

3. Mampu menjelaskan perbedaan pokok antara pencacah sinkron dan asinkron.

ALAT DAN BAHAN


2. Kabel Conector.

DASAR TEORI

Suatu rangkaian pencacah biasanya terbentuk dari beberapa flip-flop (FF) dan

disusun menurut suatu cara yang tergantung pada macam pencacahnya. Penyusunan suatu

pencacah dari suatu rangkaian flip-flop mengikuti urutan perubahan dari output flip-flop

yang telah ditentukan melalui suatu tabel pencacah. Untuk menyusun sejumlah flip-flop

agar memenuhi urutan perubahan yang telah ditentukan ini tergantung pada macam

pencacah, yakni sinkron atau tak sinkron dan jenis flip-flop yang digunakan.

Pada pencacah sinkron saat perubahan dari output FF terjadi secara serempak

sesaat setelah terjadi pulsa input. Hal ini disebabkan karena pulsa input dimasukkan pada

input klok dari setiap FF. Dengan cara ini hal yang perlu dikerjakan adalah mengatur harga

input data dari FF yang digunakan agar perubahan outputnya sesuai dengan tabel

pencacahan. Untuk JKFF tabel kebenarannya diperlihatkan pada tabel 1, sedang

pengaturan dari harga J dan K untuk setiap macam perubahan seperti pada tabel 2. (Qn dan

Qn+1 berturut-turut adalah output sebelum dan sesudah pulsa klok)

Tabel 1. J K Qn Qn+1 Tabel 2. Qn

Qn+1 J K

0 0 0 0 0

0 0 X

0 0 1 1 0

1 1 X

0 1 0 0 1

0 X 1

0 1 1 0 1

1 X 0

1 0 0 1

1 0 1 1 0 = low

1 1 0 1 1 = high

1 1 1 0 X = don’t care



Agar output dari FF berubah dari 0

0, dari tabel 1 baris ke-1 dan 3 terlihat

bahwa harga J harus 0, sedangkan harga dari K boleh 0 atau 1. Hal ini dituliskan pada tabel

2 baris 1 (X = bisa 0 atau 1). Tabel 2 disebut tabel transisi dari JKFF. Jadi dengan

demikian kalau urutan perubahan dari output FF telah ditentukan, maka dapat dibuat harga

tabel J dan K dari setiap FF untuk setiap harga kombinasi QAQBQC. Dari tabel seperti ini

dapat diperoleh persamaan J dan K sebagai fungsi QA, QB, dan QC.

Pencacah Sinkron Modulo-8

Tabel 3. Pencacahan Modulo-8 Cacah ke- QA QB QC

0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1

Mula-mula output FF dari pencacah ini, QAQBQC = 000, dari tabel pencacahan

(Tabel 3) dapat dilihat bahwa setelah ada pulsa masuk, output FF-nya berubah menjadi

001. Dengan melihat Tabel 2, pada keadaan QAQBQC = 001 maka kondisi J dan K masing-

masing flip-flop :

QA : 0 0 maka JA = 0 dan KA = X

QB : 0 0 maka JB = 0 dan KB = X

QC : 0 1 maka JC = 1 dan KC = X

Demikian juga pada keadaan QAQBQC = 001, yang berubah menjadi 010 kalau ada pulsa

masuk, maka :

QA : 0 0 maka JA = 0 dan KA = X

QB : 0 1 maka JB = 1 dan KB = X

QC : 1 0 maka JC = X dan KC = 1

Demikian seterusnya, kalau hal ini kita kerjakan untuk setiap harga QAQBQC yang

mungkin dari pencacah biner modulo-8, maka terbentuklah Tabel 4 yang merupakan tabel

kebenaran dari J dan K setiap FF sebagai fungsi dari QA, QB, dan QC.



Tabel 4. Kondisi J dan K dari setiap FF pada pencacah sinkron modulo-8

QA QB QC JA KA JB KB JC KC

0 0 0 0 X 0 X 1 X 0 0 1 0 X 1 X X 1 0 1 0 0 X X 0 1 X 0 1 1 1 X X 1 X 1 1 0 0 X 0 0 X 1 X 1 0 1 X 0 1 X X 1 1 1 0 X 0 X 0 1 X 1 1 1 X 1 X 1 X 1

Dari tabel 4, kalau dipilih semua JA = X = 0, maka terlihat bahwa JA = 1 hanya

pada keadaan QAQBQC = 011, dalam persamaan Boole dapat dituliskan CBAA QQQJ .

Tetapi dengan memilih JA = X = 1 untuk keadaan QAQBQC = 111, maka persamannya :

CBA

AACBA

CBACBAA

QQJ

QQQQJ

QQQQQQJ

)(

Sehingga persamaan menjadi lebih sederhana. Dengan menggunakan Karnaugh

Map dari tabel 4 akan diperoleh pemetan untuk nilai JA, JB, KA dan KB sebagai berikut :

QAQB

QC 00 01 11 10 QAQB

QC 00 01 11 10

0 0 0 X X 0 X X 0 0

1 0 1 X X 1 X X 1 0

JA KA

QAQB

QC 00 01 11 10 QAQB

QC 00 01 11 10

0 0 X X 0 0 X 0 0 X

1 1 X X 1 1 X 1 1 X

JB KB

Tabel 5. Pemetaan untuk JA, JB, KA dan KB

Untuk mengetahui X mana yang dipilih = 1, bentuklah kotak gabungan sebesar-

besarnya yang terdiri dari 2n kotak kecil (n = 0,1,2,3,…) yang berisi 1 atau X lihat Tabel 5.

Maka kalau X yang dalam kotak gabungan dipilih = 1, akan diperoleh persamaan

sederhana versi Karnaugh Map. Kotak gabungan dapat berjumlah 2 buah atau lebih, dan

perlu diketahui bahwa kotak gabungan harus berbentuk persegi. Dengan pemilihan ini

dapat dibuktikan persamaan yang diperoleh adalah :

JA = KA = QBQC dan JB= KB= QC



Sedangkan untuk JC dan KC dari tabel 4 dapat dilihat bahwa kalau dipilih semua X = 1,

maka rangkaian pencacah biner modulo-8 seperti Gambar 2.1.

Gambar 2.1 Pencacah sinkron modulo-8

Pencacah Sinkron Modulo-6

Tabel 6. Pencacahan Modulo-6 Cacah ke- QA QB QC

0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 0 0 0 7 0 0 1

Untuk pencacah ini diperlukan 3 buah flip-flop. Dari tabel pencacahnya (tabel 6)

dan tabel transisi JKFF (tabel 2) maka pengaturan harga dari J dan K setiap flip-flop

sebagai fungsi dari QA QB dan QC ditunjukkan pada tabel 7. Karena harga dari percobaan

ini tidak pernah 110 dan 111, maka harga J dan K untuk harga ini boleh diisi sembarang

(=X).

Tabel 7. Kondisi J dan K dari setiap FF pada pencacah sinkron modulo-6

QA QB QC JA KA JB KB JC KC

0 0 0 0 X 0 X 1 X 0 0 1 0 X 1 X X 1 0 1 0 0 X X 0 1 X 0 1 1 1 X X 1 X 1 1 0 0 X 0 0 X 1 X 1 0 1 X 0 1 X X 1 0 1 0 X X X X X X 1 1 1 X X X X X X



Dengan menggunakan map Karnaugh, maka dapat dibuktikan bahwa persamaan paling

sederhana yang diperoleh adalah :

CBA QQJ

CAB QQJ

1CC KJ

CB QK

CA QK

Dengan demikian rangkaian dari pencacah biner sinkron modulo-6 ditunjukkan

pada gambar .

Pencacah BCD Sinkron

Tabel 8. Pencacahan BCD Sinkron Cacah ke- QA QB QC QD

0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 0 0 0 0 9 1 0 0 1

Pencacah ini menggunakan 4 buah flip-flop. Dari tabel pencacahan (tabel 8) dan

tabel transisi JKFF (tabel 2) dapat dibuat tabel kebenaran J dan K setiap flip-flop sebagai

fungsi dari QA QB QC dan QD. Perlu diingat bahwa output dari pencacah ini QAQBQCQD

tidak pernah mempunyai harga 1010, 1011, 1100, 1101, 1110 dan 1111, sehingga harga J

dan K untuk keadaan ini diisi X. Dapat dibuktikan bahwa tabel kebenarannya dalam

bentuk map Karnaugh terlihat pada tabel berikut :



QAQB

QCQD 00 01 11 10 QAQB

QCQD 00 01 11 10

00 0 0 X X 00 X X X 0

01 0 0 X X 01 X X X 1

11 0 1 X X 11 X X X X

10 0 0 X X 10 X X X X

JA KA

QAQB

QCQD 00 01 11 10 QAQB

QCQD 00 01 11 10

00 0 X X 0 00 X 0 X X

01 0 X X 0 01 X 0 X X

11 1 X X X 11 X 1 X X

10 0 X X X 10 X 0 X X

JB KB

QAQB

QCQD 00 01 11 10 QAQB

QCQD 00 01 11 10

00 0 0 X 0 00 X X X X

01 1 1 X 0 01 X X X X

11 X X X X 11 1 1 X X

10 X X X X 10 0 0 X X

JC KC

Dari tabel atas, dapat diperoleh persamaan sbb :

DCBA QQQJ

DCB QQJ

DAC QQJ

DA QK

DCB QQK

DC QK

Sedangkan JD dan KD dari tabel kebenarannya dengan mudah dapat dilihat bahwa kalau

dipilih semua X = 1, maka diperoleh persamaan JD = KD = 1. Rangkaian dari pencacah

BCD sinkron yang terbentuk ditunjukkan pada gambar .



DATA HASIL PRAKTIKUM :

Hari/tanggal prak. :

Nama praktikan : No. MHS : Partner :

1. Nama : No. MHS. : 2. Nama : No. MHS. :

Nama asisten : Paraf asisten :

Dengan menggunakan Digital Experimenter :

A. Pencacah sinkron a) Pencacah biner modulo-8

Dari rangkaian berikut, lengkapi tabel kebenarannya.


b) Pencacah biner modulo-6 Dari rangkaian berikut, lengkapi tabel kebenarannya.


Keluaran Pulsa klok ke- QA QB QC

0 1 2 3 4 5 6 7 8 9

10



Keluaran Keluaran Pulsa klok

ke- QC QB QA

Pulsa klok ke- QC QB QA

0 4 1 5 2 6 3 7

c) Pencacah BCD (Binary Code Decimal)

Gambar 2.3 Pencacah sinkron BCD

B. Pencacah tak sinkron a) Pencacah biner modulo-8

Dari rangkaian berikut, lengkapi tabel kebenarannya.

Gambar 2.4 Pencacah tak sinkron modulo-8

Keluaran Pulsa klok ke- QD QC QB QA

0 1 2 3 4 5 6 7 8 9

10 11

Keluaran Pulsa klok ke- QC QB QA

0 1 2 3 4 5 6 7 8 9

10



b) Pencacah biner modulo-6

Gambar 2.5 Pencacah tak sinkron modulo-6

c) Pencacah BCD (Binary Coded Decimal)

Gambar 2.6 Pencacah tak sinkron BCD

Keluaran Pulsa klok ke- QD QC QB QA

0 1 2 3 4 5 6 7 8 9

10 11

C. Pada laporan akhir lakukan pembahasan antara pencacah sinkron dan tak sinkron, sehingga diperoleh perbedaan yang jelas antara keduanya, kemudian berikan kesimpulan anda.

Keluaran Pulsa klok ke- QC QB QA

0 1 2 3 4 5 6 7 8


Modul III. Register 13

UNIT III : REGISTER

TUJUAN PRAKTIKUM

1. Mampu merangkai suatu rangkaian register dari rangkaian flip-flop dan

gerbang logika dasar.

2. Mengamati dan memahami pembrntukan dari beberapa jenis register dengan

menggunakan JK flip-flop dan beberapa rangkaian logika.

3. Mampu menjelaskan prinsip kerja suatu register.

ALAT DAN BAHAN


2. Kabel Conector.

PENDAHULUAN

Dalam sistem digital, register pada umumnya digunakan untuk

menyimpan data sementara untuk kemudian diproses atau diganti data yang baru.

Register adalah suatu rangkaian logika yang berfungsi untuk menyimpan data atau

informasi. Dengan mempelajari bermacam-macam flip-flop, dapatlah dimengerti

bahwa yang disebut register itu tidak lain adalah alat untuk menyimpan data yang

berupa satu atau beberapa flip-flop yang digabungkan menjadi satu. Hal itu

dimaksudkan, bahwa register yang paling sederhana hanya terdiri dari satu flip-

flop saja, yang berarti hanya dapat menyimpan data yang terdiri dari satu bit

bilangan biner saja yaitu “0” atau “1”.

Ada dua cara untuk menyimpan dan mengambil data dari suatu register

yaitu cara parallel dan cara serial. Cara paralel berarti data yang terdiri dari

beberapa bit dimasukkan ataupun dikeluarkan dari suatu register secara serempak,

sedangkan serial berarti bit demi bit dari data yang dimasukkan ataupun

dikeluarkan secara beruntun/berderetan. Sehingga berdasarkan operasi ini, register

dibedaka menjadi 4 macam yaitu:

a. Register Paralel In – Paralel Out (PIPO)

b. Register Serial In – Paralel Out (SIPO)

c. Register Serial In – Serial Out (SISO)

d. Register Paralel In – Serial Out (PISO)



LANGKAH KERJA

Dengan menggunakan Digital Experimenter atau trainer digital yang ada,

buatlah rangkaian seperti gambar berikut:

Gambar 3.1. Register

Fungsi keterangan :

Input (masukan) : E1 – E5 (data paralel), SE (data serial).

Output (keluaran) : Q1–Q5 (Output Flip-flop), O1-O5 (Output Register)

Sinyal Kontrol :

S : Aktivasi masukan paralel (Aktive Low)

R : RESET (Aktive Low)

T : Input sinyal pulsa / klok

OE : Aktivasi keluaran paralel (Aktive Low)

1. REGISTER SISO (REGISTER SERIAL IN – SERIAL OUT)

Pada register ini sinyal clock T berfungsi untuk menggeser data masukan

serial. Atur kondisi awal sinyal kontrol R=1 dan OE=0, masukan data serial

pada SE sesuai pada tabel hasil percobaan yang disinkronkan dengan tombol

T (tombol ditekan setelah penyetingan data pada SE). Amati dan catat

keluaran dari register.



2. REGISTER PIPO (REGISTER PARALEL IN – PARALEL OUT)

Dengan kondisi awal sinyal kontrol S=1, OE=0 dan R=1, berilah masukan

pada E5-E1 kemudaian ubah kondisi S=0. Amati dan catat keluaran O1-O5

setelah kondisi OE=1.

3. REGISTER PISO (REGISTER PARALEL IN – SERIAL OUT)

Pada register ini sinyal clock T berfungsi untuk menggeser data keluaran

serial. Kondisi awal sinyal kontrol R=1, dan S=1. Masukan data paralel pada

E1-E5 sesuai tabel hasil percobaan, kemudian atur S=0. Amati dan catat

keluaran register O1-O5.

4. REGISTER SIPO (REGISTER SERIAL IN – PARALEL OUT)

Pada register ini sinyal clock T berfungsi untuk menggeser data masukan

serial. Atur kondisi awal sinyal kontrol R=1 dan OE=1, masukan data serial

pada SE sesuai pada tabel hasil percobaan yang disinkronkan dengan tombol

T (tombol ditekan setelah penyetingan data pada SE). Amati dan catat

keluaran dari flip-flop. Aktifkan OE=0, untuk melihat keluaran paralel

register.

Hasil Praktikum Teknik Digital


Modul III REGISTER

1. Register SISO (Serial Input – Serial Output)

Klok Input Seri

Output Register

O5 O4 O3 O2 O1

0 0

1 1

2 0

3 0

4 1

5 1

6 0

7 0

8 0

9 0

10 0

11 1

12 1

13 0

14 0

15 1

16 0

17 0

18 0

19 0

20 0

21

22

23

24

25

26

27

28

29

30

2. Register PIPO (Paralel Input – Paralel Output)

INPUT PARALEL OUTPUT REGISTER

E5 E4 E3 E2 E1 O5 O4 O3 O2 O1

Hasil Praktikum Teknik Digital


3. Register PISO (Paralel Input – Serial Output)

KLOK INPUT PARALEL OUTPUT REGISTER E5 E4 E3 E2 E1 O5 O4 O3 O2 O1

0 1 2 3 4 5 0 1 2 3 4 5

4. Register SIPO (Serial Input – Paralel Output)

KLOK INPUT

SERIAL OE

OUTPUT FLIP-FLOP OUTPUT REGISTER

Q5 Q4 Q3 Q2 Q1 O5 O4 O3 O2 O1 0

1

2

3

4

5

-

0

1

2

3

4

5

-