Rpp Sis,Digit

110
RPP TEKNIK DIGITAL Page 1 RENCANA PELAKSANAAN PEMBELAJARAN (RPP) Sekolah : SMK Negeri 3 Amuntai Materi pelajaran : Kompetensi dasar Elektronika Kelas / semester : X / 2 Alokasi waktu : 7 x 45 Jam Pelajaran Pertemuan ke : 1-7 Standar kompetensi : Menguasai teknik digital Kompetensi Dasar : Rangkaian Elektronika Dasar Indikator : 1. Sistem-sistem bilangan decimal ke hexadecimal dapat 2. Sistembilangan hexadecimal ke binerdapat dikonversikan 3. Karakter ASCII menjadibilangan biner yang selanjutnyamembentuk graphic symbol berdasarkan karakter control pada keyboar dapat dikonversikan A. Tujuan Pembelajaran: 1. Dapat mengkonversikan sistem-sistem bilangan decimal ke hexadecimal 2. Dapat mengkonversikan sistem bilangan hexadecimal ke biner 3. Mengkonversikankarakter ASCII menjadi bilangan biner yang selanjutnya membentuk graphic symbol berdasarkan karakter control pada keyboard B. Materi Pembelajaran : SISTEM KODE ASCII ASCII (American Standar Code For Information Interchange) adalah juga sering disebut dengan sandi ASCII yang sering digunakan untuk memproses sistem informasi, komunikasi, dan peralatan yang saling berhubungan biasanya berupa keypad (papan ketik) atau lebih lengkap disebut keyboard . Peraturan FCC memberikan para pengguna

Transcript of Rpp Sis,Digit

RENCANA PELAKSANAAN PEMBELAJARAN (RPP) Sekolah Materi pelajaran Kelas / semester Alokasi waktu Pertemuan ke Standar kompetensi Kompetensi Dasar Indikator : : : : : : : : SMK Negeri 3 Amuntai Kompetensi dasar Elektronika X/2 7 x 45 Jam Pelajaran 1-7 Menguasai teknik digital Rangkaian Elektronika Dasar 1. Sistem-sistem bilangan decimal ke hexadecimal dapat 2. Sistem bilangan hexadecimal ke biner dapat dikonversikan 3. Karakter ASCII menjadi bilangan biner yang selanjutnya membentuk graphic symbol

berdasarkan karakter control pada keyboar dapat dikonversikan

A. Tujuan Pembelajaran

:

1. Dapat mengkonversikan sistem-sistem bilangan decimal ke hexadecimal 2. Dapat mengkonversikan sistem bilangan

hexadecimal ke biner 3. Mengkonversikan karakter ASCII menjadi

bilangan biner yang selanjutnya membentuk graphic symbol berdasarkan karakter control pada keyboard B. Materi Pembelajaran : SISTEM KODE ASCII ASCII (American Standar Code For Information Interchange) adalah juga sering

disebut dengan sandi ASCII yang sering digunakan untuk memproses sistem informasi, komunikasi, dan peralatan yang saling berhubungan biasanya berupa keypad (papan ketik) atau lebih lengkap disebut keyboard. Peraturan FCC memberikan para pengguna RPP TEKNIK DIGITAL Page 1

ASCII amatir agar dapat menyesuaikan pada ASCII

yang diartikan oleh American

National Standar Institute (ANSI) Standar X3.4-1968.ANSI telah membuat perbaikan menjadi X3.4-1977.ANSI yang menggunakan istilah yang berbeda misalnya dari dua pilihan output untuk graphic tertentu. ANSI adalah rekan usaha Internasional dengan Organisasi Internasional dalam memberlakukan standart ISO 646-1973 dan

Internasional Alphabet no.5 (IA5) yang secara spesifik direkomendasikan dalam CCITT (International Telegraph and Telephone Consultative Commitee). ASCII menyajikan sebuah karakter dengan 7 bit bilangan biner yang memungkinkan kombinasi 128 karakter yang berbeda. Dari 128 karakter ini 96 karakter diantaranya merupakan printable character (termasuk huruf besar dan kecil). Sisa karakter yang lain sebanyak 32 buah digunakan untuk karakter khusus seperti carriage Return, Line Feed, Back Space, Delete. Tidak seperti (Bandot), ASCII telah lebih tinggi dan memiliki noise kasus yang rendah dalam penulisannya. Sekumpulan Code ASCII dapat dilihat pada tabeh 1 berikut ini: Tabel 1 Penempatan Character Code ASCII Bit Number Hex 0 2nd 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 2 3 4 5 6 7 8 9 A B C D NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS SP ! # $ & % ( ) * + 0 1 2 3 4 5 6 7 8 9 : ; < = @ A B C D E F G H I J K L M P Q R S T U V W X Y Z [ \ ] a b c d e f g h i j k l m p q r s t u v w x y z { | } Page 2 6 5 4 1st 0 0 0 0 0 0 1 1 0 1 0 2 0 1 1 3 1 0 0 4 1 0 1 5 1 1 0 6 1 1 1 7

3 2 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0

RPP TEKNIK DIGITAL

1 1 1 1 1 1 ACK BEL BS CAN CR DC1 DC2 DC3 DC4 DEL DLE ENQ EM EOT ESC ETB ETX

0 E 1 F

SO SI

RS US

. / FF FS GS HT LF NAK NUL RS SI SO SOH SP STX SUB SYN US VT

> ?

N O

^ _

n o

~ DEL

= acknowledge = bell = backspace = cancel = carriage return = device control 1 = device control 2 = device control 3 = device control 4 = delete =data link escape = enquiry = end of medium = end of transmission = escape = end of block = end of text

= form feed = file separator =group separator = horizontal tab = line feed = negative acknoweledge = null = record separator = shift in = shift out = start of heading = space = start of text = substitute = synchronous idle = unit separator = vertical tab

Note : 1= mark, 0= space Bit 6 is the most significant bit (MSB) Bit 0 is tme least significant bit (LSB) Nomor bit didalam table disusun sesuai pasangan gambar dari b6-b0. Dalam code internasional , selalu menempati # dan $ mungkin untuk menandai kata uang internasional Sementara pada awalnya misalnya pada terminal video display dan teleprinter seperti teletype corp model 33, selalu diimplementasikan pada kenaiakan kasus huruf atau lambing. Mereka selalu menggambarkan kenaikan kasus huruf saat menerima kasus/huruf yanf lebih rendah. Dalam terminal CAPS LOCK, dalam keyboard mungkin dapat digunakan untuk mengubah semua huruf ke kenaikan kasus.

Karakter Control: ASCII telah memiliki 32 karakter khusus yang berfungsi sebagi karakter control ditambah dengan karakter istimewa. Mereka tidak konsisten dalam menggunakan spesifikasi pada standart ANSI X3.4. Bagaimanapun ini kakan banyak membantu untuk RPP TEKNIK DIGITAL Page 3

mengetahui penggunaan sesuai standart. Terdapat 5 kelompok dalam rangkaian control yaitu: a. Logical Communication b. Device Control c. Information Separator d. Code Extention e. Physical Communication Dibawah ini adalah contoh penjelasan dari karakter control yang berbeda. Penjelasan ini dapat dibaca dari table yang sudah dilengkapi dengan karakter ASCII, Code Hexadecimal, Code biner dan symbol graphic sebagai berikut: C. Langkah-langkah Kegiatan Pembelajaran : Pertemuan 1-7 : Terampil Menggambar rangkian elektronika 1. Kegiatan Pendahuluan Fase 1: Menyampaikan tujuan dan mempersiapkan siswa a. Guru menyampaikan indikator hasil belajar yang ingin dicapai melalui kegiatan pembelajaran hari ini, yaitu: sistem kode ASCII b. Guru memotivasi siswa dengan memberikan contoh sistem kode ASCII dalam kegiatan sehari hari c. Guru menjelaskan cara menggambar rangkaian elektronika

2. Kegiatan Inti Fase 2 : Mendemonstrasikan pengetahuan Guru menjelaskan langkah langkah sistem kode ASCII Fase 3 : Membimbing pelatihan Guru membimbing siswa menentukan besar nilai kode ASCII Fase 4 : Mengecek pemahaman dan memberikan umpan balik a. Guru memeriksa pemahaman siswa terhadap sistem kode ASCII b. Guru memberikan umpan balik terhadap materi yang diberikan 3. Kegiatan Penutup Fase 5 : Memberikan kesempatan untuk pelatihan lanjutan dan penerapan a. Guru bersama siswa menyimpulkan materi b. Guru memberikan materi lanjutan berupa evaluasi untuk dikerjakan dirumah

RPP TEKNIK DIGITAL

Page 4

D. Metode Pembelajaran: ceramah, tanya jawab, penugasan, diskusi E. Sumber Belajar : 1. Malvino, Hanafi Gunawan, 1999.Elektronika I, UGM Press. 2. Rusmadi, Dedi. 1995. Mengenal Komponen Elektronika. Bandung. :Uraian Objektif

Penilaian

Amuntai , ................ 2009 Menyetujui Kepala Sekolah Guru Kompetensi

H. MARJUKI, S.Pd NIP. 196601041991121002

EDI LAKSONO, S.Pd NIP. 198112312006041010

RPP TEKNIK DIGITAL

Page 5

RENCANA PELAKSANAAN PEMBELAJARAN (RPP) Sekolah Materi pelajaran Kelas / semester Alokasi waktu Pertemuan ke Standar kompetensi Kompetensi Dasar Indikator : : : : : : : : SMK Negeri 3 Amuntai Kompetensi dasar Elektronika X/2 2 Jam Pelajaran ( 2 x pertemuan ) 3-4 Menguasai teknik digital Rangkaian Elektronika Dasar 1. Konsep dasar dan fungsi berbagai gerbang logika dasar dapat disebutkan dengan benar. 2. Hukum-hukum penjalinan (Aljabar Boo lean) dengan bemar dapat dijelaskan 3. Beberapa gerbang logika dasar dapat

dikombinasikan dengan benar. 4. Jenis-jenis IC untuk implementasi gerbang logika dapat disebutkan dengan benar.

A. Tujuan Pembelajaran

:

1. Menjelaskan konsep dasar dan fungsi berbagai gerbang logika dasar dengan benar. 2. Menjelaskan hukum-hukum penjalinan (Aljabar Boolean) dengan bemar. 3. Mengkombinasikan beberapa gerbang logika dasar dengan benar. 4. Menjelaskan jenis-jenis IC untuk implementasi gerbang logika dengan benar

B. Materi Pembelajaran

: Gerbang Logika

Gerbang logika merupakan dasar pembentuk system digital. Gerbang logika beroperasi pada bilangan biner 1 dan 0. Gerbang logika digunakan dalam berbagai

RPP TEKNIK DIGITAL

Page 6

rangkaian elektronik dengan system digital. Berkaitan dengan tegangan yang digunakan maka tegangan tinggi berarti 1 dan tegangan rendah adalah 0. Semua sistem digital disusun hanya menggunakan tiga gerbang yaitu: NOT, AND dan OR. 1. Fungsi AND gate Fungsi AND dapat digambarkan dengan rangkaian listrik menggunakan saklar seperti dibawah ini:

Keterangan:A B Y

A & B adalah saklar Y adalah lampu

Jika saklar dibuka maka berlogika 0, jika saklar ditutup disebut berlogika 1. Fungsi logika yang dijalankan rangkaian AND adalah sebagai berikut: 1. Jika kedua saklar A & B dibuka maka lampu padam 2. Jika salah satu dalam keadaan tertutup maka lampu padam 3. Jika kedua saklar tertutup maka lampu nyala Simbol Gerbang AND Tabel Kebenaran INPUT OUTPUT Y 0 0 0 1

A B Y=A.B =AB

A 0 0 1 1

B 0 1 0 1

Karakteristik: Jika A da B adalah input, sedangkan Y adalah Output, maka output gerbangnya AND berlogika 1 jika semua inputnya berlogika 1. Dan output berlogika 0 jika kedua atau salah satu inputnya berlogika 0.

RPP TEKNIK DIGITAL

Page 7

2. Fungsi OR gate Funsi OR dapat digambarkan dengan rangkaian seperti dibawah ini.

A Y B

Keterangan: A dan B =Saklar Y= lampu

Jika saklar dibuka maka berlogika 0, jika saklar ditutup disebur berlogika 1. Simbol Gerbang OR Tabel kebenaran INPUTA Y=A+B B

A 0 0 1 1

B 0 1 0 1

OUTPUT Y 0 1 1 1

Karakteristik: Jika A dan B adalah input sedangkan Y output maka output gerbang OR akan berlogika 1 jika salah satu atau kedua input adalah berlogika 1. 3. Fungsi NOT gate Fungsi NOT dapat digambarkan dengan rangkaian seperti gambar dibawah ini:

Jika saklar dibuka maka berlogika 0, jikaA Y

saklar ditutup disebut berlogika 1.

Simbol Fungsi NOT

Tabel Kebenaran INPUT A 0 1 OUTPUT Y 1 0 Page 8

A

Y

RPP TEKNIK DIGITAL

Karakteristik: Jika adalah input, output adalah kebalikan dari input. Artinya Jika input berlogika 1 maka output akan berlogika 0 dan sebaliknya. 4. Fungsi NAND gate NAND adalah rangkaian dari NOT AND. Gerbang NAND merupakan gabungan dari NOR dan AND digambarkan sebagai berikut:

A Y = AB B AND NOT

Menjadi:

A Y = AB B NAND

NAND sebagai sakelarA Y B

Dari Gambar diatas dapat dibuat tabel kebenaran sebagai berikut: C A 0 0 1 1 B 0 1 0 1 Output Y 1 1 1 0

Karakteristiknya: Jika A dan B input sedangkan Y adalah output maka output gerbang NAND akan berlogika 1 jika salah satu inputnya berlogika 0. Dan output akan berlogika 0 jika kedua inputnya berlogika 1. Atau output gerbang NAND adalah komplemen output gerbang AND. RPP TEKNIK DIGITAL Page 9

5. Fungsi NOR gate NOR adalah singkatan dari NOT OR. Gerbang NOR merupakan gabungan dari gerbang NOT dan OR. Digambarkan sebagai berikut:

A Y = A+B Bmenjadi:

A Y = A+B B

NOR dengan saklar

A

B

Y

Dari rangkaian diatas dapat dibuat tabel kebenaran sebagai berikut: Output B Y 0 0 1 0 0 0 1 1 dan B adalah input dan Y adalah output maka output gerbang Input

A 0 0 1 1 Karakteristik: jika A

NOR berlogika 1 jika semua input berlogika 1 dan output akan berlogika 0 jika salah satu atau semua inputnya berlogika 0. Atau output gerbang NOR merupakan output gerbang OR

RPP TEKNIK DIGITAL

Page 10

6. Fungsi EX-OR (Exlusive OR) Gerbang X-OR akan memberikan output berlogika 1 jika jumlah logika jumlah logika 1 pada inputnya ganjil. Rangkaian EX-OR disusun dengan menggunkan gerbang AND, OR, NOT seperti dibawah ini.

Simbol Gerbang EX-OR Y= A.B + A.B

A Y=A+B B

=A + B

Dari gambar diatas dapat dibuat tabel kebenaran sebagai berikut: Input A 0 0 1 1 B 0 1 0 1 Output Y 0 1 1 0

7. Fungsi EX-NOR Gerbang X-NOR akan memberikan output berlogika 0 jika jumlah logika 1 pada inputnya ganjil. Dan akan berlogika 1 jika kedua inputnya sama. Rangkaian EX-NOR disusun dengan menggunka gerbang AND, OR, NOT seperti dibawah ini. Simbol Gerbang EX-NOR

A Y=A+B BDari gambar diatas dapat dibuat tabel kebenaran sebagai berikut: Input A 0 0 RPP TEKNIK DIGITAL B 0 1 Output Y 1 0 Page 11

1 1

0 1

0 1

8. Sifat-Sifat Aljabar Boolean Aljabar Boolean memuat variable dan simbul operasi untuk gerbang logika. Simbol yang digunakan pada aljabar Boolean adalah: (.) untuk AND, (+) untuk OR, dan ( ) untuk NOT. Rangkaian logika merupakan gabungan beberapa gerbang, untuk mempermudah penyeleseian perhitungan secara aljabar dan pengisian tabel kebenaran digunakan sifat-sifat aljabar Boolean: d. Teori IDENTITAS A.1 = A A.0 = 0 A.A = A A.A = A A+1 = 1 A+0 = A A+A = A A+A = 1

e. Teori KOMUTATIF A.B.C = C.B.A A+B+C = C+B+A f. Teori ASOSIATIF A.(B.C) = (A.B).C = A.B.C A+(B+C)=(A+B)+C=A+B+C g. Teori DISTRIBUTIF A.B + A.C = A (B+C) h. Teori DE MORGAN A.B=A+B A+B=A.B 9. Kombinasi Gerbang Logika Untuk memenuhi kebutuhan akan input yang lebih dari 2 di dalam suatu rangkaian logika, maka digabungkan beberapa gerbang logika . Hal ini biasa dilakukan jika faktor delay tidak diperhitungkan.

RPP TEKNIK DIGITAL

Page 12

Contoh: a) Gerbang logika AND 3 input

A B C Y

Kemungkkinan kebenaran

tabel untuk

inputnya yaitu 2 dimana n adalah banyaknya

input. Jadi 2 = 8

Tabel kebenaran AND 3 input A 0 0 0 0 1 1 1 1 INPUT B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 OUTPUT Y 0 0 0 0 0 0 0 1

b) Gerbang NAND sebagai gerbang universal Gerbang NAND disebut gerbang logika universal karena dapat digunakan untuk membuat gerbang logika yang lain, sehingga dapat meminimalkan penggunaan gerbang dasar untuk membentuk suatu gerbang logika tertentu. Rangkaian Ekivalen gerbang NAND JENIS GERBANG NOT RPP TEKNIK DIGITAL Page 13 EKIVALEN

JENIS GERBANG

EKIVALEN

A

A

AND

OR

NOR

EX-OR

EX-NOR

10. TEORI DE MORGAN Digunakan untuk mengubah bolakbalik dari bentuk minterm (bentuk penjumlahan dari pada hasil kali/SOP) ke maksterm (bentuk perkallian dari pada

penjumlahan/POS) dari pernyataan Boolean. Teori De Morgan dapat ditulis: RPP TEKNIK DIGITAL Page 14

a. A + B = A . B

Mengubah keadaan OR dasar menjadi AND dasar = b.A . B = A + B

Mengubah keadaan OR dasar menjadi AND dasar =

Penyederhanaan fungsi logika dengan aljabar Boolean contoh: 1. Y = A.B ..Y = A + B = A + B 2. Y = A + B .Y = A.B 3. Y = AB + A.B + A.B Y = A + B + A.B + A.B Y = A + A.B + B + A.B Y = A(1+B) + B(1 + A) Y = A + B = A.B Penyederhanaan fungsi logika dengan sistem Sum Of Product (SOP) dan Product Of Sum (POS) 1. Penyederhanaan dengan sistem SOP/penjumlahan dari pada hasil kali. Sifat: Untuk sistem SOP digunakan output 1 Contoh: A 0 0 0 0 1 1 1 RPP TEKNIK DIGITAL INPUT B 0 0 1 1 0 0 1 C 0 1 0 1 0 1 0 OUTPUT Y 1 0 0 1 0 0 1

Persamaan SOPY = A.B.C + A.B.C + A.B.C + A.B.C

Page 15

INPUT A B C 1 1 1

OUTPUT Y 1

Persamaan SOPY = A.B.C + A.B.C + A.B.C + A.B.C

Gambar rangkaian: A B C

Y

Penyederhanaan dengan aljabar Boolean Y = A.B.C + A.B.C + A.B.C + A.B.C Y = A.B.C + A.B.C + A.B.C + A.B.C Y = A.B (C+C) + A.B.C + A.B.C Y = A.B + A.B.C + A.B.C Penyederhanaan dengan POS/perkalian dari pada penjumlahan Sifat: Untuk sistem POS digunakan output 0

Contoh: Input A B 0 0 0 1 1 0 1 1 RPP TEKNIK DIGITAL Output Y 1 1 0 0 Page 16

Persamaan POS: Y = ( A + B ) . ( A + B ) 11. Penyederhanaan fungsi logika dengan Karnaugh Map. Metoda Karnaugh Map adalah suatu teknik penyederhanaan fungsi logika denngan cara pemetaan K-Map terdiri dari kotak-kotak (bujur sangkar) yang jumlahnya tergantung dari jumlah variabel dari fungsi logika atau jumlah input dari rangkaian logika. Rumus menentukan jumlah kotak dalam KMap N = 2 dimana N = jumlah kotak dalam K-Map N = banyaknya variabel/input

Langkah-langkah pemetaan Karnaugh Map secara umum. 1. Menyusun aljabar Boolean minterm (dari suatu taaabel kebenaran) 2. Menggambarkan satuan dalam peta Karnaugh Map. 3. Membuat kelompok dua-an, empat-an, delapan-an satuan dan seterusnya dimana satuan tersebut berdekatan satu sama lain. 4. Menghilangkan variabel-variabel dengan rumus bila suatu variabel dan inversinya terdapat didalam suatu kelompok lingkaran maka variabel tersebut dihilangkan. 5. Meng-OR-kan variabel yang tersisa. a) Macam Karnaugh Map 1) Karnaugh Map dengan 2 variabel Contoh: Input A 0 0 1 1 B 0 1 0 1 Output Y 1 0 1 1

Langkah Pertama Y = A.B + A.B + A.B Langkah ke Dua RPP TEKNIK DIGITAL Page 17

B A A B 1 B

A

1

1

Langkah ke Tiga B A A B 1 B

A

1

1

Langkah ke Empat Y = A. B + A.B + A.B Y = B ( A +A ) + AB Y = B + A.B 2) Karnaugh Map dengan 3 variabel Contoh: INPUT B 0 0 1 1 0 0 1 1 OUTPUT Y 0 1 1 1 0 1 0 1

A 0 0 0 0 1 1 1 1

C 0 1 0 1 0 1 0 1

Penyederhanaan dengan K-Map Langkah pertama: Y=A.B.C+A.B.C+A.B.C+A.B.C+A.B.C RPP TEKNIK DIGITAL Page 18

Langkah kedua: C AB AB

C

C 1

AB

1

1

AB

1

AB

1

Langkah ketiga: Penyederhanaan dengan Aljabar Boolean Y = A.B.C+ A.B.C+ A.B.C+ A.B.C+ A.B.C Y = B.C (A+A)+A.B (C+C)+ A.B.C Y = B.C+A.B+ A.B.C Y = B.C+B(A+AC) Y = B.C+B(A+C) Y = B.C+A.B+B.C Y = A.B+C(B+B) Y = A.B+C 3) Karnaugh Map dengan 4 variabel

Contoh: INPUT A 0 0 0 0 RPP TEKNIK DIGITAL B 0 0 0 0 C 0 0 1 1 D 0 1 0 1 OUTPUT Y 0 1 0 1 Page 19

0 0 0 0 1 1 1 1 1 1 1 1 Penyelesaian:

1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1

0 1 1 1 0 1 0 1 0 1 0 1

Penyederhanaan dengan Karnaugh Map Langkah pertama: Y = A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D Langkah kedua: CD CD CD AB AB 1 1 CD CD

AB

1

1

1

AB

1

1

AB

1

1

Langkah ketiga: Penyederhanaan dengan Aljabar Boolean: Y = A.B.C.D+ A.B.C.D+ A.B.C.D+ A.B.C.D+ A.B.C.D+ A.B.C.D+ A.B.C.D+ A.B.C.D+ A.B.C.D Y = A.B.D(C+C)+ A.B.C.D+A.B.C(D+D)+ A.B.D(C+C)+ A.B.D(C+C) RPP TEKNIK DIGITAL Page 20

Y = A.B.D+ A.B.C.D+ A.B.C+ A.B.D+ A.B.D Y = B.D(A+A)+A.B(C+CD)+ A.B.D Y = B.D+A.B(C+D)+ A.B.D Y = B.D+A.B.C+ A.B.D+ A.B.D Y = B.D+ A.B.C+B.D(A+A) Y = B.D+ A.B.C+B.D Y = D(B+B)+ A.B.C Y = D+ A.B.C Variasi pelingkaran yang tidak biasa a. Tidak dapat disederhanakan 1 1 1 Dua variabel dapat dihilangkan 1 1 1 1 1 b. Satu variabel dapat dihilangkan 1

1

1

1

1

12. Aplikasi Gerbang Logika Dasar Contoh: Sebagai rangkaian ARITMATIKA BINER yang dapat melakukan Operasi aritmatik penjumlahan (+) dan pengurangan (-) a) Half Adder Adalah suatu rangkaian penjumlah sistem bilangan biner yang paling sederhana. Rangkaian ini memiliki 2 terminal input dan 2 terminal output yang disebut Summary Out (Sum) dan Carry Out (Carry). Gambar rangkaian logika untuk Half Adder SimbolA Sum

A B

Sum

HA Tabel Kebenarannya: RPP TEKNIK DIGITAL

Carry

B

C

Persamaan logika: Sum = A.B+A.B21 Page Carry = A.B

INPUT A 0 0 1 1 b) Full Adder B 0 1 0 1

OUTPUT SUM CARRY 0 0 1 0 1 0 0 1

Adalah penjumlah lengkap (penuh) yang memiliki 3 input A, B, Carry Input (Cin) dengan 2 output Sum dan Carry Output (Cout=Co). Gambar rangkaian logika untuk Full Adder

Carry in Sum A B Carry out

SimbolCin A B Sum Co

FA

Tabel Kebenarannya: INPUT B 0 0 1 1 0 0 1 1 OUTPUT Sum Co 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1

A 0 0 0 0 1 1 1 1

Cin 0 1 0 1 0 1 0 1

Persamaan logika: Sum = A.B.C+ A.B.C+ A.B.C+ A.B.C RPP TEKNIK DIGITAL Page 22

Co = A.B.C+ A.B.C+ A.B.C+ A.B.C c) Half Subtractor Adalah suatu rangkaian pengurang sistem bilangan biner yang paling sederhana, ini memiliki 2 input dan 2 output yang disebut differensi (Di) dan Borrow (Bo). Gambar rangkaian logika untuk Half Subtractor

A B

Di

BoSimbolA B Di Bo

HS

Tabel Kebenarannya: INPUT A 0 0 1 1 B 0 1 0 1 OUTPUT Di Bo 0 0 1 1 1 0 0 0

Persamaan logika: Di = A.B+A.B =A+B Bo = A.B d) Full Subtractor Adalah rangkaian pengurang biner yang lengkap (penuh). Rangkaian ini memliki 3 terminal input dan 2 terminal output, yaitu Borrow dan Differensi.

RPP TEKNIK DIGITAL

Page 23

Gambar rangkaian logika untuk Full Subtractor:

A B

Bo

Bin

Di

SimbolA B Bin Di Bo

FS

Tabel kebenarannya: INPUT B 0 0 1 1 0 0 1 1 OUTPUT Di Bo 0 0 1 1 1 1 0 1 1 0 0 0 0 1 1 1

A 0 0 0 0 1 1 1 1

Bin 0 1 0 1 0 1 0 1

Persamaan logikanya: Di = A.B.C+ A.B.C+ A.B.C+ A.B.C Bo = A.B.C+ A.B.C+ A.B.C+ A.B.C 13. Keluarga IC Digital

RPP TEKNIK DIGITAL

Page 24

Perkembangan teknologi elektronik diawali dengan penggunaan Tabung hampa sebagai bagian pokok suatu alat elektronik. Kemudian temukanlah Transistor sebagai pengganti Tabung hampa. Perkembangan selanjutnya adalah munculnya rangkaian terpadu (Integrated Circuit) yang mengkombinasikan berbagai komponen bipolar (resistor, transistor) dalam satu chip. Berdasarkan kepadatan komponen keluarga IC dibagi menjadi 4 kelompok yaitu: 1. SSI ( Small Scale Integration) 2. MSI ( Medium Scale Integration) 3. LSI ( Large Scale Integration ) 4. VLSI ( Very Large Scale Integration ) Berdasarkan penggunaan, IC dibagi menjadi 2 keluarga besar yaitu keluarga IC analog dan keluarga IC digital. Keluarga IC digital lebih umum digunakan mengingat berbagai macam peralatan telah beroperasi secara digital. Keluarga IC digital sendiri dibuat dengan menggunakan teknologi semikonduktor (MOS = Metal Oxide Semiconductor) dan teknologi bipolar. Macam keluarga bipolar adalah 1. RTL (Resistor Transistor Logic) 2. DTL (Diode Transistor Logic) 3. TTL (Transistor Transistor Logic) 4. ECL (Emitter Coupled Logic) 5. HTL (High Treshold Logic) 6. IIL (Integrated Injection Logic) Macam keluarga Unipolar ( MOS ) adalah 1. P MOS (P- Channel Metal Oxide Semikonductor) 2. N MOS (N- Channel Metal Oxide Semikonductor) 3. C MOS (Complementary Channel Metal Oxide Semikonductor) 14. Keluarga IC TTL IC Bipolar yang banyak dijumpai di pasaran adalah IC TTL (Transistor Transistor Logic) yang terkenal dengan seri 74XX atau 74XXX. Keluarga IC TTL digunakan RPP TEKNIK DIGITAL Page 25

paling luas pada rangkaian logika. IC TTL dibuat dalam variasi yang luas dari rangkaian terpadu MSI dan SSI. Peningkatan dalam rangkaian logika terus berkembang. Terlebih pada keluarga TTL. Enam IC TTL berikut adalah tersedia saat ini dari National Semiconductor Corporation. 1. Logika TTL Standar 2. Logika TTL daya rendah 3. Logika TTL Schottky daya rendah 4. Logika TTL Schottky 5. Logika TTL Schottky daya rendah maju 6. Logika TTL Schottky maju 15. Rangkaian Terpadu CMOS Complementary Metal Oxide Semikonductor (CMOS) menjadi terkenal sejak tahun 1968 dan berkembang dengan cepat dengan seri 40XX atau 40XXX. Keuntungan IC CMOS dibanding TTL adalah tingkat derau yang rendah dan fungsi yang digunakan banyak jenisnya. IC Logika jenis C MOS juga mempunyai keluarga yang tidak sedikit. Namun jumlahnya tidak sebanyak IC TTL. Berbeda dengan IC TTL yang bekerja dengan tegangan supply 5 volt. IC CMOS dapat beroperasi pada berbagai tegangan supply DC. Tegangan supplynya bisa mencapai 15 volt. Tetapi CMOS mempunyai kecepatan kerja yang lebih rendah daripada TTL. Setelah IC TTL dan IC CMOS, muncul IC-IC logic PLD (Programmable Logic Device). Kelebihan PLD adalah sifatnya yang programable karena mengandung jenis dan jumlah gerbang lebih banyak pada tiap-tiap chip nya. Pemakaian PLD dapat mengurangi jumlah chip yang digunakan. Yang termasuk jenis IC PLD antara lain sebagai berikut: a) PLA (Programmable Logic Array) Berisi sejumlah gerbang AND, OR, NOT, yang masukan dan keluarannya dapat kita hubungkan sehingga membentuk rangkaian yang diinginkan. b) PAL (Programmable AND-Array Logic) c) GAL (Generic Array Logic) d) PALCE (PAL Configurable and Erasable)

RPP TEKNIK DIGITAL

Page 26

Yang koneksinya dapat diprogram dan dihapus berulang kali. GAL dan PALCE dilengkapi dengan flip-flop yang memudahkan kita untuk menyusun rangkaian logika sekuensial seperti Counter dan Shift Register. e) FPGA (Field Programmable Gate Array) Merupakan jenis PLD terbaru yang mulai populer saat ini. FPGA mempunyai beberapa kelebihan, diantaranya adalah jenis dan jumlah gerbangnya yang sangat banyak (ribuan hingga ratusan ribu). Kecepatannya sangat tinggi, mudah diprogram dan dapat diprogram berkali-kali. a. Rangkuman Gerbang (gate) dalam rangkaian logika merupakan fungsi yang menggambarkan hubungan antara masukan dan keluaran. Untuk menyatakan gerbang-gerbang tersebut digunakan simbol-simbol tertentu. Untuk menunjukan prinsip kerja tiap gerbang (rangkaian logika yang lebih kompleks) dapat digunakan beberapa cara. Cara yang umum dipakai antara lain adalah tabel kebearan (truth table) dan diagram waktu (timing chart). Karena merupakan rangkaian digital, tentu saja level kondisi yang ada dalam tabel atau diagram waktu hanya 2 macam yaitu logika 0 (low atau false) dan logika 1 (high atau true). Jenis gerbang yang dipakai dalam rangkaian logika cukup banyak . Namun semuanya disusun atas kombinasi dari tiga gerbang dasar. Ketiga gerbang dasar itu adalah gerbang AND, OR dan NOT. Seperti contoh sebelumnya, gerbang AND identik dengan rangkaian seri dari beberapa saklar (yang berfungsi sebagai masukan) dan sebuah lampu (yang berfungsi sebagai keluaran). Pada rangkaian seri, lampu hanya dapat menyala (berlogika 1) jika semua saklar dalam keadaan tertutup (berlogika 1). Jika ada satu saklar (berlogika 0), lampu akan padam (berlogika 0). Dengan penggambaran diatas gerbang AND memiliki minimal 2 masukan dan hanya satu keluaran. Gerbang OR identik dengan rangkaian paralel dari beberapa saklar. Pada rangkaian paralel, lampu sudah dapat menyala (berlogika 1), jika salah satu saklar ditutup (berlogika 1). Lampu hanya padam (berlogika 0), jika semua saklar dalam kondisi terbuka (berlogika 0). Jadi gerbang OR juga memiliki minimal 2 masukan dan hanya satu keluaran. RPP TEKNIK DIGITAL Page 27

Gerbang NOT sedikit berbeda dengan 2 gerbang sebelumnya. Ia hanya memiliki satu masukan dan satu keluaran. Jika masukan berlogika, keluaranya akan berlogika 0. Sebaliknya jika masukan berlogika 0, keluaranya akan berlogika 1. Kaarena itulah gerbang NOT sering disebut sebagai gerbang pembalik (inverter) logika. Dalam bentuk nyata rangkaian dapat disusun dari sebuah relay dengan kontak NC (Normally Closed/dalam keadaan normal tertutup) yang kontaknya tertutup saat arus listrik tidak melalui kumparan relay. Saat saklar dibuka (berlogika 0), kontak relay NC akan tertutup, sehingga arus listrik mengalir ke lampu dan membuatnya menyala (berlogika 1). Sebaliknya saat di tutup (berlogika 1), kumparan relay yang dialiri arus akan menarik kontak NC dan membuatnya terbuk. Akibatnya tidak ada arus yag mengalir ke lampu dan lampu menjadi padam (berlogika 0). Ketiga gerbang tersebut diatas dapat digabung-gabungkan menjadi gerbang lain, misalnya gerbang NAND, NOR, EX-OR, EX-NOR dan lain sebagaiya. Untuk rangkaian yang lebih kompleks, gerbang-gerbang dasar dapat disusun menjadi rangkaian Adder (penjumlah), Demultiplekser (pengubah data dari serial input menjadi paralel output, Multiplekser (pengubah data dari paralel input menjadi serial output). Selain itu rangkaian logika juga dapat di implementasikan dalam bentuk IC (Integrated Circuit) dalam jenis TTL (Transistor-transistor Logik) maupun CMOS (Complementary Metal Oxide Semikonduktor). Tiap-tiap anggota keluarga mempunyai konfigurasi sendiri-sendiri. Misalnya IC TTL 7404 mengandung 6 gerbang NOT, IC TTL 7432 mengandung 4 gerbang OR. Selain gerbang-gerbang tunggal semacam itu ada juga yag konfigurasinya lebih komplek dan berisi rangkaian-rangkaian seperti Flip-flop, Counter, Encoder, Decoder, yang masing-masing mempunyai banyak varian dengan masing-masing spesifikasinya. b. Tugas 1. Buatlah tabel kebenaran untuk gerbang AND 3 input? 2. Buktikan persamaan Boolean dengan tabel kebenaranya untuk persamaan A . B = A + B? RPP TEKNIK DIGITAL Page 28

3. Bedakan antara gerbang NAND dengan gerbang NOR? 4. Sederhanakan persamaan dibawah ini dengan menggunakan peta Karnaugh Map dan Aljabar Boolean: Y =A B C D + A B C D + A B C D + A B C D + A B C D + A B C D+A B C D 5. Perhatikan dan analisalah rangkaian berikut:

A B

Y1 Y2

6. Rencanakan sebuah Half Adder dengan menggunakan gabungan gerbang logika dasar? 7. Jumlahkan data biner 1 1 0 1 dengan 0 1 1 0? 8. Sebutkan 3 jenis IC TTL lengkap dengan kharakteristiknya masing-masing? 9. Seb utkan 5 buah tipe dari IC TTL yang merupakan implementasi gerbang logika dasar! 10. Sebutkan perbedaan antara IC TTL dengan CMOS?.

c. Test Formatif 1. Perhatikan gambar dibawah ini:S1

S2

S3

Jelaskan prinsip kerjanya dan fungsi logika apa yang dijalankan? 2. Dengan menggunakan sifat-sifat Aljabar Boolean buktikan bahwa output dari rangkaian ini adalah Y = A + B

RPP TEKNIK DIGITAL

Page 29

A Y B 3. Bagaimanakah deretan pulsa yang terlihat pada keluaran gerbang EX-ORgambar dibawah ini:A 01100111 B 11000100 C 00101101

Y

d. Kunci Jawaban 1. Prinsip kerjanya:jika S1 =terbuka ;S2=S3=tertutup maka lampu akan menyala jika salah satu saklar atau semua saklar dalam keadaan tertutup. Sebaliknya lampu akan padam jika semua saklar dalam keadaan terbuka. Maka rangkaian tersebut melakukan fungsi gerbang OR. 2. Pembuktian: Y = A.A.B.B.AB Y = A.AB + B.AB Y = A.AB +B.AB Y = A(A+B) +B(A+B) Y = AA + A.B +B.A + BB Y = A.B + A.B Y = A + B (terbukti) 3. Deretan angka biner yang terlihat pada keluaran gerbang EX-OR adalah Y = 101011000 e. Lembar Kerja Judul: GERBANG LOGIKA DASAR Alat dan bahan 1. Power supply 5 volt DC 2. Trainer Digital 3. IC TTL tipe7400 (NAND gate) 4. IC TTL tipe7402 (NOR gate) RPP TEKNIK DIGITAL 1buah 1buah 1buah 1buah Page 30

5. IC TTL tipe7404 (NOT gate) 6. IC TTL tipe7408 (AND gate) 7. IC TTL tipe7432 (OR gate) 8. IC TTL tipe7486 (Ex-OR gate) 9. Jumper Langkah kerja 1. Siapkan power supply 5 volt DC

1buah 1buah 1buah 1buah secukupnya

2. Hubungkan terminal Vcc dari semua modul pada tegangan 5 volt DC 3. Hubungkan terminal ground dari semua modul 4. Buatlah rangkaian gerbang seperti gambar 1 5. Berikan kondisi logik sesuai pada tabel 1 6. Catat hasilnya pada kolom output Tabel 1 INPUT A B 0 0 0 1 1 0 1 1 OUTPUT YA

Gambar 1

B

7. Ulangi langkah kerja 4 dan 5 untuk rangkaian gerbang logika yang lain. a) OR gate Tabel 2 INPUT OUTPUT A B Y 0 0 0 1 1 0 1 1 b) NOT gate Tabel 3. INPUT A 0 1 RPP TEKNIK DIGITAL OUTPUT YAY

A B

Gambar 2

Y

Gambar 3

Page 31

c) NAND gate Tabel 4 INPUT A B 0 0 0 1 1 0 1 1 d) NOR gate Tabel 5 INPUT OUTPUT A B Y 0 0 0 1 1 0 1 1 e) Ex-OR gate Tabel 6 INPUT A B 0 0 0 1 1 0 1 1 OUTPUT YA BY

A B

Gambar 4

OUTPUT Y

Y

Gambar 5A BY

Gambar 6

f) Ex-NOR gate Tabel 7 INPUT A B 0 0 0 1 1 0 1 1 OUTPUT YA B

Gambar 7

Y

8. Buatlah kesimpulan dan laporan dari hasil praktek yang telah dilakukan!

RPP TEKNIK DIGITAL

Page 32

C. Langkah-langkah Kegiatan Pembelajaran : Pertemuan 8: Terampil Menggambar rangkian elektronika. 1. Kegiatan Pendahuluan Fase 1: Menyampaikan tujuan dan mempersiapkan siswa a. Guru menyampaikan indikator hasil belajar yang ingin dicapai melalui kegiatan pembelajaran hari ini, yaitu: gerbang logika b. Guru memotivasi siswa dengan memberikan contoh rangkian elektronika dan bahan gambar teknik. dalam kegiatan sehari hari c. Guru menjelaskan cara menggambar rangkaian elektronika 2. Kegiatan Inti Fase 2 : Mendemonstrasikan pengetahuan c. Guru menjelaskan gerbang ligika. Fase 3 : Membimbing pelatihan d. Guru membimbing siswa menentukan besar jarak pada gambar teknik. Fase 4 : Mengecek pemahaman dan memberikan umpan balik e. Guru memeriksa pemahaman siswa terhadap gerbang ligika f. Guru memberikan umpan balik terhadap materi yang diberikan

3. Kegiatan Penutup Fase 5 : Memberikan kesempatan untuk pelatihan lanjutan dan penerapan g. Guru bersama siswa menyimpulkan materi h. Guru memberikan materi lanjutan berupa evaluasi untuk dikerjakan dirumah D. Sumber Belajar Press. : 1. Malvino, Hanafi Gunawan, 1999.Elektronika I, UGM 2. Rusmadi, Dedi. 1995. Mengenal Komponen Elektronika. Bandung. : Kuis, Ulangan harian, Pemberian tugas : Bentuk Uraian Objektif

E. Teknik Pembelajaran F. Penilaian

Menyetujui Kepala Sekolah

Guru Kompetensi

H. MARJUKI, S.Pd NIP. 196601041991121002 RPP TEKNIK DIGITAL

EDI LAKSONO, S.Pd NIP. 198112312006041010 Page 33

RPP TEKNIK DIGITAL

Page 34

RENCANA PELAKSANAAN PEMBELAJARAN (RPP) SMK Mata Pelajaran Kelas/Semester Standar Kompetensi Indikator : SMK NEGERI 3 AMUNTAI : Teori Produktif AV : 1 AV/ I : Flip flop : 1. Mampu mengaplikasikan konsep-konsep sistem digital menjadi rangkaian flip-flop 2. Menjelaskan prinsip kerja macam-macam rangkaian flipflop dengan benar 3. Menjelaskan fungsi rangkaian flip-flop . Alokasi Waktu Tujuan Pembelajaran : 2 Jam Pelajaran ( 2 x pertemuan ) : 1 Mampu mengaplikasikan konsep-konsep sistem digital menjadi rangkaian flip-flop 2 Menjelaskan prinsip kerja macam-macam rangkaian flip-flop dengan benar 3 B. Materi Pembelajaran : FLIP-FLOP Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur dengan jam atau pulsa, yaitu sistem-sistem tersebut bekerja secara sinkron dengan deretan pulsa berperiode T yang disebut jam sistem (System Clock atau disingkat menjadi CK). Seperti yang ditunjukkan dalam gambar 1: Menjelaskan fungsi rangkaian flip-flop

Qn O T 2T (n-1)T nT

Qn+1

(n+1)T

t

RPP TEKNIK DIGITAL

Page 35

Gambar1: Keluaran dari pembangkit pulsa yang digunakan sebagai deretan pulsa untuk sinkronisasi suatu sistem digital sekuensial Lebor pulsa tp diandaikan kecil terhadap T Berbeda dengan uraian materi sebelumnya yang bekerja atas dasar gerbang logika dan logika kombinasi, keluarannya pada saat tertentu hanya tergantung pada harga-harga masukan pada saat yang sama. Sistem seperti ini dinamakan tidak memiliki memori. Disamping itu bahwa sistem tersebut menghafal hubungan fungsional antara variabel keluaran dan variabel masukan. Sedangkan fungsi rangkaian flip-flop yang utama adalah sebagai memori (menyimpan informasi) 1 bit atau suatu sel penyimpan 1 bit. Selain itu flip-flop juga dapat digunakan pada Rangkaian Shift Register, rangkaian Counter dan lain sebagainya. Macam - macam Flip-Flop: 1. RS Flip-Flop 2. CRS Flip-Flop 3. D Flip-Flop 4. T Flip-Flop 5. J-K Flip-Flop ad 1. RS Flip-Flop RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q (atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. RS-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0. Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh RPP TEKNIK DIGITAL Page 36

saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1 yang diperlihatkan pada gambar berikut:

S

Q

R

Q

Gambar 2. RS-FF yang disusun dari gerbang NAND Tabel Kebenaran: S 0 0 1 1 1 0 1 B Q Q 0 1 1 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 Qn Qn Keterangan Terlarang Set (memasang) Stabil I Reset (melepas) Stabil II Terlarang Kondisi memori (mengingat)

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0. Yang dimaksud dengan kondisi memori yaitu saat S=1 dan R=1, output Q dan Qnot akan menghasilkan perbedaan yaitu jika Q=0 maka Qnot=1 atau sebaliknya jika Q=1 maka Q not =0. ad 2. CRS Flip-FlopS Ck R S RS FF R Q Q

Tabel kebenarannya:

RPP TEKNIK DIGITAL

Page 37

S 0 0 1 1

R 0 1 0 1

Qn +1 Qn 0 1 terlarang

Keterangan: Qn = Sebelum CK Qn +1 = Sesudah CK CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not. ad 3. D Flip-Flop D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka D flip-flop akan berada pada keadaan reset atau output Q berlogik 0.

D Ck

S RS FF RGambar 4. D flip-flop

Q

Q

Tabel Kebenaran: D 0 1 Qn+1 0 1

RPP TEKNIK DIGITAL

Page 38

ad 4. T Flip-Flop

S Ck RS FF R

Q

Q

Gambar 5. T flip-flop Tabel Kebenaran: T 0 1 0 1 0 1 0 1 Q 0 0 1 1 0 0 1 1

Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi clocked RSFF, DFF maupun JKFF. TFF mempunyai sebuah terminal input T dan dua buah terminal output Q dan Qnot. TFF banyak digunakan pada rangkaian Counter, frekuensi deviden dan sebagainya. ad 5. J-K Flip-Flop JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi RPP TEKNIK DIGITAL Page 39

terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output.Clear

J Ck

JK FF

Q

Q K

Gambar 6. JK FF Tabel Kebenaran: J 0 0 1 1 b. Rangkuman Telah diuraikan konfigurasi flip-flop RS, CRS, D (Data), T (Togle) dan JK sebagai lima jenis flip-flop yang penting. Hubungan logika yang berlaku untuk masing-masing flip-flop adalah berbeda. Suatu flip-flop IC biasanya dijalankan secara sinkron dengan suatu jam dan disamping itu IC tersebut dapat (atau tidak dapat) memiliki masukan langsung untuk operasi asinkron/tak sinkron, masukan J dan K Data dan Clear. Masukan langsung hanya dapat berharga 0 diantara pulsa jam (Clock) ketika CK=0. Bilamana CK=1 kedua masukan asinkron harus dalam keadaan tinggi dan harus tetap bertahan pada keadaanya selama jangka waktu pulsa, CK=1. Untuk flip-flop majikan budak (Master Slave), keluaran Q tetap sama selama jangka waktu pulsa dan hanya berubah setelah CK berubah dari 1 ke 0, pada tepi pulsa kearah negatif flip-flop togle atau komplementer tidak terdapat secara komersial karena JK FF dapat juga digunakan sebagai T FF dengan menghubungkan langsung masukan J dan K seperti gambar dibawah. K 0 1 0 1 Qn+1 Qn 0 1 Qn (strep) Keterangan Mengingat Reset Set Togle

RPP TEKNIK DIGITAL

Page 40

c. TUGAS c. Berikan definisi dari suatu flip-flop! d. Tuliskan 2 fungsi dari flip-flop ! e. Sebutkan jenis-jenis flip-flop yang pengaturnya menggunakan jam (clock)! f. Gambarkan sebuah flip-flop RS yang tidak menggunakan dan disusun dari pintu/gerbang NAND! g. Apa arti dari Men-Set flip-flop? d. Test Formatif II Berilah tanda silang pada jawaban yang paling benar! 1. Flip-flop termasuk golongan/keluarga: a. Univibrator b. Astabil Multivibrator c. Monostabil Multivibrator d. Bistabil Multivibrator 2. Yang bukan merupakan jenis flip-flop yang diatur dengan clock adalah: a. JK FF b. D FF c. CRS FF d. RS FF 3. Daerah terlarang untuk RS FF yang disusun dari pintu NAND yaitu: a. S=0 , R=0 b. S=1 , R=0 c. S=0 , R=0 d. S=1 , R=1

4. Daerah stabil untuk RS FF yang dibangun dari pintu NAND yaitu: a. S=0 , R=0 b. S=1 , R=1 c. S=1 , R=0 d. S=0 , R=1

5. Yang disebut dengan Me-Reset sebuah FF yaitu dengan membuat keluaran: a. Q=1 , Qnot=0 RPP TEKNIK DIGITAL c. Q=0 , Qnot=1 Page 41

b. Q=1 , Qnot=1

d. Q=0 , Qnot=0

6. Jenis flip-flop yang tidak mempunyai kondisi terlarang adalah: a. RS FF dari NAND b. CRS FF c. JK FF d. RS FF dari NOR

7. Daerah terlarang untuk CRS flip-flop adalah: a. R=1 , S=1 b. R=0 , S=0 c. R=0 , S=1 d. R=1 , S=0

8. Pernyataan berikut merupakan fungsi dari flip-flop, kecuali: a. Memory b. Pembangkit pulsa clock c. Rangkaian penggeser data d. Rangkaian hitung 9. Jenis IC yang melaksanakan fungsi NAND adalah: a. 7402 b. 7400 c. 7473 d. 7474

10. Jenis IC yang melaksanakan fungsi JK FF adalah: a. 7402 b. 7400 c. 7473 d. 7474

III Jawablah pertanyaan berikut dengan tepat, jelas dan benar! 1. Gambarkan dan buatlah tabel kebenaran dari CRS Flip-flop! 2. Gambarkan dan buatlah tabel kebenaran dari JK Flip-flop! e. Kunci Jawaban 1. 1. d 2. d 3. a 4. b 5. c 6. c 7. a 8. b 9. b 10. c

RPP TEKNIK DIGITAL

Page 42

2. Uraian 1. Gambar CRS FF dan tabel kebenaranS Ck R S RS FF R Q Q

Tabel kebenaran: S 0 0 1 1 R 0 1 0 1 Qn +1 Qn 0 1 terlarang

2. Gambar JK FF dan tabel kebenaranClear

J Ck

JK FF

Q

Q K

Tabel kebenaran: J 0 0 1 1 f. Lembar Kerja K 0 1 0 1 Qn+1 Qn 0 1 Qn (strep) Keterangan Mengingat Reset Set Togle

Judul 1 : RS FF , CRS FF dan D FF dengan gerbang-gerbang NAND ALAT DAN BAHAN 1. IC SN 7400 2. LED 3. R : 220 4. Multimeter 5. Catu daya 5 Volt RPP TEKNIK DIGITAL Page 43 : 2 buah : 2 buah : 2 buah

6. Breadboard 7. Kabel penghubung secukupnya GAMBAR RANGKAIAN

S Q

R

Q

R-S Flip-flop

R Q Clk SC-RS Flip-FlopD Q Clk Q

Q

D Flip Flop+13 12 11 10 9 8

7 1 2 3 4 5 6

IC SN 7400 RPP TEKNIK DIGITAL Page 44

LANGKAH KERJA MERAKIT RS FF 1. Buatlah rangkaian RS FF seperti pada gambar rangkaian diatas. 2. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7. 3. Masukkan input logik pada input-input R dan S seperti pada tabel dibawah ini. Dan masukan hasil pengamatan ini ke dalam tabel I. TABEL I INPUT R 0 0 1 1 1 0 S 0 1 1 0 1 0 OUTPUT Q Qnot

4. Ulangi percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian RS FF. MERAKIT CLOCK 1. Buatlah C-RS FF seperti pada gambar rangkaian diatas. 2. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7. 3. Masukanlah input logik pada input R, S dan Clock seperti pada tabel II, dan kemudian catat keadaan outputnya dan masukanlah hasilnya ke dalam tabel II berikut: TABEL II INPUT S 0 0 0 0 1 1 1 1 OUTPUT Q Qnot

R 0 0 1 1 0 0 1 1 RPP TEKNIK DIGITAL

C 0 1 0 1 0 1 0 1

Page 45

4. Ulangilah percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja C-RS FF dengan gerbang NAND. MERAKIT D FF 1. Buatlah rangkaian D FF seperti pada gambar rangkaian diatas. 2. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7. 3. Masukkan input logik pada input D dan Clock, lalu amatilah keadaan outputnya dan catatlah hasilnya ke dalam tabel III. TABEL III INPUT Clock 0 1 0 1 OUTPUT Qnot

D 0 0 1 1

Q

4. Ulangi percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian D flip-flop dengan gerbang NAND.

KESIMPULAN Apakah kesimpulan dari percobaan ini? Judul 2 : JK Flip-Flop dan T Flip-Flop ALAT DAN BAHAN 1. IC SN 7473 2. R : 220 3. LED : 2 buah : 2 buah

4. Catu Daya 5 Volt 5. Bread Board 6. Kabel Penghubung secukupnya

RPP TEKNIK DIGITAL

Page 46

GAMBAR RANGKAIAN

J CLK K Clear

14 1 3 SN 7473

12

13

J-K FF induk Hamba

T CLK

14 1 3 SN 7473

12

13 Clear

T FF Induk hamba LANGKAH KERJA

JK flip-flop Induk Hamba 1. Buatlah rangkaian JK FF seperti pada gambar diatas. 2. Masukan tegangan +5 V pada kaki 4 dan ground pada kaki 11. 3. Berikan keadaan logik pada input J, K dan Clock. Lalu amatilah keadaan outputnya dan catat hasilnya pada tabel I. 4. Ulangi percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian JK FF induk hamba. INPUT KA 0 0 1 1 0 0 1 1 OUTPUT QA QAnot

JA 0 0 0 0 1 1 1 1 RPP TEKNIK DIGITAL

ClockA 0 1 0 1 0 1 0 1

Page 47

JB 0 0 0 0 1 1 1 1 T FF Induk Hamba

INPUT KB 0 0 1 1 0 0 1 1

ClockB 0 1 0 1 0 1 0 1

QB

OUTPUT QBnot

1. Buatlah rangkaian seperti pada gambar diatas. 2. Masukan tegangan +5 V pada kaki 4 dan ground pada kaki 11. 3. Berikan input logik pada input T, lalu amati dan catat keadaan outputnya pada tabel II berikut ini: TABEL INPUT T (Togle) 0 1 0 1 0 1 0 1 KESIMPULAN Kesimpulan apakah yang diperoleh dari percobaan JK FF dan T FF ini? Q OUTPUT Qnot

RPP TEKNIK DIGITAL

Page 48

D. Langkah-langkah Kegiatan Pembelajaran : 1. Pertemuan 8: Terampil Menggambar rangkian elektronika. a. Kegiatan Pendahuluan Fase 1: Menyampaikan tujuan dan mempersiapkan siswa Guru menyampaikan indikator hasil belajar yang ingin dicapai melalui kegiatan

pembelajaran hari ini, yaitu: flip flop i. Guru memotivasi siswa dengan memberikan contoh rangkian elektronika dan bahan gambar teknik. dalam kegiatan sehari hari j. Guru menjelaskan cara menggambar rangkaian elektronika b. Kegiatan Inti Fase 2 : Mendemonstrasikan pengetahuan k. Guru menjelaskan flip flop Fase 3 : Membimbing pelatihan l. Guru membimbing siswa menentukan besar time delay Fase 4 : Mengecek pemahaman dan memberikan umpan balik m. Guru memeriksa pemahaman siswa terhadap flip flop n. Guru memberikan umpan balik terhadap materi yang diberikan

i. Kegiatan Penutup Fase 5 : Memberikan kesempatan untuk pelatihan lanjutan dan penerapan o. Guru bersama siswa menyimpulkan materi p. Guru memberikan materi lanjutan berupa evaluasi untuk dikerjakan dirumah F. Sumber Belajar Press. : 1. Malvino, Hanafi Gunawan, 1999.Elektronika I, UGM 2. Rusmadi, Dedi. 1995. Mengenal Komponen Elektronika. Bandung.

RPP TEKNIK DIGITAL

Page 49

G. Penilaian

: 1. Teknik : Kuis, Ulangan harian, Pemberian tugas 2. Bentuk : Uraian Objektif , .. 200

Mengetahui Kepala Sekolah

Guru Mata Pelajaran

H. MARJUKI, S.Pd

.

RPP TEKNIK DIGITAL

Page 50

RENCANA PELAKSANAAN PEMBELAJARAN (RPP) SMK Mata Pelajaran Kelas/Semester Standar Kompetensi Indikator : SMK NEGERI 3 AMUNTAI : Teori Produktif AV : 1 AV/ I : Menguasai komponen elektronika : 1. Dapat menganalisa dan menggunakan flip-flop dalam rangkaian Register 2. Menyebutkan macam-macam register dengan benar 3. Menyebutkan fungsi dan kegiatan Register 4. Menggambarkan macam-macam Register 5. Menjelaskan prinsip kerja macam-macam register Alokasi Waktu Tujuan Pembelajaran : 2 Jam Pelajaran ( 2 x pertemuan ) : 1. Dapat menganalisa dan menggunakan flip-flop dalam rangkaian Register 2. Menyebutkan macam-macam register dengan benar 3. Menyebutkan fungsi dan kegiatan Register 4. Menggambarkan macam-macam Register 5. Menjelaskan prinsip kerja macam-macam register B. Materi Pembelajaran : REGISTER Register adalah sekelompok flip-flop yang dapat dipakai untuk menyimpan dan untuk mengolah informasi dalam bentuk linier. Ada 2 jenis utama Register yaitu: 1. Storage Register (register penyimpan) 2. Shift Register (register geser) Register penyimpan (Storage Register) digunakan apabila kita hendak menyimpan informasi untuk sementara, sebelum informasi itu dibawa ke tempat lain. Banyaknya kata/bit yang dapat disimpan, tergantung dari banyaknya flip-flop dalam register. Satu flip-flop dapat menyimpan satu bit. Bila kita hendak menyimpan informasi 4 bit maka kita butuhkan 4 flip-flop. RPP TEKNIK DIGITAL Page 51

Contoh: Register yang mengingat bilangan duaan (biner): 1101 terbaca pada keluaran Q.

Q

Q

Q

Q

Q

Q

Q

Q

1

0

1

0

1

0

1

0

FFD

FFC

FFB

FFA

Shift Register adalah suatu register dimana informasi dapat bergeser (digeserkan). Dalam register geser flip-flop saling dikoneksi, sehingga isinya dapat digeserkan dari satu flip-flop ke flip-flop yang lain, kekiri atau kekanan atas perintah denyut lonceng (Clock). Dalam alat ukur digit, register dipakai untuk mengingat data yang sedang ditampilkan. Ada 4 Shift Register yaitu: 1. SISO (Serial Input Serial Output) Gambar Register SISO yang menggunakan JK FFQ1 Q2 Q3 Q4

Word in (SI)

1 2 3

J CLK K FF1

Q

4

1 2

J CLK K FF2

Q

4

1 2

J CLK K FF3

Q

4

1 2

J CLK K FF4

Q

4

Q

5

3

Q

5

3

Q

5

3

Q

5

Clock

Prinsip kerja: Informasi/data dimasukan melalui word in dan akan dikeluarkan jika ada denyut lonceng berlalu dari 1 ke 0. Karena jalan keluarnya flip-flop satu dihubungkan kepada jalan masuk flip-flop berikutnya, maka informasi didalam register akan digrser ke kanan selama tebing dari denyut lonceng (Clock).

Tabel Kebenaran (Misal masuknya 1101) RPP TEKNIK DIGITAL Page 52

Clock ke 0 1 2 3 4

Word in 0 1 0 1 1

Q1 0 1 0 1 1

Q2 0 0 1 0 1

Q3 0 0 0 1 0

Q4 0 0 0 0 1

Register geser SISO ada dua macam yaitu: 1. Shift Right Register (SRR)/Register geser kanan 2. Shift Left Register (SLR)/Register geser kiri 3. Shift Control Register dapat berfungsi sebagai SSR maupun SLR Rangkaian Shift control adalah sebagi berikut:Geser Kanan Out

Geser Kiri

Rangkaian ini untuk mengaktifkan geser kanan/kiri yang ditentukan oleh SC. Jika SC=1, maka akan mengaktifkan SLR. Jika SC=0, maka akan mengaktifkan SRR. Gambar rangkaian selengkapnya adalah sebagai berikut:

RPP TEKNIK DIGITAL

Page 53

Serial out1 2 3 1 2 3 1 2 3 1 2 3

Serial out

D CLK

Q

D CLK

Q

D CLK

Q

D CLK

Q

Clock

DFF1

DFF2

DFF3

DFF4

Serial in SRR SC

Serial in SLR

Keterangan: Jika SC=0,maka input geser kanan akan aktif. Keluaran NAND diumpamakan ke input DFF1 dan setelah denyut lonceng berlaku (saat tebing depan), maka informasi diteruskan ke output Q1. Dan output Q1 terhubung langsung keoutput DFF2 berikutnya sehingga dengan proses ini terjadi pergeseran ke kanan. TABEL KEBENARAN (jika input 1101) Clock ke 0 1 2 3 4 Input 0 1 1 0 1 Q1 0 1 1 0 1 Q2 0 0 1 1 0 Q3 0 0 0 1 1 Q4 0 0 0 0 1

Informasi digit digeser kekanan setiap ada perubahan pulsa clock tebing atas. Geser kanan berfungsi sebagai operasi aritmatika yaitu pembagi dua untuk tiap-tiap flip-flop.

Jika SC = 1 , maka akan mengaktifkan input geser kiri. Output NAND masuk ke input D-FF4 dan setelah diberi pulsa clock informasi dikeluarkan melalui Q4 dan keluaran Q4 dihubungkan ke input D-FF3, keluaran D-FF3 dimasukan ke D-FF berikutnya, RPP TEKNIK DIGITAL Page 54

sehingga dengan demikian terjadi pergeseran informasi bit ke arah kiri. TABEL KEBENARAN (jika input 1101) Clock ke 0 1 2 3 4 Input 0 1 1 0 1 Q1 0 0 0 0 1 Q2 0 0 0 1 1 Q3 0 0 1 1 0 Q4 0 1 1 0 1

Register geser kiri berfungsi sebagai operasi aritmatika yaitu sebagai pengali dua untuk tiap-tiap flip-flop.

2. Register Geser SIPO Adalah register geser dengan masukan data secara serial dan keluaran data secara parelel. Gambar rangkaiannya adalah sebagai berikut: (SIPO menggunakan D-FF)Data load1 2 3 1 2 3 1 2 3 1 2 3

D CLK

Q

D CLK

Q

D CLK

Q

D CLK

Q

Clock Read Out

DFF1

DFF2

DFF3

DFF4

A

B

C

D

Cara kerja: Masukan-masukan data secara deret akan dikeluarkan oleh D-FF setelah masukan denyut lonceng dari 0 ke 1. Keluaran data/informasi serial akan dapat dibaca secara paralel setelah diberikan satu komando (Read Out). Bila dijalan masuk Read Out diberi logik 0, maka semua keluaran AND adalah 0 dan bila Read Out diberi logik 1, maka pintu-pintu AND

RPP TEKNIK DIGITAL

Page 55

menghubung langsungkan sinyal-sinyal yang ada di Q masing-masing flip-flop. Contoh: Bila masukan data 1101 TABEL KEBENARANNYA: Read Out 0 0 0 0 0 1 Clock 0 1 2 3 4 Input 0 1 1 0 1 Q1 0 1 1 0 1 1 Q2 0 0 1 1 0 0 Q3 0 0 0 1 1 1 Q4 0 0 0 0 1 1 A 0 0 0 0 0 1 B 0 0 0 0 0 0 C 0 0 0 0 0 1 D 0 0 0 0 0 1

3. Register Geser PIPO Adalah register geser dengan masukan data secara jajar/paralel dan keluaran jajar/paralel. Gambara rangkaiannya adalah sebagai berikut: (PIPO menggunakan DFF)QDDFF2 1 2 D CLK Q 3 1 2 DFF2 D CLK Q 3 1 2

QCDFF2 D CLK Q

QBDFF2 3 1 2 D CLK Q

QA

3

Reset Clock D3

R

R

R

R

D2

D1

D0

Cara kerja: Sebelum dimasuki data rangkaian direset dulu agar keluaran Q semuanya 0. Setelah itu data dimasukkan secara paralel pada input D-FF dan data akan diloloskan keluar secara paralel setelah flip-flop mendapat pulsa clock dari 0 ke 1. Contoh: TABEL KEBENARAN: Clock 0 1 RPP TEKNIK DIGITAL D1 D2 D3 D4 1 1 0 1 1 1 0 1 QD QC QB QA 0 0 0 0 1 1 0 1 Page 56

2 3

1 0

0 0

0 0

1 1

1 0

0 0

0 0

1 1

4. Register geser PISO Adalah register geser dengan masukan data secara paralel dan dikeluarkan secara deret/serial. Gambar rangkaian register PISO menggunakan D-FF adalah sebagai berikut:A B C D

Data load

DFF2 1 2 D CLK Q 3 1 2

DFF2 D CLK Q 3 1 2

DFF2 D CLK Q 3 1 2

DFF2 D CLK Q 3

Serial Out

R Clock

R

R

R

Rangkaian diatas merupakan register geser dengan panjang kata 4 bit. Semua jalan masuk clock dihubungkan jajar. Data-data yang ada di A, B, C, D dimasukkan ke flip-flop secara serempak, apabila dijalan masuk Data Load diberi logik 1. Cara Kerja: Mula-mula jalan masuk Data Load = 0, maka semua pintu NAND mengeluarkan 1, sehingga jalan masuk set dan rerset semuanya 1 berarti bahwa jalan masuk set dan reset tidak berpengaruh. Jika Data Load = 1, maka semua input paralel akan dilewatkan oleh NAND. Misal jalan masuk A=1, maka pintu NAND 1 mengeluarkan 0 adapun pintu NAND 2 mengeluarkan 1. Dengan demikian flip-flop diset sehingga menjadi Q=1. Karena flip-flop yang lainpun dihubungkan dengan cara yang sama, maka mereka juga mengoper RPP TEKNIK DIGITAL Page 57

informasi pada saat Data Load diberi logik 1. Setelah informasi berada didalam register, Data Load diberi logik 0. Informasi akan dapat dikeluarkan dari register dengan cara memasukkan denyut lonceng, denyut-demi denyut keluar deret/seri. Untuk keperluan ini jalan masuk D dihubungkan kepada keluaran Q. Ada juga register yang dapat digunakan sebagai Shift register SISO maupun PIPO dengan bantuan suatu control sbb:Preset Data jajar Reset Input Control (IC)

Input Control = 0, berfungsi sebagai register geser SISO Input Control = 1, berfungsi sebagai register geser PIPO Data 0 1 0 1 IC 1 1 0 0 Preset 1 0 1 1 Reset 0 1 1 1

Rangkaian kontrol diatas dapat disimbolkan sbb:Preset 4 Data Paralel 1 2 5 Reset

3

Input Control

Rangkaian selengkapnya adalah sbb:

RPP TEKNIK DIGITAL

Page 58

QD

QC

QB

QA

Data Seri

D C

P Q R

D C

P Q R

D C

P Q R

D C

P Q R

Clock

D C

P Q R

D C

P Q R

D C

P Q R

D C

P Q R IC

D3

D2

D1

D0

Catatan: Jika IC=0, maka input yang dimasukan ke D0, D1, D2, D3 tidak mempengaruhi keadaan output QA, QB, QC, QD tetapi yang mempengaruhinya adalah data yang dimasukkan ke input DFF secara serial, maka pada kondisi ini rangkaian akan bekerja senagai register geser SISO. Jika IC=1, maka input yang dimasukkan ke gate D seri tidak akan mempengaruhi output, tetapi output dipengaruhi oleh data paralel (D0, D1, D2, D3). Input dimasukkan secara serempak dan keluaran ditunjukkan secara serempak begitu pulsa clock berguling dari 1 ke 0, maka pada kondisi ini rangkaian akan bekerja sebagai registeer geser PIPO. a. Rangkuman Karena suatu unit biner adalah memori 1 bit maka susunan n buah flip-flop dapat menyimpan kata n bit. Susunan ini dinamakan Register. Untuk memungkinkan pembacaan data yang berurutan, maka keluaran dari flip-flop yang satu dihubungkan dengan masukan dari flip-flop berikutnya. Konfigurasi seperti ini yang disebut dengan register geser. Masing-masing flip-flop banyak menggunakan JK-FF dan D-FF. Perhatikan pada uraian materi diatas bahwa RPP TEKNIK DIGITAL Page 59

tahapan yang harus menyimpan bit paling berarti adalah MSB (Most Significant Bit). Bit paling tidak berarti adalah LSB (List Significant Bit) yang berada pada bit disebelah paling kanan. Macam-macam register yang digunakan adalah berdasarkan fungsinya yaitu meliputi: 1. Register SISO yaitu merupakan register yang masukan datanya seri dan keluar secara seri. Penerapan Register ini yaitu untuk Register geser kanan, geser kiri. Beberapa jenis register yang banyak dipasaran dilengkapi dengan gerbang-gerbang yang memungkinkan pemindahan data dari kanan ke kiri atau sebaliknya. Suatu penerapan untuk operasioperasi ini adalah dalam perkalian dan pembagian oleh angka kelipatan 2 2. Register SIPO yaitu merupakan register yang masukan datanya secara seri dan keluar secara paralel. Flip-flop yang telah dijelaskan diatas dapat dikosongkan isinya dengan memberi bit 0 pada Clear sehingga semua keluaran Q1, Q2, Q3 dan Q4 = 0, setelah clear diberi logik 1, clock diberikan, data dimasukan misalnya 1101 maka data yang tak berarti akan tersimpan pada FF4 = 1, berturut-turut menuju ke kiri (data yang paling berarti) FF3 akan tersimpan logik 0, FF2 = logik 1 dan FF1=logik 1 3. Register PISO yaitu merupakan register yang masukan datanya secara paralel dan keluarannya secara seri. Dalam kasus yang dijelaskan diatas flip-flop yang dipasang adalah FF1, FF2, FF3, FF4 dan data yang dimasukkan adalah 1101 maka data yang tersimpan itu selanjutnya dapat dibaca secara serial pada FF yang paling kanan dengan menggunakan 4 pulsa clock. Sistem ini merupakan suatu konverter paralel ke serial. 4. Register PIPO yaitu data dimasukkan seperti dijelaskan diatas secara paralel dan kemudian akan digeserkan secara paralel pada keluarannya. Dan masing-masing flip-flop hanya digunakan sebagai suatu memori. Salah satu penerapan yang penting dari register adalah penggunaanya sebagai pembangkit barisan biner. Sistem ini juga disebut pembangkit kata, kode atau huruf. RPP TEKNIK DIGITAL Page 60

Suatu register geser juga dapat dipakai untuk menimbulkan penundaan waktu dalam suatu sistem. Jadi suatu deretan pulsa masuk akan muncul pada keluaran suatu register n tahapan dengan penundaan waktu selama =(n-1)T Disamping itu register geser juga dapat digunakan sebagai Ring Counter (pencacah sim vol). Jadi suatu pencacah sim vol mempunyai fungsi serupa dengan sebuah saklar Steping (Stepping Switch), karena setiap pulsa penggeser memajukan saklar itu sejauh satu langkah.

b. Tugas 1. Apa yang dimaksud dengan register? 2. Ada berapa jenis register, sebutkan! 3. Gambarkan rangkaian register SISO 4 bit menggunakan JK FF dan D FF serta jelaskan cara kerja masing-masing! 4. Gambarkan rangkaian register geser SRR dan SLR menggunakan Shift Control! 5. Kenapa dalam register SIPO dalam membaca keluaran paralel, input Read Out diberi logik 1?

c. Tes Formatif 1. Sebutkan 5 fungsi dari Register? 2. Apakah fungsi Clear pada Register? 3. Lengkapilah tabel kebenaran berikut ini jika Shift Register tersebut mempunyai output 8 bit secara SIPO, dimana Q8 merupakan LSB! Clock 0 1 2 3 4 5 6 7 8 RPP TEKNIK DIGITAL Data input 0 1 1 1 1 1 1 1 1 Q1 0 Q2 0 Q3 0 Q4 0 Q5 0 Q6 0 Q7 0 Q8 0

Page 61

4. Gambarkan SIPO Shift Register tersebut diatas secara blok diagram?

d. Kunci Jawaban 1. Lima fungsi dari Register yaitu untuk: a. Memmory (menyimpan data) b. Penggeser data dari input seri ke output paralel c. Penggeser data kekanan (SRR) dan kekiri (SLR) d. Pembangkit barisan biner (sequence generator) e. Saluran penunda digital 2. Fungsi clear pada register untuk membersihkan data yang ada pada flipflop (membersihkan memory) supaya sebelum data dimasukan output flipflop semua dalam kondisi 0. 3. Tabel Kebenaran Clock 0 1 2 3 4 5 6 7 8 Data input 0 1 1 1 1 1 1 1 1 Q1 0 1 1 1 1 1 1 1 1 Q2 0 0 1 1 1 1 1 1 1 Q3 0 0 0 1 1 1 1 1 1 Q4 0 0 0 0 1 1 1 1 1 Q5 0 0 0 0 0 1 1 1 1 Q6 0 0 0 0 0 0 1 1 1 Q7 0 0 0 0 0 0 0 1 1 Q8 0 0 0 0 0 0 0 0 1

4. Blok diagram SIPO untuk tabel diatasQ1 MSB 11111111 Serial Input Q2 Q3 Q4 Q5 Clk Q6 Q7 Q8 LSB

Clear

RPP TEKNIK DIGITAL

Page 62

e. Lembar Kerja Judul : Register BAHAN KERJA 1. IC SN 7473 (dual JK FF with clear) 2. IC SN 7400 (quadraple Z inputs NAND gate) 3. IC SN 7474 (dual DFF with Preset dan Clear) 4. IC SN 7495 (4 bit SRR or SLR) 5. IC SN 74164 (8 bit SIPO Shift Register) 6. Indikator (LED) 7. Rangkaian Clock ALAT KERJA 1. Papan percobaan 2. Kabel penghubung 3. Catu daya + 5 volt DC 4. Multimeter 2 buah 1 buah 2 buah 1 buah 1 buah 8 buah

KESELAMATAN KERJA 1. Selalu berhati-hati dalam membuat rangkaian. 2. Meneliti terlebih dahulu sebelum melakukan percobaan. 3. Menggunakan catu daya yang sesuai untuk setiap percobaan. 4. Menanyakan kepada instruktur bila mengalami kesulitan. PETUNJUK UMUM 1. Menyiapkan alat dan bahan yang diperlukan. 2. Membuat rangkaian seperti pada gambar percobaan. 3. Bila dalam merangkai telah baik dan benar, laporkan kepada instruktur. 4. Menyalakan catu daya. 5. Memberikan keadaan logik seperti pada tabel. 6. Memperhatikan dan mencatat hasilnya (outputnya). 7. Melakukan percobaan sampai 2 atau 3 kali. 8. Bila telah selesai melakukan percobaan mematikan catu daya. RPP TEKNIK DIGITAL Page 63

9. Mengembalikan alat dan bahan ke tempat semula. 10. Membersihkan ruangan tempat percobaan. LANGKAH KERJA A. Percobaan I (SRR menggunakan JK FF). Rangkaian gambar berikut:Q1 Q2 Q3 Q4

Word in (SI)

1 2 3

J CLK K FF1

Q

4

1 2

J CLK K FF2

Q

4

1 2

J CLK K FF3

Q

4

1 2

J CLK K FF4

Q

4

Q

5

3

Q

5

3

Q

5

3

Q

5

Clock Clear

Bit-bit dimasukkan ke Word in (masukkan kata). Sebelum pulsa clock diberikan, FF direset terlebih dahulu dengan cara memberikan logik 0 ke pin Clear. Masukkan data dengan memberikan pulsa clock sesuai tabel berikut: Word in 0 1 1 0 1 Clock QA QB QC QD

B. Percobaan II (SRR menggunakan D FF) Buatlah rangkaian berikut:Q1 Q2 Q3 Q4

Word in (SI)

1 2 3

J CLK K FF1

Q

4

1 2

J CLK K FF2

Q

4

1 2

J CLK K FF3

Q

4

1 2

J CLK K FF4

Q

4

Q

5

3

Q

5

3

Q

5

3

Q

5

Clock Clear

RPP TEKNIK DIGITAL

Page 64

Bit-bit dimasukkan ke input D FF-I. Sebelum pulsa clock diberikan, FF direset terlebih dahulu. Berikan data input dan catat outputnya dalam tabel berikut:

Input 0 1 1 0 1

Clock

QA

Output QB QC

QD

C. Percobaan III (Register PIPO menggunakan D FF) Buat rangkaian berikut:QDDFF2 1 2 D CLK Q 3 1 2 DFF2 D CLK Q 3 1 2

QCDFF2 D CLK Q

QBDFF2 3 1 2 D CLK Q

QA

3

Reset Clock D3

R

R

R

R

D2

D1

D0

Bit-bit dimasukkan pada input D0, D1, D2, D3. Sebelum pulsa clock dimasukkan, resetlah terlebih dahulu. Masukkan data dan catat outputnya dalam tabel berikut: PARALEL IN Clock D0 0 0 1 1 D1 0 1 1 0 D2 0 0 0 0 D3 1 1 1 1 PARALEL OUT Q Q Q QD A B C

D. Percobaan IV (SRR menggunakan IC SN 7495) Buatlah rangkaian berikut:

RPP TEKNIK DIGITAL

Page 65

Mode Control Serial In Clock

6 1 9

MODE SER CLK1 QA QB QC QD 7495 13 12 11 10

Terminal mode control diberikan kondisi 0. Bit-bit dimasukkan ke terminal serial input. Masukkan data dan catat outputnya dalam tabel berikut: Serial In 1 1 0 1 Clock 1 QA Output QB QC QD

E. Percobaan V (SLR menggunakan IC SN 7495) Buatlah rangkaian berikut:

Mode Control Clock 2

6 8 2 3 4 5

MODE CLK2 A QA B QB C QC D QD 7495

Serial In

13 12 11 10

Terminal mode control diberikan kondisi 1, pulsa clock diberikan pada terminal clock 2. Bit-bit dimasukkan melalui input D. Masukkan data dan catat outputnya dalam tabel berikut: Input D 1 1 0 1 Clock 2 QA QB QC QD

F. Percobaan VI (SRR menggunakan IC SN 74164) Buatlah rangkaian berikut:

RPP TEKNIK DIGITAL

Page 66

U15 QA QB A QC QD B QE QF CLK QG QHCLR

1

Serial In Clock

2 8

3 4 5 6 10 11 12 13

74164

Reset

Bit-bit dimasukkan melalui terminal input 1 atau 2, Clock dimasukkan melalui pin 8 dan reset melalui pin 9. Sebelum data dimasukkan resetlah terlebih dahulu. Masukkan data dan catat outputnya dalam tabel berikut:

Input 0 1 0 0 0 0 0 0 0

Clock 0

9

QA 0

QB 0

QC 0

QD 0

QE 0

QF 0

QG 0

QH 0

Simpulkan dari masing-masing percobaan!

D. Langkah-langkah Kegiatan Pembelajaran : 2. Pertemuan 8: Terampil Menggambar rangkian elektronika. a. Kegiatan Pendahuluan Fase 1: Menyampaikan tujuan dan mempersiapkan siswa Guru menyampaikan indikator hasil belajar yang ingin dicapai melalui kegiatan

pembelajaran hari ini, yaitu: register q. Guru memotivasi siswa dengan memberikan contoh register dalam kegiatan sehari hari

RPP TEKNIK DIGITAL

Page 67

r. Guru menjelaskan cara menggambar rangkaian elektronika b. Kegiatan Inti Fase 2 : Mendemonstrasikan pengetahuan s. Guru menjelaskan langkah langkah register. Fase 3 : Membimbing pelatihan t. Guru membimbing siswa menentukan register Fase 4 : Mengecek pemahaman dan memberikan umpan balik u. Guru memeriksa pemahaman siswa terhadap register v. Guru memberikan umpan balik terhadap materi yang diberikan

j. Kegiatan Penutup Fase 5 : Memberikan kesempatan untuk pelatihan lanjutan dan penerapan w. Guru bersama siswa menyimpulkan materi x. Guru memberikan materi lanjutan berupa evaluasi untuk dikerjakan dirumah F. Sumber Belajar Press. : 1. Malvino, Hanafi Gunawan, 1999.Elektronika I, UGM 2. Rusmadi, Dedi. 1995. Mengenal Komponen Elektronika. Bandung. G. Penilaian : 1. Teknik : Kuis, Ulangan harian, Pemberian tugas 2. Bentuk : Uraian Objektif , .. 200 Mengetahui Kepala Sekolah Guru Mata Pelajaran

H. MARJUKI, S.Pd

.

RPP TEKNIK DIGITAL

Page 68

RENCANA PELAKSANAAN PEMBELAJARAN (RPP) SMK Mata Pelajaran Kelas/Semester Standar Kompetensi Indikator : SMK NEGERI 3 AMUNTAI : Teori Produktif AV : : Menguasai Teknik Digital : 1. Menyebutkan jenis-jenis Counter dengan benar. 2. Menyebutkan karakteristik penting dari pencacah. 3. Menentukan langkah-langkah dalam merancang suatu pencacah. 4. Menjelaskan prinsip kerja pencacah sinkron dan tak sinkron sebagai pencacah maju (Up Counter). 5. Menjelaskan prinsip kerja pencacah sinkron dan tak sinkron sebagai pencacah mundur (Down Counter). 6. Menentukan pencacah sinkron dan tak sinkron sebagai pencacah yang dapat berhenti sendiri (Self Stopping) dan pencacah yang dapat berjalan terus (Free Running). 7. Menentukan batas hitungan (Modulo) pencacah sinkron dan tak sinkron untuk batas hitungan tertentu. 8. Menentukan pencacah sinkron dan tak sinkron sebagai pencacah maju dan mundur (Up-Down Counter). Alokasi Waktu Tujuan Pembelajaran : 2 Jam Pelajaran ( 2 x pertemuan ) : 1 Menyebutkan jenis-jenis Counter dengan benar. 2 3 Menyebutkan karakteristik penting dari pencacah. Menentukan langkah-langkah dalam merancang suatu pencacah. 4 Menjelaskan prinsip kerja pencacah sinkron dan tak sinkron sebagai pencacah maju (Up Counter). 5 Menjelaskan prinsip kerja pencacah sinkron dan tak sinkron sebagai pencacah mundur (Down Counter). RPP TEKNIK DIGITAL Page 69

6

Menentukan pencacah sinkron dan tak sinkron sebagai pencacah yang dapat berhenti sendiri (Self Stopping) dan pencacah yang dapat berjalan terus (Free Running).

7

Menentukan batas hitungan (Modulo) pencacah sinkron dan tak sinkron untuk batas hitungan tertentu.

8

Menentukan pencacah sinkron dan tak sinkron sebagai pencacah maju dan mundur (Up-Down Counter).

B. Materi Pembelajaran

: COUNTER

Counters

(pencacah)

adalah

alat/rangkaian

digital

yang

berfungsi

menghitung/mencacah banyaknya pulsa cIock atau juga berfungsi sebagai pembagi frekuensi, pembangkit kode biner, Gray. Ada 2 jenis pencacah yaitu: 1. Pencacah sinkron (syncronuous counters) atau pencacah jajar. 2. Pencacah tak sinkron (asyncronuous counters) yang kadang-kadang disebut juga pencacah deret (series counters) atau pencacah kerut (rippIe counters). Karakteristik penting daripada pencacah adalah: 1. Kerjanya sinkron atau tak sinkron. 2. mencacah maju atau mundur. 3. sampai beberapa banyak ia dapat mencacah (modulo pencacah). 4. Dapat berjalan terus (free running) ataukah dapat berhenti sendiri (seIf stopping)

Langkah-Langkah dalam merancang pencacah adalah menentukan: 1. Karakteristik pencacah (tersebut diatas). 2. Jenis flip-flop yang diperlukan/digunakan (D-FF, JK FF atau RS-FF). RPP TEKNIK DIGITAL Page 70

3. Prasyarat perubahan logikanya (dari flip-flop yang digunakan). a) Pencacah Tak Sinkron Dianamai pencacah tak sinkron (asynkronuous counters) atau ripple through counters, sebab flip-flop nya bergulingan secara tak serempak tetapi secara berurutan. Hal ini disebabkan karena hanya flip-flop yang paling ujung saja yang dikendalikan oleh sinyal clock untuk flip-flop lainnya diambilkan dari masing-masing flip-flop sebelumnya. Banyaknya denyut yang dimasukkan diterjemahkan oleh flip-flop kedalam bentuk biner. Itulah sebabnya pencacah tak sinkron disebut juga pencacah biner. Pada pencacah tak sinkron penundaan adalah sama dengan penundaanpenundaan flip-flop dijumlahkan. Ada dua macam pencacah yaitu pencacah sinkron dan asinkron. Pencacah sinkron terdiri dari 4 macam yaitu: 1) Pencacah maju sinkron yang berjalan terus (Free Running). 2) Pencacah maju sinkron yang dapat berhenti sendiri (Self Stopping). 3) Pencacah mundur sinkron. 4) Pencacah maju dan mundur sinkron (Up-down Counter). Pencacah tak sinkron terdiri dari 4 macam yaitu: 1) Pencacah maju taksinkron yang berjalan terus (Free Running). 2) Pencacah maju taksinkron yang dapat berhenti sendiri (Self Stopping). 3) Pencacah mundur tak sinkron. 4) Pencacah maju dan mundur tak sinkron (Up-down Counter). Macam-macam penggunaan pencacah: 1) Penggunaan pencacah dalam teknologi industri. Dalam hal ini pencacah dioperasikan untuk menghitung obyek (barang produksi) dengan tujuan untuk mencapai kecepatan dan kecermatan

penghitungan. 2) Digunakan sebagai pembagi frekuensi. 3) Untuk mengukur besarnya frekuensi. 4) Untuk mengukur waktu interval anta dua pulsa. 5) Untuk mengukur jarak. RPP TEKNIK DIGITAL Page 71

6) Untuk mengukur kecepatan. 7) Penggunaan dalam digital komputer. 8) Untuk mengubah sinyal analog menjadi digital (Analog to Digital Converterrs/ADC) maupun untuk mengubah sinyal digital ke analog (Digital to Analog Converter/DAC). 1) Pencacah maju tak sinkron Dasar dari pencacah ini adalah JK-FF yang dioperasikan sebagai T-FF (JK-FF dalam kondisi toggle) yaitu dimana kedua input J dan K diberi nilai logika 1. Dan dalam keadaan demikian JK-FF akan berfungsi sebagai pembagi dua. Atau dengan kata lain, frekuensi output JK-FF tersebut sama dengan setengah frekuensi clock yang diberikan. Rumus frekuensi output flip-flop dalam kondisi ini adalah: F output = 1/2n x F in =

Frekuensiinput pulsa clock 2n(n = banyaknya toggle flip-flop yang dipakai)

Rangkaian berikut merupakan pencacah maju tak sinkron yang menggunakan 4 buah JK-FF:QA( LSB) 1 2 3 4 1 2 5 3 QB 4 1 2 5 3 QC 4 1 2 5 3 QD( MSB) 4

J CLK

Q

J CLK

Q

J CLK

Q

J CLK

Q

K AQ

K BQ

K CQ

K DQ

5

Cara kerja rangkaian diatas adalah sebagai berikut: (a) Output flip-flop yang pertama (QA) akan berguling (menjadi 0 atau 1) setiap pulsa clock pada sisi negatif/trailing edge atau dari kondisi 1 ke 0. (b) Output flip-flop yang lainnya akan berguling bila dan hanya bila output flip-flop sebelumnya berganti kondisi dari 1 ke 0 (sisi negatif/trailing edge) juga. Diagram waktu/timing diagram rangkaian tersebut adalah sebagai berikut: RPP TEKNIK DIGITAL Page 72

Clock QA QB QC QD

Dari diagram waktu diatas dapat dilihat dengan jelas bahwa QA berguling setiap kali pulsa clock pada sisi negatifnya. QB berguling setiap kali sisi negatif dari QA. QC berguling setiap kali sisi negatif dari QB dan QD bergulingan setiap kali sisi negatif dari QC. Dan karena masing-masing flip-flop berfungsi sebagai pembagi dua, maka frekuensi masing-masing outpunya adalah: QA = frekuensi sinyal clock. QB = frekuensi QA = frekuensi sinyal clock. QC = frekuensi QB = 1/8 frekuensi sinyal clock. QD = frekuensi QC = 1/16 frekuensi sinyal clock. Dengan demikian didapat suatu pembagi 2n = 16 (n = banyaknya flipflop), yaitu dengan melihat frekuensi output flip-flop terakhir. Dari diagram waktu diatas dapat dibuat tabel kebenaran sebagai berikut:

Clock

QD MSB

QC

QB

QA LSB

Desimal

RPP TEKNIK DIGITAL

Page 73

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Pecacah diatas dapat mencacah dari bilangan buner 0000 sampai dengan 1111 (dari 0 sampai 15 desimal). Pencacah tersebut merupkan pencacah 16 modulus (modulo 16 counters). 2) Pencacah mundur tak sinkron Dari pencacah maju dapat kita buat menjadi pencacah mundur dengan cara yang dibaca bukan keluaran Q melainkan keluaran Qnot atau dengan cara output Qnot sebagai masukan clock pada flip-flop berikutnya. Gambar rangkaiannya adalah sebagai berikut:QA( LSB) 1 4 1 2 5 3 QB 4 1 2 5 3 QC 4 1 2 5 3 QD( MSB) 4

J CLK

Q

J CLK

Q

J CLK

Q

J CLK

Q

Clock 23

K AQ

K BQ

K CQ

K DQ

5

AtauQA( LSB) 1 4 1 2 5 3 QB 4 1 2 5 3 QC 4 1 2 5 3 QD( MSB) 4

J CLK

Q

J CLK

Q

J CLK

Q

J CLK

Q

Clock 23

K AQ

K BQ

K CQ

K DQ

5

Diagram waktu/timing diagram dari rangkaian tersebut adalah sebagai berikut:Clock

RPP TEKNIK DIGITALQA QB

Page 74

Selanjutnya dari diagram waktu tersebut dapat dibuat tabel kebenaran seperti berikut: Clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 QD 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 QC 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 QB 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 QA 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15

Pecacah diatas dapat mencacah mundur dari bilangan biner 1111 sampai dengan 0000 (atau 15 s/d 0 dasan). Selain dengan cara trsebut diatas untuk merancang pencacah dapat dilakukan pula dengan bantuan Peta Karnaugh (KARNAUGH MAP) dan prasyarat perubahan logic dari flip-flop yang digunakan. (a) RS FLIP-FLOP

RPP TEKNIK DIGITAL

Page 75

Preset S CLK R Clear Q RS-FF Q

TRUTH TABLE R S Q 0 0 Qn 0 1 1 1 0 0 1 1 .

EXCITATION TABLE R S Qn Qn+1 X 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 x = dont care

. = indeterminate Clear = 0 , Q = 0 Preset = 0 , Q = 1

(b) J-K FLIP-FLOPPreset J CLK K Clear Q JK-FF Q

J 0 0 1 1

TRUTH TABLE tn tn+1 K Q 0 Qn 1 0 0 1 1 Qn

EXCITATIAN TABLE Qn Qn+1 J K 0 0 0 x 0 1 1 x 1 0 x 1 1 1 x 0 X=dontcare

3) Pencacah Maju Tak Sinkron (a) Pecacah Tak Sinkron Modulo 8 RPP TEKNIK DIGITAL Page 76

Misal kita merencanakan pencacah maju tak sinkron modulo 8 dan yang digunakan adalah JK Flip-flop. Jadi memerlukan 3 buah FF. Pulsa ke 0 1 2 3 4 5 6 7 8 9 Output B 0 0 1 1 0 0 1 1 0 0 FFC JC KC X X X X X X 1 X X X X X X X X 1 X X X X FFB JB KB X X 1 X X X X 1 X X 1 X X X X 1 X X X X FFA JA KA 1 X X 1 1 X X 1 1 X X 1 1 X X 1 X X X X

C 0 0 0 0 1 1 1 1 0 0

A 0 1 0 1 0 1 0 1 0 1

C\BA 00 01 10 11 C\BA 0 1 x x 1 0 1 1 x x 1 1 JA = 1 C\BA 00 01 10 11 C\BA 0 x 1 X X 0 1 x 1 x X 1 JB = 1 C\BA 00 01 10 11 C\BA 0 x X 1 X 0 1 x x 1 X 1 JC = 1

01 10 x x 1 x x 1 KB = 1 00 01 10 1 x 1 x 1 1 KA = 1 00 01 10 1 x X x 1 1 KC = 1

00

11 x X 11 x X 11 x X

Realisasi rangkaiannya adalah sebagai berikut: Jadi: JA=JB=JC=KA=KB=KC = 1A B C

1

J CLK K

Q

4

1 2

J CLK K

Q

4

1 2

J CLK K

Q

4

Clock

2 3

Q

5

3

Q

5

3

Q

5

JKFFA

JKFFB

JKFFC

RPP TEKNIK DIGITAL

Page 77

(b) Pencacah 8421 BCD (Dekade Counters) tak sinkron Pu lsa ke 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 FFD K D C B A JD D 0 0 0 0 X X 0 0 0 1 X X 0 0 1 0 X X 0 0 1 1 X X 0 1 0 0 X X 0 1 0 1 X X 0 1 1 0 X X 0 1 1 1 1 X 1 0 0 0 X X 1 0 0 1 X X 1 0 1 0 X X 0 0 0 0 X X 0 0 0 1 X X 0 0 1 0 X X 0 0 1 1 X X Output FFC K JC C X X X X X X 1 X X X X X X X X 1 X X X X X X X X X X X X X X FFB K JB B X X 1 X X X X 1 X X 1 X X X X 1 X X 1 X X X X X X X X X X X FFA K JA A 1 X X 1 1 X X 1 1 X X 1 1 X X 1 1 X X 1 X X X X X X X X X X Clea r 1 1 1 1 1 1 1 1 1 1 0 X X X X

JA=KA=JB=KB=JC=KC=JD=KD = 1 Clear = B + D BA DC 00 01 10 11 00 1 1 x 1 01 1 1 x 1 10 1 1 X X 11 1 1 X 0

Realisasi rangkaianA B C

1

J CLK K

Q

4

1 2

J CLK K

Q

4

1 2

J CLK K

Q

4

1 2

J CLK K

Q

4

Clock

2 3

Q

5

3

Q

5

3

Q

5

3

Q

5

JKFFA

JKFFB

JKFFC

JKFFC

Pencacah diatas merupakan pencacah tak sinkron dengan modulo tertentu dan merupakan pencacah yang berjalan terus (Free

RPP TEKNIK DIGITAL

Page 78

Running) karena setelah hitungan yang dikehendaki terlampaui, pencacah tersebut mulai mencacah lagi dari awal. (c) Pencacah maju tak sinkron dapat berhenti sendiri (Self Stopping) (1) Berhenti pada 11 (3) Pulsa ke 0 1 2 3 4 5 Output B A 0 0 0 1 1 0 1 1 1 1 1 1 FFB JB KB X X 1 X X X X 0 . . . . FFA JA KA 1 X X 1 1 X X 0 . . . .

KA = B A B 0 1 KB = 0 A B 0 1 0 x x 1 1 0 0 x x 1 1 0 Jadi: JA = JB = 1 KA = Bnot KB = 0

Realisasi rangkaiannya adalah sebagai berikut:A B

1

J CLK K

Q

4

1 2

J CLK K

Q

4

Clock

2 3

Q

5

3

Q

5

JKFFA

JKFFB

(2)

Berhenti pada 110 (6) Puls a ke 0 1 Output C B A 0 0 0 0 0 1 FFC JC KC X X X X FFB JB KB X X 1 X FFA JA KA 1 X X 1 Page 79

RPP TEKNIK DIGITAL

2 3 4 5 6 7

0 0 1 1 1 1

1 1 0 0 1 1

0 1 0 1 0 0

X 1 X X X X

X X X X X X

X X X 1 X X

X 1 X X X X

1 X 1 X 0 X

X 1 X 1 X X

KA=JB=JC=KB=KC = 1 BA C 0 1 Jadi: JB=JC=KA=KB=KC =1 Realisasi Rangkaian:A B C1 4 1 2 Q 5 3 4 1 2 Q 5 3 4

00 1 1

01 x X

10 X X

11 1 0

J CLK K

Q

J CLK K

Q

J CLK K

Q

Clock

2 3

Q

5

JKFFA

JKFFB

JKFFC

4) Pencacah Mundur Tak Sinkron Dari pencacah maju tak sinkron kita dapat berubah/beralih ke pencacah mundur dengan jalan tidak membaca keluaran Q, melainkan membaca keluaran Qnot. Atau dengan memindahkan input pulsa

clock yang mula-mula dari Q dipindahkan ke Qnot, dimana pembacaan keluaran tetap pada Q. Gambar rangkaian:A B C

1

J CLK K

Q

4

1 2

J CLK K

Q

4

1 2

J CLK K

Q

4

Clock

2 3

Q

5

3

Q

5

3

Q

5

JKFFA

JKFFB

JKFFC

I RPP TEKNIK DIGITAL Page 80

A

B

C

1

J CLK K

Q

4

1 2

J CLK K

Q

4

1 2

J CLK K

Q

4

Clock

2 3

Q

5

3

Q

5

3

Q

5

JKFFA

JKFFB

JKFFC

II Pulsa ke 0 1 2 3 4 5 6 7 8 9 Output 1 B 1 1 0 0 1 1 0 0 1 1 Output 2 B 0 1 1 0 0 1 1 0 0 1

C 1 1 1 1 0 0 0 0 1 1

A 1 0 1 0 1 0 1 0 1 0

C 0 1 1 1 1 0 0 0 0 1

A 0 1 0 1 0 1 0 1 0 1

5) Pencacah maju dan mundur tak sinkron (Up-Down Counter) 1. a. Sebagai pencacah maju , membaca keluaran Q b. Sebagai pencacah mundur , membaca keluaran Qnot 2. a. Sebagai pencacah maju, pulsa clock berasal dari output Q flipflop sebelumnya. b. Sebagai pencacah mundur, pulsa clock berasal dari output Qnot flip-flop sebelumnya. Sekarang kita memerlukan suatu rangkaian multipekser 2 ke 1, misal Input Kontrol adalah A (data select): A 0 0 0 0 1 1 1 1 Q 0 0 1 1 0 0 1 1 Q not 0 1 0 1 0 1 0 1 Output 0 1 0 1 0 0 1 1

RPP TEKNIK DIGITAL

Page 81

QQ A 0 1

00 0 0

01 1 0

11 1 1

10 0 0

Misal output = Y, sehingga Y= A.Q + A.Q Saat A = 1 Saat A = 0 Realisasi rangkaiannya:A

Y = 0.Q + 1.Q Y = 1.Q + 0.Q

Q Y Q

b) Pencacah Sinkron Pencacah sinkron dinamai juga pencacah jajar. Masukan untuk denyut sulut (trigger pulse) yang disebut juga denyut-denyut lonceng/clock dikendalikan secara serempak. Dengan demikian penundaan counters adalah sama dengan penundaannya flip-flop. Pencacah sinkron memerlukan sirkuit lonceng/clock yang berdaya tinggi, sebab lonceng harus menggerakkan semua flip-flop. 1) Pencacah Maju Sinkron (a) Pencacah maju sinkron modulo 5 biner Jadi kembali ke 000 pada pulsa kelima. Pulsa Ke 0 1 2 3 4 RPP TEKNIK DIGITAL Output B 0 0 1 1 0 FFC JC KC 0 X 0 X 0 X 1 X X 1 FFB JB KB 0 X 1 X X 0 X 1 0 X FFA JA KA 1 X X 1 1 X X 1 0 X Page 82

C 0 0 0 0 1

A 0 1 0 1 0

5 6 7

0 0 0

0 0 1

0 1 0

X X X

X X X

X X X

X X X

X X X

X X X

Realisasi rangkaian:A B C

1 2 3

J CLK K

Q

4

1 2

J CLK K

Q

4

1 2

J CLK K

Q

4

Q

5

3

Q

5

3

Q

5

Clock

JKFFA

JKFFB

JKFFC

(b) Pencacah Maju sinkron modulo 5 kode gray Pulsa Ke 0 1 2 3 4 5 6 7 Output B A 0 0 0 1 1 1 1 0 1 0 0 0 0 1 1 1 FFC JC KC 0 X 0 X 0 X 1 X X 1 X X X X X X FFB JB KB 0 X 1 X X 0 X 0 x 1 X X X X X X FFA JA KA 1 X X 0 x 1 0 x 0 X X X X X X X

C 0 0 0 0 1 0 0 0

Realisasi rangkaian:C B A

1 2 3

J CLK K

Q

4

1 2

J CLK K

Q

4

1 2

J CLK K

Q

4

Q

5

3

Q

5

3

Q

5

Clock

JKFFA

JKFFB

JKFFC

(c) Pencacah 8421 BCD (Decade Counter) Sinkron Pulsa ke RPP TEKNIK DIGITAL Output D C B A FFD J K D D FFC K JC C FFB K JB B FFA J K A A Page 83

Pulsa ke 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Output D 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 C 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 B 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

FFD J K D D 0 X 0 X 0 X 0 X 0 X 0 X 0 X 1 X X 0 X 1 X X X X X X X X X X X X

FFC K JC C 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 0 X 0 X X X X X X X X X X X X X

FFB K JB B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1 0 X 0 X X X X X X X X X X X X X

FFA J K A A 1 X X 1 1 X X 1 1 X X 1 1 X X 1 1 X X 1 X X X X X X X X X X X X

Realisasi rangkaian:D C B A

1 1 2 3 J CLK K Q 5 Q 4 1 2 3 J CLK K Q 5 Q 4 2 3

J CLK K

Q

4

1 2

J CLK K

Q

4

Q

5

3

Q

5

JKFFC

JKFFC

Clock

JKFFA

JKFFB

(d) Pencacah Maju Sinkron dapat berhenti sendiri (1) Berhenti pada 11 Pulsa ke 0 1 2 3 4 5 Out B A 0 0 0 1 1 0 1 1 1 1 1 1 FFB JB KB 0 X 1 X X 0 X 0 . . . . FFA JA KA 1 X X 1 1 X X 0 . . . .

Realisasi rangkaian RPP TEKNIK DIGITAL Page 84

B

A

1 2

J CLK

Q

4

1

1 2

J CLK

Q

4

Clock

0

3

K Q JKFFB

5

3

K Q JKFFA

5

(2)

Berhenti pada 110 (6) Pulsa ke 0 1 2 3 4 5 6 7 Out C B A 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 FFC JC KC 0 x 0 x 0 x 1 x x 0 x 0 x 0 x x FFB JB KB 0 x 1 x x 0 x 1 0 x 1 x x 0 x x FFA JA KA 1 X X 1 1 X X 1 1 x x 1 0 x x x

Realisasi rangkaian:C B A

1 2

J CLK K

Q

4 1 2 5 3 J CLK K Q 5 Q 4 1 2 J CLK K Q 5 Q 4

Clock

0

3

Q

JKFFC

1

3

JKFFB

JKFFA

(e) Pencacah Mundur Sinkron Dari pencacah maju kita dapat beralih ke pencacah mundur dengan jalan tidak membaca keluaran Q, melainkan membaca keluaran Qnot.Cara lain adalah merencanakan rangkaian sesuai dengan perubahan keadaan logik yang dikehendaki. Misalnya kita merencanakan suatu rangkaian pencacah mundur sinkron modulo 6. Out FFC FFB FFA Pulsa ke C B A JC KC JB KB JA KA 0 0 0 0 1 x 0 x 1 x RPP TEKNIK DIGITAL Page 85

Pulsa ke 1 2 3 4 5 6 7

Out C B A 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1

FFC JC KC x 0 x 1 0 x 0 x 0 x 1 x x 0

FFB JB KB 0 x 1 x x 0 x 1 0 x 0 x 0 x

FFA JA KA X 1 1 x X 1 1 x x 1 1 x x 1

Realisasi rangkaianC B A

1 2 3

J CLK K

Q

4

1 2

J CLK K

Q

4

1 2

J CLK K

Q

4

Clock

0

Q

5

3

Q

5

3

JKFFC

JKFFB

1

Q

5

JKFFA

(f) Pencacah Maju dan Mundur Sinkron Kita cari dahulu persamaan masing-masing pencacah (up-down counters sinkron). Selanjutnya kita rencanakan rangkaian logika yang dapat mengubah persamaan, dari persamaan up-counter ke down counter sinkron dan sebaliknya, dengan 1 bit titik kontrol. (1) Ring Counter Ring Counter atau pencacah lingkar adalah pencacah runtun yang merupakan pencatat (register) geser kanan (SRR) dan data yang diperoleh dari output fllip-flop yang terakhir yang merupakan rangkaian umpan baliknya (feed back). Rangkaian pencacah lingkar adalah sebagai berikut:

RPP TEKNIK DIGITAL

Page 86

A

B

C

D

1 2 3

J CLK K

Q

4

1 2

J CLK K

Q

4

1 2

J CLK K

Q

4

1 2

J CLK K

Q

4

Q

5

3

Q

5

3

Q

5

3

Q

5

Clock

JKFFC

JKFFC

JKFFC

JKFFC

Dari gambar diatas dapat dilihat bahwa data input dihubungkan dengan output flip-flop terakhir. Input J dihubungkan ke output Q dan input K dihubungkan ke output Qnot. Pencacah jenis ini mempunyai kelemahan yaitu tidak dapat start sendiri, sehingga perlu di-set sebelumnya. Selain itu untuk pencacah ini dengan empat buah flip-flop hanya dapat menghasilkan 4 variasi keluaran, berbeda dengan pencacah biner dengan 4 flip-flop akan dapat menghasilkan 16 variasi keluaran. Misal pencacah lingkar kita-Set pada flip-flop I, maka setelah diberi pulsa clock keluarannya sepeti tabel beikut: Clock 0 1 2 3 4 5 D 0 0 0 0 1 0 C 0 0 0 1 0 0 B 0 0 1 0 0 0 A 0 1 0 0 0 1

Dari tabel disamping terlihat bahwa pada clock ke-1 data diloloskan di FF-A pada clock berikutnya data digeser ke FF berikutnya. Dan pada pulsa clock yang ke 5 data tersebut kembali ke awal. Contoh kegunaan ring counter, misal cacah lingkar betingkat sepuluh akan dapat dipakai sebagai pencacah dekade dengan keluaran dasan (desimal), tanpa memerlukan dekoder lain.

RPP TEKNIK DIGITAL

Page 87

(2) Pencacah Johnson Pencacah Johnson atau disebut juga pencacah lingkar bersilang adalah merupakan jenis pencacah sinkron (pencacah lingkar) dimana output Q dan Qnot di tingkat terakhir diumpanbalikkan ke input dengan dijungkirkan, yaitu: output Q dihubungkan dengan input K dan output Qnot dihubungkan ke input J. Gambar rangkaian Pencacah Johnson adalah sebagai berikut:A1 2 3 J CLK K Q 5 Q 4 1 2 3 J CLK K Q 5 Q

B4 1 2 3 J CLK K Q Q

C4 1 2 5 3 J CLK K Q Q

D4

5

Clock

JKFFC

JKFFC

JKFFC

JKFFC

Tabel kebenaran pencacah Jonhson adalah sbb: Clock 0 1 2 3 4 5 6 7 8 D 0 0 0 0 1 1 1 1 0 C 0 0 0 1 1 1 1 0 0 B 0 0 1 1 1 1 0 0 0 A 0 1 1 1 1 0 0 0 0

Dari tabel disamping dapat dilihat bahwa pencacah Johnson memiliki lebih banyak variasi keluaran dari pncacah lingkar diatas. Dengan empat buah tingkat dapat menghasilkan keluaran sebanyak delapan variasi. Selain itu pencacah ini dapat menganjak (start) sendiri sehingga tidak perlu diset. Pencacah jenis ini juga tidak mencacah bilangan dalam urutan biner. a. Rangkuman

RPP TEKNIK DIGITAL

Page 88

Counter adalah suatu alat atau rangkaian digital yang befungsi untuk menghitung banyaknya pulsa clock, pembagi frekuensi, pembangkit kode biner, gray. Ada 2 macam pencacah yaitu pencacah sinkron/pencacah jajar dan pencacah tak sinkkron/asinkron yang juga sering disebut pencacah deret (series counters) atau pencacah kerut (ripple counters) atau pencacah biner. Langkah-langkah penting dalam merancang suatu pencacah meliputi: 1. Kharakteristik pencacah. a. Sinkron atau tak sinkron. b. Pencacah maju atau pencacah mundur. c. Sampai berapa banyak ia dapat mencacah (modulo counter). d. Dapat bejalan terus (free running), atau dapat berhenti sendiri self stopping. 2. Jenis-jenis flip-flop yang digunakan yaitu DFF, JKFF dan RSFF 3. Prasyarat perubahan logicnya dan flip-flop yang digunakan. Penerapan Counter yang lain yaitu dpat digunakan sebagai: f. Ring Counter, tetapi pada counter ni mempunyai kelemahan bila dibandingkan denganpencacah Asinkron (biner) yaitu ring counter seperti penjelasan diatas terdiri dari 4 FF yang hanya mengahasilkan


Leishmania Sis

Leishmania Sis

Amputasi Pak Sis

Amputasi Pak Sis

Sis. Limpatik

Sis. Limpatik

Bab13 sis pakar

Bab13 sis pakar

Data Sis Wa 2012

Data Sis Wa 2012

Giardia Sis

Giardia Sis

Lithia Sis

Lithia Sis

KTI sis Gravidarum_Cendy

KTI sis Gravidarum_Cendy

Ret Sis Plas

Ret Sis Plas

Hi Drone Fro Sis

Hi Drone Fro Sis

Lp sis Melena_emy

Lp sis Melena_emy

KBLI 2020 (5 DIGIT)

KBLI 2020 (5 DIGIT)

anafis sis muskuloskeletal.docx

anafis sis muskuloskeletal.docx

Sis operasi

Sis operasi

Kandi Do Sis

Kandi Do Sis

Elek Trol Sis

Elek Trol Sis

SIS Miob Proposal

SIS Miob Proposal

o Tomiko Sis

o Tomiko Sis

Teknik Perkolaman d4 Sis

Teknik Perkolaman d4 Sis

Sis. Pencernaan 3 Ppt

Sis. Pencernaan 3 Ppt