Rangkaian Digital

download Rangkaian  Digital

If you can't read please download the document

  • date post

    19-Mar-2016
  • Category

    Documents

  • view

    66
  • download

    1

Embed Size (px)

description

Rangkaian Digital. Analisis Rangkaian Sekuensi Perancangan Rangkaian Sekuensi. Analisis Rangkaian Sekuensi. Tujuan  mengidentifikasi watak rangkaian logika sekuensi . Prosedur analisis rangkaian : Penyusunan tabel kebenaran Penggambaran diagran transisi keadaaan - PowerPoint PPT Presentation

Transcript of Rangkaian Digital

Rangkaian Digital

Analisis Rangkaian Sekuensi Perancangan Rangkaian SekuensiRangkaian Digital1Analisis Rangkaian SekuensiTujuan mengidentifikasi watak rangkaian logika sekuensi.Prosedur analisis rangkaian :Penyusunan tabel kebenaranPenggambaran diagran transisi keadaaanPenurunan persamaan keadaanpersamaan outputContoh : Lakukan Analisis Rangkaian Sekuensi pada rangkaian dibawah ini

3Merumuskan persamaan output AND1, AND2, AND3, AND4, dan AND5

Menyusun tabel keadaanUrutkan pengisian untuk X=0 dan X=1Kombinasikan input A dan BNilai input sebelumnya Nilai input sekarang

5menyusun diagram transisi keadaanDari tabel keadaan yg diperoleh mencerminkan perubahan2 yg tjd setiap rangkaian sekuensi memperoleh pulsa pemicuan dari clock

6Membuat tabel keadaan penyesuaian

7Menyusun peta karnaugh & persamaan

8Contoh 2 : Lakukan Analisis Rangkaian Sekuensi pada rangkaian dibawah ini

9Menyusun tabel keadaan

10Membuat diagram transisi

11Tabel Penyesuaian

12K-map dan Persamaan Output

132. PERANCANGAN RANGKAIAN SEKUENSITujuan memperoleh rangkaian logika dari suatu watak yang ditentukanProsedur :Pendefinisian watak rangkaian logika sekuensi yg akan dirancangTabel kebenaranTabel keadaanDiagram transisi keadaanPenentuan spesifikasi elemen penyimpanan mencakup byk dan jenis ff yg digunakanPenyusunan tabel eksitasi ff fungsi ff penyusun rangkaian fungsi ff output rangkaianPenggambaran rangkaian sekuensi14ContohRancanglah rangkaian logika sekuensi dg 2 buah ff dan sebuah input R. Untuk setiap adanya pulsa clock, jika R=1 output kedua ff akan memberikan nilai desimal dg urutan 0,1,2, dan kembali ke urutan semula. Apabila R=0, output kedua ff akan bernilai desimal 3,2,1, dan kembali ke urutan semula.15Langkah-langkahDiagram transisiTabel keadaanTabel eksitasi : dg flip-flop DK-mapFungsi input dari D1 dan D2Menggambar rangkaian

16Diagram Transisi2 buah ff dan sebuah input R. jika R=1 output kedua ff akan memberikan nilai desimal dg urutan 0,1,2, dan kembali ke urutan semula. Apabila R=0, output kedua ff akan bernilai desimal 3,2,1, dan kembali ke urutan semula.

17Tabel keadaan

18Tabel Eksitasi FF D

19K-map

20Gambar rangkaian sekuensial

21