Praktikum Elektronika Digital
of 65
-
Upload
azhary-iriawan -
Category
Documents
-
view
311 -
download
32
Transcript of Praktikum Elektronika Digital
GEOMETRI PRAKTIKUM 6
52 RANGKAIAN PENJUMLAHAN DAN ARITMATIKA I / 52
LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL NUR AZHARY IRIAWAN013 02 017TEKNIK MEKATRONIKA
2014 TEKNIK MEKATRONIKA POLITEKNIK BOSOWA
GEOMETRI
Alhamdulillahi Robbilalamin, Puji syukur saya panjatkan atas kehadirat Ilahi Robbi yang telah mencurahkan Rahmat dan Karunia-Nya sehingga saya dapat menyelesaikan Laporan Praktikum Elektronika Digital ini sebagai sarana pembelajaran kami. Tak lupa pula saya kirimkan shalawat serta salam kepada Nabi Muhammad SAW beserta keluarga-Nya, Beliaulah yang menjadi tauladan bagi seluruh umat manusia.
Perkembangan Ilmu Pengetahuan dan Tekhnologi merupakan sarana untuk mempermudah segala aktivitas manusia, salah satunya dalam perancangan sesuatu yang memanfaatkan rangkaian logika. Untuk dapat memanfaatkan rangkaian logika tentunya terlebih dahulu kita harus mengetahui fungsi dan prinsip kerja masing-masing gerbang logika.
Tujuan utama praktik ini dilaksanakan agar mahasiswa dapat memanfaatkan fungsi logika untuk merancang suatu rangkaian logika baik itu untuk mempermudah aktivitas manusia ataupun sebagai perlindungan terhadap kehidupan manusia dalam bentuk protect program.
Saya sebagai penyusun laporan mengharapkan dan menghargai setiap saran dan kritik yang membangun guna penyempurnaan laporan ini. Semoga laporan ini dapat bermanfaat dan digunakan sebagaimana mestinya. Terima kasih.
Makassar, 12 April 2014Penulis,
( Muqayyimah Hilman )
PRAKTIKUM ELEKTRONIKA DIGITAL GEOMETRI
KATA PENGANTAR i I / 3
LAPORAN PRAKTIKUM ELEKTRONIKA DIGITALKata Pengantar iDaftar Isi ....iiDaftar Tabel ...ivDaftar Gambar .viPRAKTIKUM 1 GERBANG LOGIKA1. TUJUAN12. DASAR TEORI.....13. KOMPONEN DAN ALAT...14. PROSEDUR PERCOBAAN.15. HASIL PERCOBAAN.36. ANALISA HASIL PERCOBAAN57. KESIMPULAN..6PRAKTIKUM 2 LOGIKA KOMBINASI1. TUJUAN72. DASAR TEORI.....73. KOMPONEN DAN ALAT...93.1. RESPON....93.2. PERCOBAANA...94. PROSEDUR PERCOBAAN.94.1. RESPON.94.2. PERCOBAAN...105. HASIL PERCOBAAN105.1. RESPON..105.2. PERCOBAAN116. ANALISA HASIL PERCOBAAN.186.1. RESPON..186.2. PERCOBAAN...207. KESIMPULAN20PRAKTIKUM 3 ALJABAR BOOLEAN1. TUJUAN212. DASAR TEORI...213. KOMPONEN DAN ALAT.223.1. RESPON..22 3.2. PERCOBAAN.....234. PROSEDUR PERCOBAAN..234.1. RESPON..234.2. PERCOBAAN305. HASIL PERCOBAAN305.1. RESPON..305.2. PERCOBAAN316. ANALISA HASIL PERCOBAAN.326.1. RESPON..326.2. PERCOBAAN337. KESIMPULAN37PRAKTIKUM 4 PETA KARNAUGH 1. TUJUAN382. DASAR TEORI...383. KOMPONEN DAN ALAT.384. PROSEDUR PERCOBAAN..395. HASIL PERCOBAAN406. ANALISA HASIL PERCOBAAN.417. KESIMPULAN42PRAKTIKUM 5 MERANCANG RANGKAIAN LOGIKA1. TUJUAN..432. DASAR TEORI...433. KOMPONEN DAN ALAT.434. PROSEDUR PERCOBAAN..435. HASIL PERCOBAAN456. ANALISA HASIL PERCOBAAN.477. KESIMPULAN50
PRAKTIKUM 6 RANGKAIAN PENJUMLAHAN DAN ARITMATIK1. TUJUAN....522. DASAR TEORI...523. KOMPONEN DAN ALAT.524. PROSEDUR PERCOBAAN..525. HASIL PERCOBAAN546. ANALISA HASIL PERCOBAAN.557. KESIMPULAN55
iiiPRAKTIKUM ELEKTRONIKA DIGITAL GEOMETRI
DAFTAR ISIiii I / iii
PRAKTIKUM 1 GERBANG LOGIKAContoh tabel Kebenaran 1.1 yang terdiri dari 2 inputan. 2Contoh tabel Kebenaran 1.2 yang terdiri dari 4 inputan. 2Tabel Kebenaran 1.3 Gerbang AND 3Tabel Kebenaran 1.4 Gerbang NAND 3Tabel Kebenaran 1.5 Gerbang OR 3Tabel Kebenaran 1.6 Gerbang NOR 3Tabel Kebenaran 1.7 Gerbang XOR. 4Tabel Kebenaran 1.8 Gerbang XNOR. 4Tabel Kebenaran 1.9 Gerbang AND 4 inputan 4Tabel Kebenaran 1.10 Gerbang NAND 4 inputan. 5
PRAKTIKUM 2 LOGIKA KOMBINASIT abel Kebenaran 2.1 Pembangun Fungsi XNOR dari NAND11 T abel Kebenaran 2.2 Pembangun Fungsi NOT dari NAND..11T abel Kebenaran 2.3 Pembangun Fungsi AND dari NAND..12T abel Kebenaran 2.4 Pembangun Fungsi OR dari NAND..12T abel Kebenaran 2.5 Pembangun Fungsi NOR dari NAND..13T abel Kebenaran 2.7 Pembangun Fungsi NOT dari NOR..13 T abel Kebenaran 2.8 Pembangun Fungsi AND dari NOR..14T abel Kebenaran 2.9 Pembangun Fungsi OR dari NOR....14T abel Kebenaran 2.8 Pembangun Fungsi NAND dari NOR..15T abel Kebenaran 2.10 Pembangun Fungsi NOR dari NOR15T abel Kebenaran 2.11 Pembangun Fungsi NAND dari NOT dan OR.16T abel Kebenaran 2.12 Pembangun Fungsi OR dari NOT dan NAND.17 T abel Kebenaran 2.13 Pembangun Fungsi AND dari NOT dan NOR18T abel Kebenaran 2.14 Pada saat input A=0 & B=018T abel Kebenaran 2.15 Pada saat input A=0 & B=119T abel Kebenaran 2.16 Pada saat input A=1 & B=019T abel Kebenaran 2.17 Pada saat input A=1 & B=119
PRAKTIKUM 3 ALJABAR BOOLEANT abel 3.0 Fungsi Logika23Tabel Kebenaran 3.123Tabel Kebenaran 3.2 Hukum Asosiatif31Tabel Kebenaran 3.3 Hukum Idempotent ..31Tabel Kebenaran 3.4 Hukum Komplementasi ..31Tabel Kebenaran 3.5 Hukum Absorbsi...31Tabel Kebenaran 3.6 Hukum Distribusi..32Tabel Kebenaran 3.7 Hukum De Morgan I32Tabel Kebenaran 3.8 Hukum De Morgan II.32Analisisa Tabel Kebenaran 3.1..33Analisisa Tabel Kebenaran 3.2 Hukum Asosiatif.34Analisisa Tabel Kebenaran 3.3 Hukum Idempotent..34Analisisa Tabel Kebenaran 3.4 Hukum Komplementasi.35Analisisa Tabel Kebenaran 3.5 Hukum Absorbsi..35Analisisa Tabel Kebenaran 3.6 Hukum Distribusi36Analisisa Tabel Kebenaran 3.7 Hukum De Morgan I.37Analisisa Tabel Kebenaran 3.8 Hukum De Morgan II37
PRAKTIKUM 4 PETA KARNAUGHT abel 4.1 Fungsi Logika41Tabel Kebenaran 4.2 Peta Karnaugh sebelum penyederhanaan.41Tabel Kebenaran 4.2 Peta Karnaugh setelah penyederhanaan...42Analisisa T abel 4.1 Fungsi Logika.42
PRAKTIKUM 5 MERANCANG RANGKAIAN LOGIKATabel Kebenaran 5.1 Pemantau Pintu (1)...4.6Tabel Kebenaran 5.2 Pemantau Pintu (2)....47Tabel Kebenaran 5.3 Pemantau Ruangan dengan Kunci ....47Analisisa Tabel Kebenaran 5.1 Pemantau Pintu (1)..48Analisisa Tabel Kebenaran 5.2 Pemantau Pintu (2).....49Analisisa Tabel Kebenaran 5.3 Pemantau Ruangan dengan Kunci.50
PRAKTIKUM 6 RANGKAIAN PENJUMLAHAN DAN ARITMATIKTabel 6.1 penjumlahan bilangan biner..52Tabel Kebenaran 6.2 Rangkaian Half Adder ..53Tabel 6.3 Rangkaian 4 Bit Full Adder...54
PRAKTIKUM ELEKTRONIKA DIGITAL GEOMETRI
DAFTAR TABELiv I / 4
PRAKTIKUM 1 GERBANG LOGIKAGambar 1.3 Gerbang AND.........3Gambar 1.4 Gerbang NAND.3Gambar 1.5 Gerbang OR.3Gambar 1.6 Gerbang NOR..3Gambar 1.7 Gerbang XOR.4Gambar 1.8 Gerbang XNOR4Gambar 1.9 Gerbang AND 4 inputan.4Gambar 1.10 Gerbang NAND 4 inputan5
PRAKTIKUM 2 LOGIKA KOMBINASIGambar 2.1 Rangkaian Pembangun Fungsi XNOR dari NAND.....11 Gambar 2.2 Rangkaian Pembangun Fungsi NOT dari NAND.....11Gambar 2.3 Rangkaian Pembangun Fungsi AND dari NAND ..12Gambar 2.4 Rangkaian Pembangun Fungsi OR dari NAND.....12Gambar 2.5 Rangkaian Pembangun Fungsi NOR dari NAND.....13Gambar 2.7 Rangkaian Pembangun Fungsi NOT dari NOR..13 Gambar 2.8 Rangkaian Pembangun Fungsi AND dari NOR..14Gambar 2.9 Rangkaian Pembangun Fungsi OR dari NOR..14Gambar 2.8 Rangkaian Pembangun Fungsi NAND dari NOR..15Gambar 2.10 Rangkaian Pembangun Fungsi NOR dari NOR...15Gambar 2.11 Rangkaian Pembangun Fungsi NAND dari NOT dan OR....16Gambar 2.12 Rangkaian Pembangun Fungsi OR dari NOT dan NAND..17Gambar 2.13 Rangkaian Pembangun Fungsi AND dari NOT dan NOR....18Gambar 2.14 Pada saat input A=0 & B=0..18Gambar 2.15 Pada saat input A=0 & B=1..19Gambar 2.16 Pada saat input A=1 & B=0..19Gambar 2.17 Pada saat input A=1 & B=1..19
PRAKTIKUM 3 ALJABAR BOOLEANGambar 3.1 (a) Rangkaian Hukum Asosiatif......23Gambar 3.1 (b) Rangkaian Hukum Asosiatif...24Gambar 3.2 (a) Rangkaian Hukum Asosiatif...24Gambar 3.2 (b) Rangkaian Hukum Asosiatif...25Gambar 3.3 (a) Rangkaian Hukum Idempotent ..25Gambar 3.3 (b) Rangkaian Hukum Idempotent ..26Gambar 3.4 (a) Rangkaian Hukum Komplementasi ..26Gambar 3.4 (b) Rangkaian Hukum Komplementasi ....27Gambar 3.5 (a) Rangkaian Hukum Absorbsi......27Gambar 3.5 (b) Rangkaian Hukum Absorbsi.....28Gambar 3.6 (a) Rangkaian Hukum Distribusi....28Gambar 3.6 (b) Rangkaian Hukum Distribusi....28Gambar 3.7 Rangkaian Hukum De Morgan I..29Gambar 3.8 Rangkaian Hukum De Morgan II...30
PRAKTIKUM 4 PETA KARNAUGHGambar 4.1 Rangkaian Gerbang Logika Peta Karnaugh...43
PRAKTIKUM 5 MERANCANG RANGKAIAN LOGIKAGambar 5.1 Rangkaian Pemantau Pintu (1)......48Gambar 5.2 Rangkaian Pemantau Pintu (2)...49Gambar 5.3 Rangkaian Pemantau Ruangan dengan Kunci ...50
PRAKTIKUM 6 RANGKAIAN PENJUMLAHAN DAN ARITMATIKGambar 6.1 Rangkaian Half Adder 53
PRAKTIKUM ELEKTRONIKA DIGITAL GEOMETRI
DAFTAR GAMBAR vi I / vi Gambar rangkaian 6.2. 4 bit Full Adder..................................................................................531. TUJUANSetelah melaksanakan percobaan ini, praktikan diharapkan dapat:1. Menuliskan hubungan antara input dan output pada piranti logika AND, OR, NOT, XOR, NAND, NOR, XNOR;2. Menggunakan table kebenaran untuk menyatakan hubungan antar piranti logika.
2. DASAR TEORIGerbang (gate) dalam rangkaian logika merupakan fungsi yang menggambarkan hubungan antara masukan dan keluaran. Untuk menyatakan gerbang-gerbang tersebut biasanya digunakan simbol-simbol tertentu. Ada beberapa standar penggambaran simbol. Salah satu standar simbol yang populer adalah MIL-STD-806B yang dikeluarkan oleh Departemen Pertahanan Amerika Serikat untuk keperluan umum pada bulan Februari 1962.Untuk menunjukkan prinsip kerja tiap gerbang seperti: AND, OR, NOT, NAND, NOR, XOR, dan XNOR dapat digunakan beberapa cara. Cara yang umum dipakai antara lain adalah tabel kebenaran (truth table) dan diagram waktu (timing diagram). Karena merupakan rangkaian digital, tentu saja level kondisi yang ada dalam tabel atau diagram waktu hanya dua macam, yaitu logika 0 (low, atau false) dan logika 1 (atau high, atau true).Logika 0 (rendah) mempunyai tingkat tegangan yang rendah. Untuk TTL tegangan ini berkisar 0-0,5 Volt. Logika 1 (tinggi) menggunakan tingkat tegangan yang paling tinggi. Untuk TTL tegangan ini berkisar 2,4-5 Volt.
3. KOMPONEN DAN ALATAdapun komponen-komponen dan alat yang digunakan untuk melakukan percobaan ini adalah sebagai berikut:1. Modul AND- PTE-006-01;2. Modul NAND- PTE-006-02;3. Modul OR- PTE-006-03;4. Modul NOR- PTE-006-04;5. Modul XNOR- PTE-006-06;6. Modul AND- PTE-006-09;7. Modul NAND- PTE-006-07;8. Power Supply (Catu Daya)- PTE-006-27;9. Rangka Panel;10. Kabel Penghubung.
4. PROSEDUR PERCOBAAN Berikut ini merupakan langkah-langkah untuk melakukan percobaan ini:1. Membuat rangkaian gerbang AND, NAND, OR, NOR, XNOR, dan XOR pada rangka panel dengan menggunakan panel sesuai dengan gerbangnya masing-masing yang terdiri dari 2 masukan;2. Menguji gerbang yang telah dirangkai dengan memberi masukan-masukan A dan B logika 0 atau 1 sesuai dengan table kebenaran berikut ini:Contoh Tabel kebenaran 1.1 yang terdiri dari 2 inputanABF
00
01
10
11
3. Mencatat logika keluaran F yang teramati sesuai dengan penunjukan LED pada table kebenarannya masing-masing seperti contoh table kebenaran 1.1;4. Membuat rangkaian AND dan NAND pada rangka panel dengan menggunakan panel yang sesuai dengan gerbangnya masing-masing yang terdiri dari 4 masukan;5. Menguji gerbang yang telah dirangkai dengan member masukan-masukan A, B, C, dan D logika 0 atau 1 sesuai dengan contoh table kebenaran 1.2 berikut ini: Contoh Tabel Kebenaran 1.2 yang terdiri dari 4 inputanABCDF
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
6. Mencatat logika keluaaran F yang teramati sesuai dengan penunjukan LED pada tabel kebenarannya masing-masing seperti pada table kebenaran 1.2.
5. HASIL PERCOBAANDibawah ini merupakan gerbang AND beserta tabel kebenarannya sesuai dengan penunjukan LED pada rangka panel untuk yang terdiri dari 2 inputan: ABF
000
010
100
111
Tabel kebenaran 1.3 Gerbang AND
Gambar 1.3 Gerbang AND
Dibawah ini merupakan gerbang NAND beserta tabel kebenarannya sesuai dengan penunjukan LED pada rangka panel yang terdiri dari 2 inputan:Table kebenaran 1.4 Gerbang NANDABF
001
011
101
110
Gambar 1.4 Gerbang NAND
Dibawah ini merupakan gerbang OR beserta tabel kebenarannya sesuai dengan penunjukan LED pada rangka panel yang terdiri dari 2 inputan:Table kebenaran 1.5 Gerbang ORABF
000
011
101
111
Gambar 1.5 Gerbang OR
Dibawah ini merupakan gerbang NOR beserta tabel kebenarannya sesuai dengan penunjukan LED pada rangka panel yang terdiri dari 2 inputan:Table kebenaran 1.6 Gerbang NORABF
001
010
100
110
Gambar 1.6 Gerbang NOR
Dibawah ini merupakan gerbang XOR beserta tabel kebenarannya sesuai dengan penunjukan LED pada rangka panel yang terdiri dari 2 inputan:Table kebenaran 1.7 Gerbang XORABF
000
011
101
110
Gambar 1.7 Gerbang XOR
Dibawah ini merupakan gerbang XNOR beserta tabel kebenarannya sesuai dengan penunjukan LED pada rangka panel yang terdiri dari 2 inputan:Table kebenaran 1.8 Gerbang XNORABF
001
010
100
111
Gambar 1.8 Gerbang XNORDibawah ini merupakan gerbang AND beserta tabel kebenarannya sesuai dengan penunjukan LED pada rangka panel yang terdiri dari 4 inputan: Table kebenaran 1.9 Gerbang AND 4 InputanABCDF
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Gambar 1.9 Gerbang AND 4 Inputan
Dibawah ini merupakan gerbang NAND beserta tabel kebenarannya sesuai dengan penunjukan LED pada rangka panel yang terdiri dari 4 inputan: Table kebenaran 1.10 Gerbang NAND 4 inputanABCDF
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Gambar 1.10 Gerbang NAND 4 inputan
6. ANALISA HASIL PERCOBAANBerdasarkan tabel kebenaran 1.3 dan 1.9 yang merupakan hasil input dan output logika 0 dan 1 menggunakan gerbang logika AND yang terdiri dari 2 input dan 4 input menunjukkan bahwa keadaan outputnya ON jika semua inputnya berlogika 1, selain dari keadaan ini output akan berada pada keadaan OFF.Tabel kebenaran 1.4 dan 1.10 yang merupakan hasil input dan output logika 0 dan 1 menggunakan gerbang logika NAND yang terdiri dari 2 input dan 4 input menunjukkan kebalikan dari gerbang logika AND yakni, pada saat semua inputnya berlogika 1 maka outputnya akan berada dalam keadaan OFF dan apabila terdapat input logika 0 maka outputnya akan berada dalam keadaan ON.Tabel kebenaran 1.5 merupakan hasil input dan output logika 0 dan 1 menggunakan gerbang logika OR, output akan berada dalam keadaan ON jika salah satu inputnya berlogika 1.Tabel kebenaran 1.6 merupakan hasil input dan output logika 0 dan 1 menggunkan gerbang logika NOR menunjukkan bahwa gerbang NOR merupakan kebalikan dari gerbang OR dimana output akan barada dalam keaadan OFF jika salah satu inputnya berlogika 1, dan akan berada dalam keadaan ON inputnya berlogika 0.Table kebenaran 1.7 merupakan hasil input dan output logika 0 dan 1 menggunkan gerbang logika XOR yang berfungsi untuk mendeteksi keadaan-keadaan logic yang berada diantara inputnya, jika inputnya mempunyai logika yang berbeda maka outputnya akan berada dalam keadaan ON dan apabila inputnya berlogika sama maka outputnya akan berada dalam keadaan OFF.Table kebenaran 1.8 merupakan hasil input dan output logika 0 dan 1 menggunkan gerbang logika XNOR yang merupakan kebalikan dari gerbang logika XOR, yang artinya jika input yang diberikan logika sama maka outputnya akan berada dalam keadaan ON, sebaliknya jika input diberikan logika berberda maka outputnya akan berada dalam keadaan OFF.
7. KESIMPULANBerdasarkan percobaan ini dapat kita simpulkan bahwa masing-masing gerbang memiliki prinsip kerja yang berbeda-beda seperti:1. Gerbang Logika AND akan berada pada kondisi ON apabila semua inputnya berlogika 1;2. Gerbang logika NAND merupakan kebalikan dari gerbang logika AND akan berada pada kondisi ON apabila semua inputnya berlogika 0;3. Gerbang Logika OR akan berada pada kondisi ON apabila salah satu inputnya berlogika 1;4. Gerbang logika NOR merupakan kebalikan dari gerbang logika OR akan berada pada kondisi ON apabila semua inputnya berlogika 0;5. Gerbang Logika XOR akan berada pada kondisi ON apabila inputnya mempunyai logika yang berbeda;6. Gerbang logika XNOR merupakan kebalikan dari gerbang logika XOR akan berada pada kondisi ON apabila inputnya mempunyai logika yang sama.
PRAKTIKUM 1GEOMETRI
4GERBANG LOGIKA I / 4
1. TUJUANSetelah melaksanakan percobaan ini, praktikan diharapkan dapat:1. Membangun gerbang logika AND, OR, atau NOT dengan mengkombinasikan sejumlah gerbang logika NAND, atau gerbang logika NOR;2. Memanfaatkan gerbang logika NOT untuk membangun berbagai macam fungsi logika.
2. DASAR TEORIMembangun system digit sering kali dimulai dengan menggunakan gerbang-gerbang AND, OR, NOT. Tetapi dipasaran seringkali yang tersedia adalah gerbang-gerbang NAND dan NOR. Oleh karena itu, untuk membangun gerbang AND, OR dan NOT kita harus mengkombinasikan gerbang-gerbang NAND dan NOR.Kita juga dapat memanfaatkan gerbang NOT untuk membuat berbagai fungsi logika dengan cara menambanhkannya gerbang NOT tersebut pada terminal masukan ataupun keluaran gerbang yang kita gunakan. Sebagai contoh, gerbang AND berubah menjadi NAND jika terminal eluaran AND kita beri gerbang NOT. Sebaliknya, gerbang NAND berubah menjadi AND jika terminal keluaran NAND kita beri gerbang NOT.IC adalah kepanjangan dari Integrated Circuit . IC terbentuk dari sebuah rangkaian yang telah terintegrasi dan dibuat dalam sebuah chip. Komponen IC sering dijumpai terutama pada Komputer, TV, Audio Hi-Fi, Radio dan Ponsel. Jenis IC yang paling populer adalah IC Op-Amp (Operational Amplifier) dan Mikroprosessor/Mikrocontroller . IC tersusun dari banyak komponen semikonduktor seperti Transistor dan Mosfet . IC terbagi menjadi 2 jenis yaitu: IC TTL dan IC CMOS, IC TTL tersusun dari transistor sementara IC CMOS tersusun dari Mosfet. IC yang paling banyak digunakan pada rangkaian elektronika adalah IC TTL, berikut ini adalah beberapa tipe IC: IC 74LS04Dengan menggunakan IC tipe 7404 gerbang NOT hanya mempunyai 1 input dan 1 output. Sehingga dalam IC terdapat 6 gerbang NOT, dengan 6 input dan 6 output. Operasi gerbang : Gerbang ini merupakan fungsi inverter dari input. Jadi jika input berharga 0 maka outputnya akan berharga 1 dan begitu pula sebaliknya, sehingga didapat persamaan :Y = . IC 74LS08Gerbang-gerbang dasar sudah terkemas dalam sebuah IC (Integrated Circuit), untuk gerbang AND digunakan IC tipe 7408. Karena dalam hal ini akan digunakan masukan / input sebanyak 3 buah maka dengan menggabungkan 2 gerbang dapat diperoleh 3 input yang dimaksud (dengan cara menghubungkan output kaki 3 ke input kaki 4 atau lima seperti terlihat pada gambar di bawah. Gerbang dasar hanya mempunyai 2 harga yaitu 0 dan 1. Berharga 0 jika tegangan bernilai 0 0,8 Volt dan berharga 1 jika tegangan bernilai 2 5 Volt. Operasi gerbang : Jika semua input terhubung dengan ground atau semuanya terlepas maka outputnya akan berharga 0, sehingga lampu indicator tidak menyala. Begitu pula jika hanya salah satu terlepas dan input lainnya diberi tegangan input sebesar Vcc, lampu tetap tidak akan menyala. Lampu akan menyala jika semua input diberi tegangan sebesar Vcc, sehingga berharga 1.Dengan melihat tabel pada data percobaan, akan didapat persamaan pada output, yaitu : Y = A B CY = (AB) C
IC 74LS00Dengan menggunakan IC tipe 7400, gerbang NAND mempunyai 2 input dan 1 output.Gerbang NAND menghendaki semua inputnya bernilai 0 (terhubung dengan ground) atau salah satunya bernilai 1 agar menghasilkan output yang berharga 1. Sebaliknya jika Y = A B semua input diberi harga 1 (masukan dari Vcc) maka outputnya akan berharga 0. Ini merupakan kebalikan dari operasi gerbang AND.
IC 74LS02Gerbang ini menggunakan IC tipe 7402, yang memuat 4 gerbang NOR Operasi gerbang : Gerbang NOR merupakan kebalikan dari gerbang OR. Jadi output gerbang ini akan berharga 1 jika semua input berharga 0 (terhubung dengan ground). Persamaan yang didapat :Y = A + B ,Sesuai dengan Teori De Morgan maka persamaan ini bisa diubah menjadi persamaan :Y = A B
IC 74LS32Gerbang ini sudah terkemas dalam IC tipe 7432. Sama dengan gerbang AND, gerbang OR hanya memiliki 2 buah input dan 1 output, sehingga dibutuhkan 2 gerbang untuk menjadikan 3 input dan 1 output. Operasi gerbang :Pada output akan berharga 1 (indicator menyala) jika salah satu atau semua dari inputnya diberi masukan sebesar Vcc. Sebaliknya jika semua input diberi masukan dari ground atau terlepas, maka output akan berharga 0 (indicator tidak menyala.Dengan melihat tabel pada data percobaan, akan didapat persamaan pada output, yaitu :Y = A + B + C
IC 74LS86Gerbang ini menggunakan IC tipe 7486. Operasi gerbang : Gerbang EXOR berbeda dengan gerbang-gerbang OR. Output akan berharga 0 jika inputnya sama-sama 1 atau sama-sama 0. Dan akan berharga 1 jika salah satu input maupun output berharga 0 atau 1. Sehingga didapat persamaan sebagai berikut : Y = AB + AB3. KOMPONEN DAN ALATAdapun komponen-komponen dan alat yang digunakan dalam melakukan percobaan ini adalah sebagai berikut:3.1. RESPON1. Protoboard;2. 2 buah Resistor 1k;3. IC 74LS04;4. IC 74LS08;5. IC 74LS32;6. LED7. Kabel Penghubung.3.2. PERCOBAAN1. Modul AND- PTE-006-01;2. Modul NAND- PTE-006-02;3. Modul OR- PTE-006-03;4. Modul NOR- PTE-006-04;5. Modul NOT- PTE-006-08;6. Power Supply (Catu Daya)- PTE-006-27;7. Rangka Panel;8. Kabel Penghubung.
4. PROSEDUR PERCOBAAN4.1. RESPON1. Menyiapkan komponen dan alat;2. Membuat rangkaian pembangun fungsi gerbang logika XNOR dengan menggunakan gerbang logika NOT, AND dan OR pada protoboard seperti pada gambar 2.1;
Gambar 2.1 Pembangun Fungsi XNOR3. Menguji rangkaian dengan memberi input A, B logika 1 atau 0;4. Mencatat logika keluaran F yang ditunjukan LED pada Tabel kebenaran 2.1.Tabel Kebenaran 2.1 pembangun fungsi gerbang logika XNOR ABF
00
01
10
11
4.2. PERCOBAANAdapun langkah-langkah untuk melakukan percobaan ini adalah sebagai berikut:1. Menyiapkan komponen dan alat;2. Membuat rangkaian pembangun fungsi NOT, AND, OR, NOR dengan kombinasi gerbang NAND pada rangka panel dengan menggunakan panel NAND;3. Menguji rangkaian tersebut dengan cara member masukan-masukan A, B berlogika 0 atau 1 sesuai dengan table kebenarannya masing-masing;4. Mencatat logika keluaran F yang teramati sesuai dengan penunjukan LED pada keluaran tersebut;5. Membuat rangkaian pembangun fungsi NOT, AND, OR dengan kombinasi gerbang NOR pada rangka panel dengan menggunakan panel NOR;6. Mengulangi langkah 3-4;7. Membuat rangkaian pembangun fungsi NOR dengan kombinasi gerbang NOT dan AND pada rangka panel dengan menggunakan panel NOT dan panel AND;8. Mengulangi langkah 3-4;9. Membuat rangkaian pembangun fungsi NAND dengan kombinasi gerbang NOT dan OR pada rangka panel dengan menggunakan panel NOT dan panel OR;10. Mengulangi langkah 3-4;11. Melengkapi tabel kebenaran tiap-tiap rangkaian
5. HASIL PERCOBAAN5.1. RESPONBerikut ini merupakan tabel kebenaran percobaan pembangun fungsi gerbang logika XNOR dengan menggunakan gerbang logika NOT, AND dan OR: pembangun fungsi gerbang logika XNOR dengan menggunakan gerbang logika NOT, AND dan ORTabel Kebenaran 2.1 pembangun fungsi gerbang logika XNOR dengan menggunakan gerbang logika NOT, AND dan ORABF
001
010
100
111
5.2. PERCOBAAN Pembangun Fungsi Gerbang Logika NOT dengan menggunakan Gerbang Logika NAND
Gambar 2.2 Rangkaian Pembangun Fungsi Gerbang Logika NOT dengan menggunakan Gerbang Logika NAND
Tabel Kebenaran 2.2 Rangkaian Pembangun Fungsi Gerbang Logika NOT dengan menggunakan Gerbang Logika NANDAF
01
10
Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NAND
Gambar 2.3 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NAND
Tabel Kebenaran 2.3 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NANDABF
000
010
100
111
Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NAND:
Gambar 2.4 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NAND:
Tabel Kebenaran 2.4 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NAND:ABF
000
011
101
111
Pembangun Fungsi Gerbang Logika NOR dengan menggunakan Gerbang Logika NAND
Gambar 2.5 Rangkaian Pembangun Fungsi Gerbang Logika NOR dengan menggunakan Gerbang Logika NAND
Tabel Kebenaran 2.5 Rangkaian Pembangun Fungsi Gerbang Logika NOR dengan menggunakan Gerbang Logika NAND:ABF
001
010
100
110
Pembangun Fungsi Gerbang Logika NOT dengan menggunakan Gerbang Logika NOR
Gambar 2.6 Rangkaian Pembangun Fungsi Gerbang Logika NOT dengan menggunakan Gerbang Logika NOR
Tabel Kebenaran 2.6 Rangkaian Pembangun Fungsi Gerbang Logika NOT dengan menggunakan Gerbang Logika NOR:AF
01
10
Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NOR:
Gambar 2.7 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NOR:
Tabel Kebenaran 2.7 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NOR:ABF
000
010
100
111
Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NOR:
Gambar 2.8 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NOR:
Tabel Kebenaran 2.8 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NOR:ABF
000
011
101
111
Pembangun Fungsi Gerbang Logika NAND dengan menggunakan Gerbang Logika NOR
Gambar 2.9 Rangkaian Pembangun Fungsi Gerbang Logika NAND dengan menggunakan Gerbang Logika NOR
Tabel Kebenaran 2.9 Rangkaian Pembangun Fungsi Gerbang Logika NAND dengan menggunakan Gerbang Logika NOR:ABF
001
011
101
110
Pembangun Fungsi Gerbang Logika NOR dengan menggunakan Gerbang Logika NOT dan AND
Gambar 2.10 Rangkaian Pembangun Fungsi Gerbang Logika NOR dengan menggunakan Gerbang Logika NOT dan AND
Tabel Kebenaran 2.10 Rangkaian Pembangun Fungsi Gerbang Logika NOR dengan menggunakan Gerbang Logika NOT dan AND:ABF
001
010
100
110
Pembangun Fungsi Gerbang Logika NAND dengan menggunakan Gerbang Logika NOT dan OR
Gambar 2.11 Rangkaian Pembangun Fungsi Gerbang Logika NAND dengan menggunakan Gerbang Logika NOT dan OR
Tabel Kebenaran 2.11 Rangkaian Pembangun Fungsi Gerbang Logika NAND dengan menggunakan Gerbang Logika NOT dan ORABF
001
011
101
110
Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NOT dan NAND
Gambar 2.12 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NOT dan NAND
Tabel Kebenaran 2.12 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NOT dan NANDABF
000
011
101
111
Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NOT dan NOR
Gambar 2.13 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NOT dan NOR:
Tabel Kebenaran 2.13 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NOT dan NORABF
000
010
100
111
6. ANALISA HASIL PERCOBAAN6.1. RESPONBerikut ini merupakan analisa hasil percobaan yang telah diperoleh:Tabel Kebenaran 2.1 pembangun fungsi gerbang logika XNOR dengan menggunakan gerbang logika NOT, AND dan ORABF
001
010
100
111
Berdasaran hasil percobaan pada tabel kebenaran 2.1 dapat diperoleh dengan cara memberi input logika 0 atau 1 pada rangkaian pembangun fungsi XNOR yang telah dibuat. Berikut merupakan pembuktian tabel kebenaran 2.1:
Gambar 2.14 Pada saat Input A= 0 dan input B=0
Pada saat A diberi logika 0 dan B diberi logika 0 maka F akan menghasilkan logika 1.
Gambar 2.15 Pada saat Input A= 0 dan input B=1
Pada saat A diberi logika 0 dan B diberi logika 1 maka F akan menghasilkan logika 0.Gambar 2.16 Pada saat Input A= 1 dan input B=0
Pada saat A diberi logika 1 dan B diberi logika 0 maka F akan menghasilkan logika 0.
Gambar 2.17 Pada saat Input A= 1 dan input B=1
Pada saat A dan B diberi logika 1 maka F akan menghasilkan logika 1.Berdasarkan tabel kebenaran 2.1 yang telah diperoleh maka dapat diketahui prinsip kerja gerbang logika XNOR. Fungsi XNOR akan berada dalam keadaan ON jika input yang diberikan berlogika sama. Sebaliknya, keadaan akan OFF jika input yang diberikan mempunyai logika yang berbeda.
6.2. PERCOBAANBerdasarkan hasil percobaan yang telah kita peroleh menunjukkan suatu fungsi gerbang logika dapat dibangun dengan kombinasi beberapa gerbang logika seperti pada gambar 2.1-2.13. Tiap-tiap rangkaian memiliki fungsi masing-masing berdasarkan sifat gerbang pada umumnya, Tabel kebenaran 2.1-2.13 dapat dibuktikan dengan memberikan input logika 0 atau 1 sesuai dengan tabel kebenarannya masing-masing. Fungsi Gerbang NOT, AND, OR, NOR dapat dibangun dari kombinasi Gerbang logika NAND Fungsi gerbang NOT, AND, OR, NAND dapat dibangun dengan kombinasi gerbang logika NOR, Fungsi gerbang NOR dapat dibangan dengan kombinasi gerbang NOT dan AND, Fungsi gerbang NAND dapat dibangun dengan kombinasi Gerbang NOT dan OR, Fungsi gerbang OR dapat dibangun dengan kombinasi gerbang NOT dan NAND, Fungsi gerbang AND dapat dibangun dengan kombinasi gerbang NOT dan NOR, Fungsi gerbang logika XNOR dengan menggunakan gerbang logika NOT, AND dan OR hal ini ditunjukkan oleh tabel kebenaran gerbang logika yang sama dengan tabel kebenaran rangkaian kombinasinya.
7. KESIMPULANBerdasarkan percobaan yang telah dilakukan maka dapat disimpulkan bahwa:1. kita dapat memperoleh sebuah fungsi gerbang logika dari rangkaian kombinasi beberapa gerbang logika;2. Tabel kebenaran masing-masing rangkaian menunjukkan prinsip kerja masing-masing fungsi gerbang logika yang kita bangun; 3. Fungsi Gerbang NOT, AND, OR, NOR dapat dibangun dari kombinasi Gerbang logika NAND;4. Fungsi gerbang NOT, AND, OR, NAND dapat dibangun dengan kombinasi gerbang logika NOR;5. Fungsi gerbang NOR dapat dibangan dengan kombinasi gerbang NOT dan AND;6. Fungsi gerbang NAND dapat dibangun dengan kombinasi Gerbang NOT dan OR;7. Fungsi gerbang OR dapat dibangun dengan kombinasi gerbang NOT dan NAND;8. Fungsi gerbang AND dapat dibangun dengan kombinasi gerbang NOT dan NOR;9. Fungsi gerbang logika XNOR dengan menggunakan gerbang logika NOT, AND dan OR.
PRAKTIKUM 2GEOMETRI
11LOGIKA KOMBINASI I / 11
1. TUJUANSetelah melakukan percobaan ini, praktikan diharapkan dapat:1. Menggunakan ungkapan aljabar boole dalam rangkaian logika;2. Menyatakan rangkaian-rangkaian logika menggunakan notasi-notasi seperti yang dipakai dalam aljabar Boolean;3. Memahami hukum de Morgan dan mampu menerapkannnya dalam rangkaian.
2. TEORI DASARHubungan antara keluaran dan masukan satu atau kombinasi beberapa buah gerbang dapat dinyatakan dalam suatu ungkapan logika yang disebut ungkapan boole. Cara ini memanfaatkan aljabar Boolean dengan notasi-notasi khusus. Fungsi-fungsi AND, OR, NOT, dan XOR berturut-turut dinyatakan dengan notasi titik (dot), plus (+), garis atas (over line). Aljabar boolean merupakan aljabar yang berhubungan dengan variabel-variabel biner dan operasi-operasi logik. Variabel-variabel diperlihatkan dengan huruf-huruf alfabet, dan tiga operasi dasar dengan AND, OR dan NOT (komplemen). Fungsi boolean terdiri dari variabel-variabel biner yang menunjukkan fungsi, suatu tanda sama dengan, dan suatu ekspresi aljabar yang dibentuk dengan menggunakan variabel-variabel biner, konstanta-konstanta 0 dan 1, simbol-simbol operasi logik, dan tanda kurung.Suatu fungsi boolean bisa dinyatakan dalam tabel kebenaran. Suatu tabel kebenaran untuk fungsi boolean merupakan daftar semua kombinasi angka-angka biner 0 dan 1 yang diberikan ke variabel-variabel biner dan daftar yang memperlihatkan nilai fungsi untuk masing-masing kombinasi biner.Aljabar boolean mempunyai 2 fungsi berbeda yang saling berhubungan. Dalam arti luas, aljabar boolean berarti suatu jenis simbol-simbol yang ditemukan oleh George Boole untuk memanipulasi nilai-nilai kebenaran logika secara aljabar. Dalam hal ini aljabar boolean cocok untuk diaplikasikan dalam komputer. Disisi lain, aljabar boolean juga merupakan suatu struktur aljabar yang operasi-operasinya memenuhi aturan tertentu.Penambahan LogisPerkalian LogisKomplementasi atau NegasiHukum Lain
0 + 0 = 00 . 0 = 00 = 1
0 + 1 = 10 . 1 = 11 = 0
1 + 0 = 11 . 0 = 1
1 + 1 = 11 . 1 = 1
Teorema Dasar1. AND= A . B2. OR= A + B3. NOT= 4. XOR= A + B5. NAND= 6. NOR = 7. XNOR= Berikut ini merupakan beberapa hukum aljabar Boolean: Hukum Asosiatif(A + B) + C = A + (B + C)(A . B) . C = A . (B . C) Hukum IndempotentA + A = AA . A = A Hukum KomplementasiA . = A + = A Hukum AbsorbsiA . (A + B) = AA + (A . B) = A Hukum DistribusiA . (B + C) = A . B + A . CA + (B . C) = (A + B) . ( A + C ) Teorema De Morgan(A + B) = A . B(A . B) = A + B
3. KOMPONEN DAN ALAT3.1. RESPON1. Protoboard;2. 2 buah Resistor 1k;3. IC 74LS04;4. IC 74LS08;5. IC 74LS32;6. LED7. Kabel Penghubung.3.3. PERCOBAAN1. Modul AND- PTE-006-01;2. Modul OR- PTE-006-03;3. Modul NOT- PTE-006-08;4. Power Supply (Catu Daya)- PTE-006-27;5. Rangka Panel;6. Kabel Penghubung.4. PROSEDUR PERCOBAANAdapun langkah-langkah untuk melakukan percobaan ini adalah sebagai berikut:4.1. RESPON1. Menyederhanakan persamaan + + + menggunakan penjabaran Boolean;Tabel 3.0 Fungsi Logikaj
1100
1110
2. Membuat tabel kebenarannya pada tabel kebenaran 3.1Tabel kebenaran 3.1ABCF
000
001
010
011
100
101
110
111
3. Membuat Gerbang Logika yang sesuai dengan tabel kebenaran 3.14.2. PERCOBAAN Hukum Asosiatif1. Membuat rangkaian gambar 3.1 (a) berikut pada rangka panel dengan menggunakan panel gerbang AND;
Gambar 3.1 (a) Rangkaian Percobaan Hukum Asosiatif
2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1 sesuai dengan tabel kebenaran 3.2 berikut: Tabel Kebenaran 3.2 Hukum AsosiatifABCF1F2
000
001
010
011
100
101
110
111
3. Mencatat logika keluaran F1 pada tabel kebenaran 3.2 untuk isyarat masukan tersebut sesuai dengan penunjukan LED pada keluarannya;4. Mengulangi langkah 2-3 dengan menggunakan rangkaian gambar 3.1 (b) berikut pada rangka panel dengan menggunakan panel gerbang AND:
Gambar 3.1 (b) Rangkaian Percobaan Hukum Asosiatif
Hukum Idempotent1. Membuat rangkaian gambar 3.2 (a) berikut pada rangka panel dengan menggunakan panel gerbang AND;
Gambar 3.2 (a) Rangkaian Percobaan Hukum Idempotent
2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1 sesuai dengan tabel kebenaran 3.3 berikut:Tabel Kebenaran 3.3 Hukum IdempotentAF = A . AF2 = A + A
01
10
3. Mencatat logika keluaran F1 pada tabel kebenaran 3.3 untuk isyarat masukan tersebut sesuai dengan penunjukan LED pada keluarannya;4. Mengulangi langkah 2-3 dengan menggunakan rangkaian gambar 3.2 (b) berikut pada rangka panel dengan menggunakan panel gerbang OR:
Gambar 3.2 (b) Rangkaian Percobaan Hukum Idempotent
Hukum Komplementasi1. Membuat rangkaian gambar 3.3 (a) berikut pada rangka panel dengan menggunakan panel gerbang AND dan NOT:
Gambar 3.3 (a) Rangkaian Percobaan Hukum Komplementasi2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1 sesuai dengan tabel kebenaran 3.4 berikut:Tabel Kebenaran 3.4 Hukum KomplementasiAF1 = A. F2 = A +
01
10
3. Mencatat logika keluaran F1 pada tabel kebenaran 3.4 untuk isyarat masukan tersebut sesuai dengan penunjukan LED pada keluarannya;4. Mengulangi langkah 2-3 dengan menggunakan rangkaian gambar 3.3 (b) berikut pada rangka panel dengan menggunakan panel gerbang AND DAN NOT:
Gambar 3.3 (b) Rangkaian Percobaan Hukum Komplementasi
Hukum Absorbsi1. Membuat rangkaian gambar 3.4 (a) berikut pada rangka panel dengan menggunakan panel gerbang AND dan OR;
Gambar 3.4 (a) Rangkaian Percobaan Hukum Absorbsi2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1 sesuai dengan tabel kebenaran 3.5 berikut:Tabel kebenaran 3.5 Hukum AbsorbsiABF1 = A (A . B)F2 = A (A + B)
00
01
10
11
3. Mencatat logika keluaran F1 pada tabel kebenaran 3.5 untuk isyarat masukan tersebut sesuai dengan penunjukan LED pada keluarannya;4. Mengulangi langkah 2-3 dengan menggunakan rangkaian gambar 3.4 (b) berikut pada rangka panel dengan menggunakan panel gerbang AND DAN OR:
Gambar 3.4 (b) Rangkaian Percobaan Hukum Absorbsi
Hukum Distribusi1. Membuat rangkaian gambar 3.5 (a) berikut pada rangka panel dengan menggunakan panel gerbang AND dan OR;
Gambar 3.5 (a) Rangkaian Percobaan Hukum Distribusi2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1 sesuai dengan tabel kebenaran 3.6 berikut:Tabel Kebenaran 3.6 Hukum DistribusiABCF1 = A (B + C)F2 = (A.B) + (A.C)
000
001
010
011
100
101
110
111
3. Mencatat logika keluaran F1 pada tabel kebenaran 3.6 untuk isyarat masukan tersebut sesuai dengan penunjukan LED pada keluarannya;4. Mengulagi langkah 2-3 dengan menggunakan rangkaian gambar 3.5 (b) berikut pada rangka panel dengan menggunakan panel gerbang AND DAN OR:
Gambar 3.5 (b) Rangkaian Percobaan Hukum Distribusi Hukum De Morgan I1. Membuat rangkaian gambar 3.6 (a) berikut pada rangka panel dengan menggunakan panel gerbang NAND:
Gambar 3.6 (a) Rangkaian Percobaan Hukum De Morgan I2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1 sesuai dengan tabel kebenaran 3.7 berikut:Tabel Kebenaran 3.7 Hukum De Morgan IABF1F2
00
01
10
11
3. Mencatat logika keluaran F1 pada tabel kebenaran 3.7 untuk isyarat masukan tersebut sesuai dengan penunjukan LED pada keluarannya;4. Mengulagi langkah 2-3 dengan menggunakan rangkaian gambar 3.6 (b) berikut pada rangka panel dengan menggunakan panel gerbang NOT DAN OR:
Gambar 3.6 (b) Rangkaian Percobaan Hukum De Morgan I Hukum De Morgan II5. Membuat rangkaian gambar 3.7 (a) berikut pada rangka panel dengan menggunakan panel gerbang NOR:
Gambar 3.7 (a) Rangkaian Percobaan Hukum De Morgan II6. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1 sesuai dengan tabel kebenaran 3.8 berikut:Tabel Kebenaran 3.8 Hukum De Morgan IIABF1F2
00
01
10
11
7. Mencatat logika keluaran F1 pada tabel kebenaran 3.8 untuk isyarat masukan tersebut sesuai dengan penunjukan LED pada keluarannya;8. Mengulagi langkah 2-3 dengan menggunakan rangkaian gambar 3.7 (b) berikut pada rangka panel dengan menggunakan panel gerbang NOT DAN AND:
Gambar 3.7 (b) Rangkaian Percobaan Hukum De Morgan II
5. HASIL PERCOBAAN5.1. RESPON Penyederhanaan Persamaan menggunakan Teori BooleanF= = = = = + = = Penyederhanan persamaan ditinjau dari Tabel persamaan berikut:
1100
1110
F = Tabel Kebenaran Tabel kebenaran 3.1ABCF
0001
0011
0101
0111
1000
1010
1100
1111
Gerbang Logika berdasarkan Tabel Kebenaran 3.1
Gambar 3.6 Rangkaian percobaan persamaan Gambar 3.6 merupakan rangkaian gerbang logika yang cocok untuk tabel kebenaran 3.1, hal ini dapat dibuktikan dengan member input logika 1 atau 0 sesuai dengan inputan A, B dan C yang tertera pada tabel kebenaran 3.1.
5.2. PERCOBAAN Hukum Asosiatif Tabel Kebenaran 3.2 Hukum AsosiatifABCF1F2
00000
00100
01000
01100
10000
10100
11000
11111
Hukum IdempotentTabel Kebenaran 3.3 Hukum IdempotentAF= A.AF2= A+A
010
101
Hukum KomplementasiTabel Kebenaran 3.4 Hukum KomplementasiAF1 = A . F2 = A +
0101
1001
Hukum AbsorbsiTabel Kebenaran 3.5 Hukum AbsorbsiABF1= A (A.B)F2= A(A+B)
0000
0100
1011
1111
Hukum Distribusi Tabel Kebenaran 3.6 Hukum DistribusiABCF1= A (B+C)F2= (A.B) +(A.C)
00000
00100
01000
01100
10000
10111
11011
11111
Hukum De Morgan ITabel Kebenaran 3.7 Hukum De Morgan IABF1F2
0011
0111
1011
1100
Hukum De Morgan IITabel Kebenaran 3.8 Hukum De Morgan IIABF1F2
00
01
10
11
6. ANALISA HASIL PERCOBAAN3.1 . RESPONTabel kebenaran dapat disusun dari persamaan ini: dimana input A, B atau C yang ditandai dengan garis atas (bar) berharga 0 dan input A, B dan C berharga 1. Contoh = 0 0 1, = 0 0 0. Maka didapatlah input A, B dan C sesuai dengan tabel kebenaran 3.1 dibawah ini:
Tabel kebenaran 3.1ABCF
0001
0011
0101
0111
1000
1010
1100
1111
Setelah kita membuat tabel kebenaran maka kita dapat merancang sebuah gerbang logika yang sesuai dengan tabel kebenaran 3.1 dengan melihat output pada F akan mempermudah kita menentukan gerbang apa saja yang dibutuhkan, selain itu kita dapat merancang gerbang logika dengan menggunakan hasil penyederhanaan persamaan tadi yaitu: , dengan persamaan ini kita dapat menentukan gerbang yang akan kita gunakan, yakni gerbang AND dan gerbang OR (lihat Gambar 3.6 Rangkaian percobaan persamaan ). berikut adalah pengujian gerbang logika yang telah kita buat:Jika input A= 0, B= 1, dan C= 0
Gambar diatas merupakan contoh untuk melakukan pengujian terhadap rangkaian yang telah kira rancang. Berikan input A, B, dan C dengan logika 0 atau 1 sesuai denganApa yang akan kita uji. Setelah itu, pengujian rangkaian dengan merangkainya pada protoboard, untuk memberikan input 1 dilakukan dengan menghubungkan input dengan sumber tegangan (VCC) output akan ditunjukkan dengan LED. Jika LED menyala itu tandanya F = 1 dan jika LED tidak menyala maka F=0.
3.2 . PERCOBAANBerikut ini merupakan cara untuk membuktikan hasil percobaan yang telah dilakukan dengan menggunakan Digital Trainer PT93131:Tabel Kebenaran 3.2 Hukum AsosiatifABCF1F2
00000
00100
01000
01100
10000
10100
11000
11111
Setelah kita mengetahui hasil input dan output rangkaian percobaan hukum Asosiatif maka diperolehlah tabel kebenaran 3.2 diatas, untuk membuktikan hasil pengujian rangkaian maka dapat dilakukan dengan metode subtitusi menggunakan Hukum Asosiatif berikut ini:A + A . B = AA . (A + B) = AJika A=0, B=1, dan C=0 maka:F1= A + A.B = A= 0 + 0.1 = 0F2= A . (A + B) = A= 0 . (0 + 1) = 0Jika A=1, B=1 dan C=1 maka:F1= A + A.B = A= 1 +1.1=1F2= A . (A + B) = A= 1 . (1 +1) = 1Tabel Kebenaran 3.3 Hukum IdempotentAF1 = A.AF2 = A+A
000
111
Setelah kita mengetahui hasil input dan output rangkaian percobaan hukum Idempotent maka diperolehlah tabel kebenaran 3.3 diatas, untuk membuktikan hasil pengujian rangkaian maka dapat dilakukan dengan metode subtitusi menggunakan Hukum Idempotent berikut ini:F1 = A . AF2 = A+ AJika A= 0 maka:F1= A . A= 0 . 0 = 0F2= A + A= 0 + 0 = 0Jika A=1 maka:F1= A . A= 1 . 1 = 1F2= A + A= 1 + 1 = 1
Tabel Kebenaran 3.4 Hukum KomplementasiAF1 = A . F2 = A +
0101
1001
Setelah kita mengetahui hasil input dan output rangkaian percobaan Hukum Komplementasi maka diperolehlah tabel kebenaran 3.4 diatas, untuk membuktikan hasil pengujian rangkaian maka dapat dilakukan dengan metode subtitusi menggunakan Hukum Komplementasi berikut ini:F1 = A . F2 = A + Jika A= 0 dan Jika = 1 maka:F1= A . = 0 . 1 = 0F2= A + = 0 + 1 = 0Jika A= 1 dan jika = 0 maka:F1= A + A= 1 . 0 = 1F2= A + A= 1 + 0= 1
Tabel Kebenaran 3.5 Hukum AbsorbsiABF1= A (A.B)F2= A(A+B)
0000
0100
1011
1111
Setelah kita mengetahui hasil input dan output rangkaian percobaan Hukum Absorbsi maka diperolehlah tabel kebenaran 3.5 diatas, untuk membuktikan hasil pengujian rangkaian maka dapat dilakukan dengan metode subtitusi menggunakan Hukum Absorbsi berikut ini:F1= A (A.B)F2= A(A+B)Jika A=0, B=1 maka:F1= A (A.B)= 0 (0.1)= 0F2= A(A+B)= 0(0+1)= 1Jika A=1, B=1 maka:F1= A (A.B)= 1 (1.1)= 1F2= A(A+B)= 1(1.1)= 1
Tabel Kebenaran 3.6 Hukum DistribusiABCF1 = A (B+C)F2 = (A.B) +(A.C)
00000
00100
01000
01100
10000
10111
11011
11111
Setelah kita mengetahui hasil input dan output rangkaian percobaan Hukum Distribusi maka diperolehlah tabel kebenaran 3.6 diatas, untuk membuktikan hasil pengujian rangkaian maka dapat dilakukan dengan metode subtitusi menggunakan Hukum Distribusi berikut ini:F1 = A (B+C)F2 = (A.B) +(A.C)Jika A=0, B=1, dan C=0 maka:F1= A (B+C)= 0 (1+0)= 0F2= (A.B) +(A.C)= (0.1) +(0.0)= 0Jika A=1, B=1 dan C=1 maka:F1= A (B+C)= 1 (1+1)F2= (A.B) +(A.C)= (1.1) +(1.1)
Tabel Kebenaran 3.7 Hukum De Morgan IABF1F2
0011
0111
1011
1100
Setelah kita mengetahui hasil input dan output rangkaian percobaan Hukum Distribusi maka diperolehlah tabel kebenaran 3.7 diatas. Hukum de Morgan I ini menunjukkan NOT (A AND B) = NOT A OR NOT B berarti fungsi gerbang NAND identik dengan fungsi gerbang OR dengan masukan komplomen A dan B.
Tabel Kebenaran 3.8 Hukum De Morgan IIABF1F2
0011
0100
1000
1100
Setelah kita mengetahui hasil input dan output rangkaian percobaan Hukum Distribusi maka diperolehlah tabel kebenaran 3.8 diatas. Hukum de Morgan II ini menunjukkan NOT (A OR B) = NOT A AND NOT B berarti fungsi gerbang NOR identik dengan fungsi gerbang ANDdengan masukan komplomen A dan B.
7. KESIMPULANSetelah melaksanakan praktikum ini dapat ditarik kesimpulan sebagai berikut:1. Berdasarkan pembuktian secara teori maka dapat kita katakan bahwa hubungan input dan output satu atau kombinasi beberapa buah gerbang dapat dinyatakan dalam suatu ungkapan logika yang disebut dengan ungkapan Boole;2. Rangkaian-rangkain logika menggunakan notasi-notasi seperti yang dipakai dalam aljabar Boole seperti titik (dot), plus (+), garis atas () dll;3. Hukum de Morgan I ini menunjukkan NOT (A AND B) = NOT A OR NOT B berarti fungsi gerbang NAND identik dengan fungsi gerbang OR dengan masukan komplomen A dan B;
GEOMETRI PRAKTIKUM 3
24ALJABAR BOOLEAN I / 24 4. Hukum de Morgan II ini menunjukkan NOT (A OR B) = NOT A AND NOT B berarti fungsi gerbang NOR identik dengan fungsi gerbang ANDdengan masukan komplomen A dan B.
1. TUJUAN Setelah melaksanakan percobaan ini, praktikan diharapkan dapat:1. Mampu menyederhanakan fungsi logika dengan bantuan Peta Karnaugh;2. Menentukan fungsi logika suatu tabel kebenaran dengan menggunakan peta Karnaugh.
2. TEORI DASARUngkapan fungsi Boole yang paling ringkas biasanya juga membutuhkan penggunaan jumlah gerbang yang paling sedikit bila diwujudkan secara praktis. Oleh karena itu, dalam merancang rangkaian logika selalu diusahakan untuk menyederhanakan ungkapan fungsi tersebut.Penyederhanaan fungsi logika dapat dilakukan dengan berbagai cara, seperti dengan menerapkan hukum-hukum boole, melalui tabel kebenaran, dan lain-lain. Cara yang paling banyak adlah penggunaan peta Karnaugh atau diagram Karnaugh. Jumlah kotak pada diagram Karnaugh ditentukan oleh jumlah kemungkinan kombinasi semua variable masukan. Jika n adalah variable masukan, maka jumlah kotaknya peta Karnaugh dapat digunakan untuk menyederhanakan suatu fungsi. Misalnya: jika terdapat dua variabel input pada masukannya maka jumlah kemungkinan variasi adalah 22= 4 kemungkinan jumlah kotak persegi pada K-Map.Bila jumlah kotak persegi pada K-Map sudah ditentukan, maka tiap-tiap kotak harus ditandai sendiri-sendiri. Penyederhanaan atau minimisasi dilakukan dengan mengelompokkan kotak-kotak yang bertetangga, yang bernilai logika-1, menjadi satu blok yang bergantung dari besarnya digram, dapat terdiri dari 2,4,8 kotak,... dsb. Blok demikian dapat dianggap satu kotak yang ditandai dengan variabel dipinggirnya. Selama pengelompokkan dapat menciptakan blok yang baru, maka pengelompokkan berganda dari suatu kotak selalu membawa penyederhanaan.Karnaugh Map adalah salah satu metode penyerdehanaan sebagai pengganti aljabar boole. Penggunaan karnaugh map akan lebih mempermudah menemukan bentuk sederhana dari suatu persamaan.
3. KOMPONEN DAN ALATBerikut ini merupakan komponen-komponen dan alat yang digunakan dalam percobaan ini:1. Protoboard;2. 3 buah Resistor 1k;3. IC 74LS04;4. IC 74LS08;5. IC 74LS32;6. LED;7. Kabel Penghubung.4. PROSEDUR PERCOBAANAdapun langkah-langkah untuk melakukan percobaan ini adalah sebagai berikut:1. Menyiapkan komponen dan alat yang digunakan dalam percobaan;2. Menyederhanakan Peta Karnaugh berikut ini:Tabel 4.1 Peta Karnaugh
0011
0011
1100
0011
4. Merancang gambar gerbang logika hasil penyederhanaan karnaugh map;5. Merangkai gerbang logika hasil penyederhanaan Karnaugh Map pada protoboard;6. Menghubungkan rangkaian dengan Catu daya kemudian memberikan masukan logika 0 atau 1 sesuai dengan tabel kebenaran 4.2;7. Membuat tabel kebenarannya pada tabel kebenaran 4.2 berdasarkan Peta Karnaugh;Tabel kebenaran 4.2 Peta KarnaughABCDF
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
8. Mengamati dan mencatat logika keluaran pada tabel kebenaran.
5. HASIL PERCOBAAN Menyederhanakan fungsi logika dengan Peta KarnaughTabel 4.1 fungsi logika Peta Karnaugh
0011
0011
1100
0011
Hasil penyederhanaannya adalah:Y= + +
Membuat tabel kebenaran berdasarkan Peta Karnaugh1. Sebelum PenyederhanaanTabel kebenaran 4.2 Peta Karnaugh sebelum penyederhanaan ABCDF
00000
00010
00100
00111
01000
01010
01100
01111
10001
10011
10101
10110
11001
11011
11101
11110
2. Setelah PenyederhanaanTabel kebenaran 4.3 Peta Karnaugh setalah penyederhanaanABCF
0000
0010
0100
0111
1001
1011
1101
1110
Gerbang Logika yang mengacu pada tabel kebenaran 4.3
Gambar 4.1 Gerbang Logika Peta Karnaugh
6. ANALISA HASIL PERCOBAANTabel 4.1 Peta Karnaugh
0011
0011
1100
0011
Berdasarkan tabel 4.1 kita dapat menyederhanakan fungsi logika menggunakan peta karnaugh. Kolom yang berwarna saling berpasangan. Fungsi logika yang bertahan pada Pasangan warna hijau adalah , fungsi logika yang bertahan pada pasangan warna merah adalah sementara fungsi logika yang bertahan pada pasangan kuning adalah AC. Fungsi logika yang bertahan masih bisa disederhanakan dengan menerapkan salah satu hukum aljabar Boolean, seperti berikut:Y= = = + + Jadi, hasil penyederhanaannya adalah:Y= + + Berdasarkan hasil penyederhanaan diatas maka dapat diperoleh rangkaian gerbang logika seperti berikut:
Gambar 4.1 Gerbang Logika Peta KarnaughUntuk melakukan pengujian terhadap rangkaian dapat dilakukan dengan cara memberikan input logika 0 atau 1 pada tiap-tiap masukan secara teori yang mengacu pada prinsip kerja masing-masing gerbang logika. Pengujian yang dilakukan dengan cara merangkai sesuai gambar 4.2 pada protoboard dapat diketahui dengan mengamati LED. Output akan ditunjukkan pada LED, Jika LED menyala maka output F bernilai 1 dan jika LED tidak menyala maka output F bernilai 0.Berdasarkan hasil percobaan dan beberapa pengujian yang telah dilakukan diketahui bahwa rangkaian gerbang logika memiliki keluaran/output yang sama.
7. KESIMPULANSetelah melaksanakan praktikum ini dapat disimpulkan bahwa:1. Karnaugh Map adalah salah satu metode penyerdehanaan yang akan mempermudah kita untuk menemukan bentuk sederhana dari suatu persamaan;
GEOMETRI PRAKTIKUM 4
43PETA KARNAUGH I / 43 2. Kita akan memperoleh hasil yang sama pada persamaan yang belum disederhanaka dengan persamaan yang telah disederhanakan, maka akan lebih mudah dan menguntungkan jika dilakukan penyederhanaan terlebih dahulu sebelum membuat suatu gerbang logika.1. TUJUANSetelah melaksanakan percobaan ini, praktikan diharapkan dapat:1. Menerapkan teori logika untuk merancang rangkaian logika sederhana;2. Menyederhanakan rangkaian-rangkaian logika dengan peta karnaugh;3. Menggunakan komponen-komponen gerbang yang ada untuk mewujudkan suatu rangkaian.
2. DASAR TEORIDalam merancang suatu alat, kita identifikasi terlebih dahulu tujuan dan kegunaan alat yang akan dibuat. Dari analisa ketentuan ini kita dapat mengidentifikasi kebutuhan keluaran dan masukan serta proses kerja rangkaian yang harus dibuat.Dalam percobaan ini,kita mencoba merancang beberapa macam rangkaian digital sesuai dengan persoalannya. Setelah kita mengidetifikasi kebutuhannya, kita tentukan syarat-syarat atau kondisi masukan dan keluarannya. Agar komponen-komponen yang dibutuhkan untuk merangkai sesederhana mungkin, disarankan untuk menggunakan Diagram Karnaugh.
3. KOMPONEN DAN ALATBerikut ini merupakan komponen-komponen dan alat yang dibutuhkan dalam melaksanakan percobaan ini:1. Modul AND- PTE-006-01;2. Modul OR- PTE-006-03;3. Modul NOT- PTE-006-08;4. Power Supply (Catu Daya)- PTE-006-27;5. Rangka Panel;6. Kabel Penghubung.
4. PROSEDUR PERCOBAANAdapun langkah-langkah untuk melasanakan percobaan ini adalah sebgai berikut: Pemantau Pintu (1)1. Ada dua buah kamar berdampingan. Hanya satu pintu saja dari kamar-kamar tersebut yang boleh terbuka, jika kedua pintu tertutup atau terbuka semua maka lampu akan menyala. Dengan syarat sebagai berikut: Pintu A tertutup = 1 Pintu B tertutup = 1 Lampu F menyala = 1
2. Melengkapi tabel kebenaran 5.1 berikut ini:Tabel Kebenaran 5.1 Pemantau pintu (1)ABF
00
01
10
11
3. Membuat rangkaian Logika berdasarkan tabel kebenaran 5.1;4. Menguji rangkaian logika yang telah dibuat dengan memberikan masukan logika 0 atau 1;5. Mencatat hasil keluaran F pada tabel kebenaran 5.1.
Pemantau Pintu (2)1. Pada rangkaian pemantau pintu (1) ditambahkan sebuah alarm pada keluarannya, dengan syarat tambahan sebagai berikut: Jika kedua pintu tertutup, alarm berbunyi dan lampu menyala; Jika kedua pintu terbuka, alarm mati dan lampu menyala.2. Mengisi tabel kebenaran 6.2 berikut ini:Tabel Kebenaran 6.2 Pemantau Pintu (2)ABFAlarm
00
01
01
01
11
3. Membuat rangkaian logika berdasarkan tabel kebenaran 5.2;4. Menguji rangkaian logika yang telah dibuat dengan memberikan masukan logika 0 atau 1;5. Mencatat hasil keluaran F pada tabel kebenaran 5.2.
Pemantau Ruangan dengan Kunci1. Sebuah pintu ruangan dilengkapi dengan 3 buah kunci.pintu ruangan tersebut dapat dibuka jika paling sedikit ada 2 orang yang memasukkan kunci. Syarat: Orang yang memasukkan kunci = 1; Pintu terbuka F = 1.
2. Mengisi tabel kebenaran 5.3 berikut ini: Tabel Kebenaran 5.3 Pemantau Ruangan dengan KunciABCF
000
001
010
011
100
101
110
111
3. Membuat rangkaian Logika berdasarkan tabel kebenaran 5.3;4. Menguji rangkaian logika yang telah dibuat dengan memberikan masukan logika 0 atau 1;5. Mencatat hasil keluaran F pada tabel kebenaran 5.3.
5. HASIL PERCOBAAN Pemantau Pintu (1)
Tabel Kebenaran 5.1 Pemantau pintu (1)ABF
001
010
100
111
Rangkaian Logika
Gambar 5.1 Rangkaian Pemantau Pintu (1)
Pemantau Pintu (2)
Tabel Kebenaran 5.2 Pemantau Pintu (2)ABFAlarm
0010
0100
0100
0100
1111
Rangkaian Logika
Gambar 5.2 Rangkaian Pemantau Pintu (2)
Pemantau Ruangan dengan Kunci
Tabel Kebenaran 5.3 Pemantau Ruangan dengan KunciABCF
0000
0010
0100
0111
1000
1011
1101
1111
Rangkaian Logika
Gambar 5.3 Pemantau Ruangan dengan Kunci
6. ANALISA HASIL PERCOBAANBerikut ini merupakan analisa hasil percobaan pada tiap-tiap perancangan1. Pemantau Pintu (1)Tabel Kebenaran 5.1 Pemantau pintu (1)ABF
001
010
100
111
Berdasarkan tabel kebenaran 5.1 perancangan pemantau pintu yang mempunyai syarat apabila pintu A dan B tertutup atau terbuka secara bersama-sama maka lampu (F) akan menyala, dan apabila hanya salah satu pintu yang tertutup atau terbuka, lampu tidak akan menyala. Prinsip kerja seperti ini sama dengan prinsip kerja gerbang logika XNOR maka dari itu untuk merancang alat pemantau pintu seperti ini digunakan gerbang logika XNOR seperti pada gambar 5.1.
Gambar 5.1 Rangkaian Pemantau Pintu (1)
Untuk melakukan pengujian terhadap Gerbang Logika diatas maka dapat dilakukan dengan memberikan input logika 0 atau 1 pada sisi A dan B. dan lihat hasilnya pada sisi F.2. Pemantau pintu (2)Tabel Kebenaran 5.2 Pemantau Pintu (2)ABFAlarm
0010
0100
0100
0100
1111
Berdasarkan tabel kebenaran 5.2 perancangan pemantau pintu yang mempunyai syarat apabila pintu A dan B tertutup atau terbuka secara bersama-sama maka lampu (F) akan menyala diikuti dengan berbunyinya alarm, dan apabila hanya salah satu pintu yang tertutup atau terbuka, lampu tidak akan menyala dan alarm tidak akan berbunyi. Rangkaian pada pemantau pintu (2) sama halnya dengan rangkaian pemantau pintu (1) namun ditambahkan dengan gerbang logika AND dengan menghubungkannya pada kedua input seperti yang terlihat pada gambar 5.2.
Gambar 5.2 Rangkaian Pemantau Pintu (2)Penambahan Gerbang logika AND dilakukan untuk memenuhi syarat perancangan alat pemantau pintu (2) ini. Sesuai dengan prinsip kerja gerbang logika AND yang akan ON/aktif hanya jika semua input berlogika 1. Untuk melakukan pengujian terhadap Gerbang Logika diatas maka dapat dilakukan dengan memberikan input logika 0 atau 1 sesuai dengan tabel kebenaran pada sisi A dan B, kemudian lihat output dari lampu pada sisi F dan alarm pada sisi ALARM.
3. Pemantau Ruangan dengan KunciTabel Kebenaran 5.3 Pemantau Ruangan dengan KunciABCF
0000
0010
0100
0111
1000
1011
1101
1111
Berdasarkan tabel kebenaran 6.3 dapat diketahui bahwa terdapat sebuah pintu ruangan dengan 3 buah kunci. Pintu ruangan tersebut dapat terbuka jika paling sedikit ada 2 orang yang memasukkan kunci. Untuk merancang rangkaian yang demikian diperlukan kombinasi gerbang logika untuk mendapatka hasil yang sesuai dengan yang diinginkan. Kombinasi gerbang logika AND dan OR memenuhi syarat untuk menyelesaikan permasalahan ini. Berikut merupakan gambar rangkaian logika pemantau ruangan dengan kunci:
Gambar 5.3 Pemantau Ruangan dengan KunciDiketahui bahwa paling sedikit ada 2 orang yang memasukkan kunci untuk membuka pintu ruangan tersebut itu artinya pintu tidak akan terbuka jika hanya ada 1 orang yang memasukkan kunci kedalam pintu tersebut, pada keadaan ini gerbang AND sangat berperang penting namun hal ini tidak dapat terpenuhi hanya dengan menggunakan gerbang AND maka dibutuhkan Gerbang OR yang dapat mengatur keluaran dari tiap-tiap masukan.Untuk melakukan pengujian terhadap Gerbang Logika diatas maka dapat dilakukan dengan memberikan input logika 0 atau 1 sesuai dengan tabel kebenaran pada sisi A, B, dan C kemudian lihat outputnya pada sisi F.
7. KESIMPULANBerdasarkan beberapa percobaan yang telah dilakukan maka dapat disimpulkan bahwa:1. Teori logika dapat diterapkan untuk merancang suatu rangkaian sederhana;2. Sebelum merancang sebuah rangkaian logika ada baik untuk menyederhanakan rangkaian menggunakan peta Karnaugh;3. Dengan diketahuinya fungsi dan prinsip kerja dari tiap-tiap gerbang logika maka dapat diwujudkan kedalam sebuah rancangan.
GEOMETRI PRAKTIKUM 5
47MERANCANG RANGKAIAN LOGIKA I / 47
1. TUJUANSetelah melaksanakan percobaan ini, praktikan diharapkan dapat:1. Memahami prinsip kerja rangkaian half adder dan full adder2. Dapat menggunakan rangkaian full adder untuk operasi penjumlahan, perkalian, pengurangan dan pembagian.
2. TEORI DASAR
Sebagai percobaan pembagian De Morgan dan untuk menghitung secara biner, maka dibentuk unit arimatika atau penghitung. Semua operasi aritmatika dapat diturunkan dari operasi penjumlahan. Oleh karena itu, untuk pelaksanaan keempat dasar dari operasi aritmatika (tambah, bagi, kali, kurang) cukup digunakan hanya satu jenis rangkaian penjumlah penuh (full adder). Pada tabel 6.1 difungsikan penjumlahan bilangan biner.
Tabel 6.1 penjumlahan bilangan binerABcarry
0000
0110
1010
1101
Rangkaian logika untuk penjumlahan tersebut disebut half adder jika masukannya tidak ada jalur carry, dan disebut full adder jika ada jalur masukan carry ()
3. KOMPONEN DAN ALATBerikut ini merupakan komponen-komponen dan alat yang dibutuhkan dalam melaksanakan percobaan ini:1. Modul AND- PTE-006-01;2. Modul OR- PTE-006-03;3. Modul NOT- PTE-006-08;4. Power Supply (Catu Daya)- PTE-006-27;5. Rangka Panel;6. Kabel Penghubung.
4. PROSEDUR PERCOBAANAdapun langkah-langkah untuk melasanakan percobaan ini adalah sebgai berikut:1. Membuat rangkaian half adder menggunakan panel XOR dan AND seperti gambar 6.1 berikut ini:
Gambar 6.1 Rangkaian Half Adder2. Menguji rangkaian tersebut dengan memberi masukan menggunakan tabel kebenaran 5.2 dibawah ini:Tabel Kebenaran 6.2 Rangkaian Half AdderABcarry
0000
0110
1010
1101
3. Membuat rangkaian full adder menggunakan panel XOR, AND, dan OR seperti gambar 6.14. Membuat rangkaian seperti dibawah ini:
Gambar rangkaian 6.2. 4 bit Full Adder
5. Lengkapi tabel berikut ini:
Tabel 6.3 Rangkaian 4 Bit Full AdderPBinerQBinerZ (Biner)
00
01
02
03
04
05
06
07
08
09
011
5. HASIL PERCOBAANTabel Kebenaran 5.2 Rangkaian Half AdderABcarry
0000
0110
1010
1101
Tabel 5.3 Rangkaian 4 Bit Full AdderPBinerQBinerZ (Biner)
000000000100010
000001001000100
000002010001000
000003100010000
000014000000010
001005000000100
000006000001000
010007000010000
000008001100110
000009110011000
0001110001100110
0110011000011000
6. ANALISA HASIL PERCOBAANBerdasarkan hasil percobaan dapat dilihat bahwa pada rangkaian half adder, apabila kedua input bernilai sama maka summery out (Z) akan benilai nol. misal, apabila kedua input A dan B bernilai 1, maka carry out juga akan bernilai 1. Pada Full adder 4 bit, nilai summery outnya bergantung pada 4 input pertama dari Q biner, 4 input kedua dari P biner, 2 input ketiga dari Q biner dan 2 input P biner. Sedangkan pada full adder 4 bit tidak tidak terdapat carry out atau memiliki nilai sama dengan nol.
7. KESIMPULANBerdasarkan beberapa percobaan yang telah dilakukan maka dapat disimpulkan bahwa:1. Half adder adalah suatu rangkaian penjumlahan sistem bilangan biner yang paling sederhana;2. Rangkaian Full Adder dapat digunakan untuk menjumlahkan bilangan-bilangan biner yang lebih dari 1bit;3. Full adder 4 bit saling berhubungan terhadap P BINER, Q BINER dan Z BINER.
