PENGENDALIAN PAPAN REKLAME DENGAN PROM …library.usu.ac.id/download/fmipa/fisika-bisman2.pdf ·...

©2003 Digitized by USU digital library 1

PENGENDALIAN PAPAN REKLAME DENGAN PROM SISTEM PLA

DRS. BISMAN P, M.ENG.SC

Fakultas Matematika dan Ilmu Pengetahuan Alam Jurusan Fisika

Universitas Sumatera Utara

BAB I PENDAHULUAN

1.1. Latar Belakang

Mendesain rangkaian digital yang merupakan sebagian dari suatu sistem yang komplek dengan baik, sering kali merupakan suatu masalah tersendiri.

Untuk menghasilkan desain akhir sesuai dengan perpormance yang diinginkan, kita sering dihadakan pada pertimbangan yang saling berbenturan/membingungkan.

Untuk merealisasikannya, pertama kali yang kita lakukan adalah menentukan blok diagram dari sistem secara global. Setelah itu muncul pertimbangan-pertimbangan untuk menentukan isi dari blok-blok tersebut, misalnya bagaimana bentuk data/sinyal, komponen pokok apa yang akan digunakan dan lain-lain. Selanjutnya kita menentukan hubungan antara input-output dalam bentuk ekspresi logika. Kemudian pada saat akan mengimplementasikan ekspresi tersebut kita pasti berhadapan dengan masalah pemilihan komponen logika apa yang akan digunakan, ini cukup membingungkan. Bagian ini merupakan bagian yang cukup menentukan untuk menghasilkan desain akhir yang paling baik (optimal) dalam arti murah, mudah interkoneksinya, membutuhkan tempat yang sekecil-kecilnya, waktu desain yang singkat, kebutuhan daya yang kecil, dan kepastian akan bekerja dengan baik.

PLD (Programmable Logic Device) merupakan rangkaian logika yang cocok untuk merealisasikanya. Dimana PLD berisi beberapa buah gerbang AND dan gerbang OR dengan titik-titik hubung input/output tiap gerbang berupa matrik yang dapat diprogram pemakai, salah satu tipe PLD disebut Programmable Logic Array (PLA). PLA diprogram menggunakan tabel kebenaran secara langsung.

PROM (Programmable Read Only Memory) dapat dibuat dengan menggunakan

sistem PLA, dimana matrik gerbang AND dibuat tetap sedangkan matrik gerbang OR dapat diprogram untuk menghasilkan output yang diinginkan.

PROM dengan sistem PLA dapat diaplikasikan sebagai alat kendali otomatis, dimana pada penelitian ini, PLA akan digunakan sebagai penyimpan data yang kemudian datanya akan digunakan untuk mengendalikan papan reklame. 1.2. Perumusan Masalah

Adapun permasalahan yang dibahas pada penelitian ini, penulis hanya membahas mengenai desain rangkaian PROM sistem PLA yang dibangun menggunakan gerbang AND dan gerbang OR dengan keluaran 8 bit. Dan kemudian memprogram PROM yang dibangun untuk digunakan mengendalikan papan reklame yang dibuat dari display LED dengan menggunakan IC 74194 (register geser) sebagai latch sehingga tulisan dapat dibuat seolah berjalan.


BAB II TINJAUAN PUSTAKA

2.1 Gerbang Logika Gerbang logika adalah rangkaian yang menggunakan sinyal digital sebagai

masukan dan keluarannya. Yang membuat rangkaian disebut sebagai gerbang adalah bahwa setiap keluaran tergantung sepenuhnya pada sinyal yang diberikan pada masukan-masukanya. Jika sinyal masukan ini berubah, keluaranya juga dapat berubah.

Rangkaian logika dapat dibedakan menjadi dua bagian, yaitu : rangkaian logika kombinasional dan rangkaian logika sekwensial. Yang dimaksud dengan rangkaian logika kombinasional adalah rangkaian yang nilai keluaranya (output) bergantung pada keadaan nilai masukanya (input) pada saat itu saja, sedangkan rangkaian logika sekwensial tidak bergantung pada saat itu saja tetapi pada waktu keadaan masukan sebelumnya.

Ada dua teknologi pembuatan gerbang rangkaian digital yang umum dipasaran, yang pertama adalah TTL (Transistor-Transistor Logic). Gerbang yang dibuat dengan teknologi ini berkode 74XX, misalnya 7400 adalah gerbang NAND dua masukan.Yang kedua teknologi CMOS (Complementary Metal Oxide Semiconductor). Kode untuk gerbang CMOS yang tersedia dipasaran adalah 40XX, misalnya 4001 adalah gerbang NOR dengan dua masukan.

Gerbang TTL beroperasi pada tegangan persis 5 volt, sedangkan gerbang CMOS bisa diberi catu tegangan dari 3 volt sampai 15 volt. Gerbang –gerbang ini dikemas dalam bentuk IC.

Pada dasarnya semua sistem digital disusun oleh hanya tiga buah gerbang logika dasar, gerbang –gerbang ini adalah AND,OR dan NOT. Beberapa gerbang logika lainya seperti NAND, NOR, EXOR dan EXNOR adalah merupakan kombinasi dari beberapa gerbang AND, OR atau NOT dan dari gerbang inilah rangkaian kompleks apapun dapat dirancang.

2.1.1. Rangkaian Dasar Gerbang AND Gerbang AND mempunyai dua atau lebih sinyal masukan tetapi hanya satu sinyal keluaran. Gambar 2.1. memperlihatkan simbol dan diagram keadaan (pulsa) gerbang AND dua masukan.

A B C 0 0 1 1

0 1 0 1

0 0 0 1

Gambar 2.1. Gerbang AND Tabel 2.1. Tabel Kebenaran AND

Tabel 2.1 memperlihatkan tabel kebenaran gerbang AND, dimana keluaran gerbang AND akan berlogika 0 (low), kecuali jika kedua masukan gerbang ini berlogika 1 (high) maka keluaranya akan berlogika 1 (high).

B C

A

B

C

A

©2003 Digitized

2.1.2 Rangkaian Dasar Gerbang OR Simbol dan pulsa keluaran untuk gerbang OR dapat dilihat pada gambar 2.2 dibawah ini :

A B C 0 0

0 1

0 1

Gambar 2.2. Gerb

Gerbang OR sinyal keluaran. Tjenis gerbang ini semua sinyal mas

2.1.3. RangkaianGerbang NOT

pada gambar 2.3keluaran, dan kea

Gambar 2.3 Inverter diperlukakeluaran yang pola

2.2. Decoder Decoder adala

masukan kode binsaluran keluaran hmasukan.

Gambar 2.4 mkeluaran m = 4 (ada 2N kemungkkombinasi masukasedangkan keluarmenghasilkan keldipilih akan aktif aktif keluaranya, output”.

B A A

A

C

by USU digital library 3

1 1

0 1

1 1

ang OR Tabel 2.2. Tabel Kebenaran OR

dapat mempunyai dua atau lebih sinyal masukan tetapi hanya satu abel kebenaran gerbang OR ditunjukkan oleh tabel 2.2, dimana menghasilkan keluaran berlogika 1 (high) jika salah satu atau

ukan berlogika 1 (high).

Dasar Gerbang NOT , inverter atau rangkaian pembuat komplemen, yang digambarkan adalah gerbang dengan satu sinyal masukan dan satu sinyal daan keluaranya selalu berlawanan dengan keadaan masukannya.

A B 0 1

1 0

. Gerbang NOT Tabel 2.3. Tabel Kebenaran NOT

n dalam suatu rangkaian jika gerbang sebelumnya menghasilkan ritasnya tidak sesuai.

h suatu rangkaian logika kombinasional yang mampu mengubah er n-bit ke m-saluran keluaran sedemikian rupa sehingga setiap anya satu yang akan aktif dari beberapa kemungkinan kombinasi

emperlihatkan diagram dari decoder dengan masukam n = 2 dan decoder 2 ke 4). Setiap n masukan dapat berisi logika 1 atau 0, inan kombinasi dari masukan atau kode-kode. Untuk setiap n ini hanya satu dari m keluaran yang akan aktif (berlogika 1),

an yang lain adalah berlogika 0. Beberapa decoder didisain untuk uaran low pada keadan aktif, dimana hanya keluaran low yang sementara keluaran yang lain adalah berlogika 1. Dari keadaaan decoder dapat dibedakan atas “non inverted output” dan “inverted

B

C

B


Gambar 2.4 Dekoder 2 ke 4

Tabel dibawah ini menunjukkan tabel kebenaran dari decoder 2 ke 4.

INPUT OUTPUT A B Qo Q1 Q2 Q3 0 0 1 1

0 1 0 1

1 0 0 0

0 1 0 0

0 0 1 0

0 0 0 1

Tabel 2.4. Tabel kebenaran dekoder 2 ke 4

2.3. PLA PLA berisi beberapa buah gerbang AND dan gerbang OR dengan titik-titik hubung input/output tiap titik gerbang berupa matrik yang dapat diprogram oleh pemakai. Ada beberpa jenis komponen yang digolongkan sebagai PLA diantaranya : FPLA, PAL, dan PROM. Secara blok diagram PLA berisi dua blok gerbang yaitu blok gerbang AND dan blok gerbang OR seperti pada gambar 2.5.

Gambar 2.5 Diagram blok PLA

Matrik AND

I1 I2

In

Q1 Q2

Qn

Matrik

OR

A

B

B . AQ 0 =

B . AQ 1 =

B . AQ 2 =

B . AQ 3 =

A


2.3.1. FPLA (Field Programmable Logic Array) FPLA mempunyai matrik AND dan matrik OR yang masing-masing dapat diprogram seperti yang ditunjukkan pada gambar 2.6. Gambar 2.6. FPLA yang mempunyai 3 input dan 4 output Tanda pada matrik AND dan matrik OR adalah bagian yang dapat diprogram, dimana jika didalam IC PLA tanda adalah merupakan dioda skring, dimana saat memprogram kita harus memutuskan dioda skring yang tidak diperlukan, sedangkan yang diperlukan dibiarkan tetap terhubung. FPLA mempunyai matrik AND dan matrik OR yang keduanya dapat diprogram sehingga sangat fleksibel, memungkinkan perancang untuk memilih dan memprogram hanya satu bentuk perkalian yang akan digunakan untuk tiap-tiap fungsi spesifik. Bentuk-bentuk perkalian ini kemudian dapat dipilih untuk dikombinasikan atau dijumlahkan dengan yang lainnya untuk membentuk persamaan logika AND-OR (sum of Product term).

Q2

Q3 Q1 Q0

I1 I0 I2

Matrik OR (dapat diprogram)

Matrik AND (dapat diprogram)


2.3.2. PAL (Programmable Array Logic) PAL memiliki matrik AND yang dapat diprogram sedangkan matrik OR-nya tetap.Seperti terlihat pada gambar 2.7.

Gambar 2. PAL yang mempunyai 3 input dan 4 out put.

Penghilangan matrik dioda skring pada bagian matrik OR dapat menekan biaya pembuatannya.Walaupun matrik OR tidak dapat diprogram, namun fleksibilitasnya hanya berkurang sedikit jika dibandingkan dengan FPLA. 2.3.3. PROM (Programmable Read Only Memory) PROM mengandung matrik AND yang tetap dan matrik OR yang dapat diprogram seperti yang terlihat pada gambar 2.8.

Q2 Q3 Q1 Q0

I1 I0 I2

Matrik OR (tetap)

Matrik AND (Dapat diprogram)


Gambar 2.8. PROM mempunyai 16 word (4 bit) Pada matrik OR terdapat 32 dioda skring yang dapat diprogram. Pada matrik AND susunan matriknya sama dengan susunan dekoder, sehingga untuk matrik AND-nya dapat digantikan dengan dekoder 3 ke 8. Ada dua keuntungan jika menggunakan PROM dibandingkan dengan FPLA maupun PAL, yaitu : pertama, karena sering digunakan pada beberapa aplikasi maka PROM dibuat dalam jumlah besar sehingga harganya murah. Kedua, merupakan solusi logika yang umum dengan kata lain menyediakan seluruh perkalian dari variabel input. Akan tetapi jumlah variabelnya terbatas karena tiap penambahan satu buah input akan memerlukan gerbang AND dua kali lebih banyak. 2.4. Pembangkit Pulsa

Pembangkit pulsa adalah suatu rangkaian yang menghasilkan keluaran dengan amplitudo berubah terhadap waktu. Kebanyakan sistem digital membutuhkan rangkaian pewaktu yang mengeluarkan rentetan antar langkah suatu urutan, dan semua operasi dilakukan selama orde pulsa tegangan pendek (pulsa clock).

Pulsa clock yang umum berbentuk seperti gambar 2.9. Diantara pulsa-pulsa clock, level tegangan adalah logika 0(low). Pada sisi naik pulsa clock, tegangan naik

Q3 Q2 Q1 Q0

I1 I0 I2 Matrik OR

(dapat diprogram)

Matrik AND (tetap)


secara mendadak ke logika 1 (high). Jangka waktu untuk naik ini disebut waktu naik (rise time), yang besarnya beberapa nano detik. Tegangan bertahan pada logika 1 selama jangka waktu yang disebut lebar pulsa (pulse width), kemudian kembali ke logika 0 dalam jangka waktu yang disebut waktu turun. Rangkaian yang memanpaatkan pulsa clock akan beroperasi pada waktu naik atau waktu turun.

Gambar 2.9 Pulsa Clock yang umum

Pula –pulsa clock untuk rangkaian yang diberi clock pada kecepatan tinggi biasanya harus dibangkitkan sendiri, kecuali jika terdapat pulsa-pulsa dari sumber lain (misalnya jaringan umum). Rangkaian pembangkit pulsa clock dapat menggunakan transisitor , IC digital, atau IC linier, asalkan memakai catu daya yang sama dan pulsanya memiliki waktu naik dan waktu turun yang sesuai.

Rangkaian dengan IC linier yang sering dipakai bersama dengan rangkaian digital sebagai sumber pulsa clock adalah IC pewaktu 555.

2.4.1. Multivibrator

Multivibrator adalah suatu rangkaian yang terdiri dari dua buah piranti aktif dengan keluaran yang saling berhubungan dengan masukan yang lain. Umpan balik positif yang dihasilkan menyebabkan piranti yang satu harus di cut off, sedangkan piranti yang lain dipaksa melakukan penghantaran.

Multivibrator dikelompokkan kedalam bistabil, monostabil dan astabil. Rangkaian multivibrator bistabil memiliki ciri-ciri, bahwa rangkaian ini tetap berada pada tingkatan (level) keluaran yang diberikan apabila tidak dikenakan sinyal (trigger) dari luar. Penerapan sinyal dari luar akan menyebabkan perubahan keadaan, dan tingkat keluaran ini akan tetap sampai ada sinyal dari luar berikutnya. Jadi rangkaian bistabil memerlukan dua sinyal sebelum kembali kekeadaan awal.

Multivibrator monostabil atau one shot, menghasilkan satu pulsa dengan selang waktu tertentu dalam menanggapi suatu sinyal trigger dari luar. Ini berarti bahwa hanya satu saja keadan stabil. Penerapan trigger mengakibatkan perubahan keadaan kuasi stabil, yang berarti bahwa rangkaian tetap berada pada keadaan kuasistabil pada selang waktu yang ditentukan dan kemudian kembali kekeadaan awal. Akibatnya adalah sinyal trigger internal dibangkitkan yang menghasilkan transisi keadaan stabil.

Multivibrator astabil atau free running adalah multivibrator yang memiliki dua keadaan kuasi stabil ( bukan keadaan stabil), dan kondisi rangkaian berosilasi diantaranya. Dalam hal ini tidak diperlukan sinyal trigger luar untuk menghasilkan perubahan keadaan. Karena sifat osilasi diantara dua keadaan ini, rangkaian astabil digunakan untuk menghasilkan gelombang segi empat.

Tepi Turun Tepi Naik

1

0


2.4.2. Pewaktu (Timer) 555 IC 555 merupakan pewaktu (timer) yang sangat serbaguna sehingga dapat dipakai untuk berbagai penerapan. Dengan menambahkan beberapa resistor dan kapasitor, IC ini dapat berfungsi sebagai multivibrator, picu scimit, untuk modulasi lebar pulsa dan penundaan waktu (time delay) pulsa.

Gambar 2.10Diagram blok pewaktu (timer) 555 2.4.3. Pewaktu 555 Sebagai Multivibrator Astabil Multivibrator astabil dapat menghasilkan aliran aliran pulsa yang kotiniu, berbentuk segi empat yang dapat berada pada dua keadaan. Akan tetapi keadaan kedua pulsa-pulsa yang dihasilkan tidak berada pada keadaan stabil, seperti terlihat pada gambar 2.11.

Gambar 2.11 Rangkaian multivibrator astabil Kapasitor C mengisi muatan melalui tahanan R1 dan R2, sedangkan

pengosongan muatan hanya melalui tahanan R2. Dalam mode ini, tegangan kapasitor dalam melakukan pengisian dan pengosongan berada diantara 1/3 dan 2/3 Vcc. Saat

4 8 7

6

2 1

3

C

R2

R1

Vcc

0,01µF 5

IC 555

Vreff

Reset Vcc

Control

Voltage

Trigger

Thereshold

Discharge

Output buffer

Gnd

R

R

R S Q

Q

R Q2

Q1 +

+ -

-

1

2 3

7

6

4 8

5


kapasitor mengisi muatan melalui R1 dan R2 tegangan naik secara eksponensial dengan tetapan waktu τ = ( R1 + R2 ) C.

• Waktu yang dibutuhkan pada saat tegangan mencapai 1/3 Vcc adalah :

1/3 Vcc = Vcc ( 1 – e-t/τ ) 1/3 = 1 – e-t/τ 2/3 = e-t/τ ln 2/3 = - t / τ t = 0,4055 ( R1 + R2 ) C .................................................................2.1

• Saat tegangan mencapai 2/3 Vcc waktu yang dibutuhkan untuk mengisi kapasitor adalah :

2/3 Vcc = Vcc ( 1- e-t/τ ) 2/3 = 1 - e-t/τ 1/3 = e-t/τ

ln 1/3 = - t / τ t = 1,0986 ( R1 + R2 ) C ...............................................................2.2

Sehingga selang waktu pengisian kapasitor ( keluaran tinggi) adalah : T1= waktu tegangan mencapai 2/3 Vcc – waktu tegangan mencapai 1/3 Vcc

T1 = (1,0986 – 0,4055) τ T1 = 0,6932 ( R1 + R2 ) C ..............................................................2.3

Tetapan waktu pengosongan kapasitor adalah τ = R2 C • Waktu pengosongan pada saat tegangan mencapai 1/3 Vcc adalah

1/3 Vcc = Vcc e-t/τ

1/3 = e-t/τ

ln 1/3 = - t / τ t1/3 = 1,0986 R2 C ...........................................................................2.4

• Waktu pengosongan pada saat tegangan mencapai 2/3 adalah : 2/3 Vcc = Vcc e

-t/τ 2/3 = e-t/τ ln 2/3 = 0,4055 R2 C ......................................................................2.5

Sehingga selang waktu pengosongan ( keluaran rendah) adalah T2 = t1/3 - t2/3

= (1,0986 – 0,4055) τ = 0,6932 R2 C .......................................................................2.6 Sedangkan selang waktu total selama satu perioda adalah T = T1 + T2 = 0,6932 (R1 + R2) C + 0,6932 R2 C = 0,6932 ( R1 + 2 R2 ) C ...........................................................2.7


Maka frekuensi osilasinya adalah : F = 1/T

= C)2R21R(6932,0

1+

= C)2R22R(

44,1+

.........................................................................2.8

2.5 Pencacah ( Counter) Pencacah merupakan suatu rangkaian logika yang berfungsi untuk mencacah jumlah pulsa pada bagian input dan keluaran berupa digit biner, dengan saluran tersendiri untuk setiap pangkat dua 20, 21, 22 dan seterusnya . Pencacah terdiri dari flip-flop yang diserikan dimana keadaan arus keluaranya ditahan sampai ada clock . Pencacah dapat dibagi menjadi dua tipe, yaitu : Synchronous dan Asynchonous, dimana keduanya dibedakan dengan bagaimana cara diclock. Pencacah Asynchonous didisain dengan menggunakan flip-flop pada keadaan toggle. Flip-flop JK atau D dapat dibuat kedalam keadaan toglle. Flip-flop JK dapat dibuat dalam keadaan toglle dengan menghubungkan kedua input J dan K pada logika 1(high). Sedangkan untuk flip-flop tipe D, dapat dibuat dalam keadaan toglle

dengan menghubungkan keluaran Q kembali ke input.

Pencacah asynchonous bekerja dengan mengkaskade seri flip-flop dalam keadaan togle secara bersamaan. Keluaran tiap-tiap flip-flop digunakan sebagai clock untuk flip-flop berikutnya secara berurutan. Hal ini menyebabkan flip-flop berubah secara asynchonous, seperti gelombang. Pencacah asynchonous lebih dikenal sebagai pencacah ripple. Karena cara penghubungan setiap flip-flop seperti diatas, sehingga setiap frekuensi flip-flop berikutnya dibagi dua . Hal ini ditunjukkan pada contoh pencacah riple pada gambar 2.12

Gambar 2.12 Pencacah biner ripple empat keluaran

Diagram pewaktu pencacah biner ripple ditunjukkan pada gambar 2.13, dimana panah pada diagram waktu menunjukan penyebab dan hasilnya. Hal ini mununjukan bagaimana bentuk gelombangnya dapat menunjukan cara pencacahannya dari LSB (Louwest Significant Bit) sampai MSB (Most Signoficant Bit).

Penggunaan pencacah ripple ini sangat luas, setiap IC terdiri atas empat master-slave flip-flop dan gerbang reset nol. Karena harganya murah dan serbaguna, pencacah ripple sangat berguna bagi sistem instrumentasi terutama sebagai pembagi frekuensi

QD

> Clk Q

Q D

> Clk Q

Q D

> Clk Q

Q D

> Clk Q

Q D

A

QA

B

QB

C

QC

D


Gambar 2.13 Diagram pewaktu dan hasil cacahan pencacah biner empat bit

2.6 Register Geser Register geser adalah suatu rangkaian yang menggunakan flip-flop yang saling disambung secara seri sehingga setiap bit yang disimpan di keluaran Q digeser ke flip-flop berikutnya. Pergeseran bit ini terjadi pada setiap pulsa clock. Pulsa-pulsa clock tersebut dikirim kesemua flip-flop dalam register, sehingga operasinya berjalan secara sinkron. Flip-flop jenis apapun yang operasinya sesuai (terpicu tepian) dapat dipakai. Register merupakan blok logika yang sangat penting dalam kebanyakan sistem digital. Register sering digunakan untuk menyimpan (sementara) informasi biner yang muncul pada keluaran sebuah matrik pengkodean. Disamping itu, register sering digunakan untuk menyimpan (sementara ) data biner yang sedang dikodekan. Maka register membentuk suatu kaitan yang sangat penting antara sistem digital utama dan kanal-kanal keluaran. Register yang paling sederhana terdiri dari satu flip-flop saja, yang berarti hanya dapat menyimpan data terdiri suatu bit bilangan biner saja yaitu 0 atau 1 oleh sebab itu untuk menyimpan data yang terdiri empat bit bilangan biner maka diperlukan empat buah flip-flop. Register geser merupakan kelas komponen yang sangat penting dalam semua tipe rangkaian digital. Karena keluaran flip-flop diubah hanya oleh pulsa clock yang datang sesudah masukan berubah, maka penghilangan pulsa clock (tegangan catu

D C B A

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

MSB LSB

QC

QD

QB

QA

Bentuk pulsa

Hasil cacahan


tetap ada) tidah mengubah keluaran flip-flop selama kondisi ini terjaga. Karena itu, setiap flip-flop dapat dipakai untuk menyimpan digit biner (bit) selama daya masih dikenakan dan pulsa-pulsa clock ditahan. Seperangkat bit dapat disimpan dalam register, dengan satu flip-flop untuk setiap bit. Register geser mempunyai empat tipe dasar, yaitu : 2.6.1. SISO (Serial In Serial Out) ` Pada tipe ini data dimasukkan bit demi bit mulai dari flip-flop yang paling ujung dan digeser sampai semuanya terisi. Pergeseran data diatur oleh sinyal clock tiap kali data dimasukkan satu persatu. Cara menyimpan data secara sejajar, semua bagian register atau masing-masing flip-flop akan dimuati pada saat yang bersamaaan. Seperti yang terlihat pada gambar 2.14. dimana pada gambar tersebut register geser menggunakan flip-flop tipe D. Gambar 2.14. Rangkaian Register Geser tipe SISO menggunakan flip-flop tipe D

Tegangan logika masukan diumpankan ke dalam register geser pada setiap pulsa clock, dan dapat berubah pada waktu diantara pulsa-pulsa clock. Sesudah sejumlah pulsa clock yang sama dengan jumlah flip-flop dalam register, dikeluaran terdapat bit yang sama dengan bit pertama kali masuk tadi. Register SISO yang dipakai dengan cara ini dapat bertindak sebagai tundaan waktu, dimana bit dikeluaran tertunda selama beberapa pulsa clock (Sama dengan jumlah flip-flop) 2.6.2. PIPO (Parallel In Parallel Out) Register geser PIPO diperlihatkan pada gambar 2.15. dengan menggunakan flip-flop tipe D. Pada cara ini semua bagian register atau masing-masing flip-flop diisi pada saat yang bersamaaan atau output masing-masing flip-flop akan respon sesuai data pada saat yang sama setelah diberikan sinyal input kontrol, dan biasanya menggunakan terminal set/reset bukan dengan pemberian clock.

D D D D QA QB QC QD

Clk Clk Clk Clk > > > >Serial Data In Serial Data Out

Clock


Gambar 2.15. Rangkaian Register Geser tipe PIPO menggunakan flip-flop tipe D.

Jika tidak ada pulsa clock yang dikenakan, bit tidak digeserkan dan pembacaan di terminal Q adalah sama dengan apa yang dimasukkan. Pemakaian register ini adalah metode yang menyenangkan untuk menyimpan beberapa bit secara sementara. Jika diberi pulsa clock, setiap bit akan digeserkan satu tempat pada setiap pulsa clock.

2.6.3.PISO (Parallel In Serial Out) Register ini memungkinkan kita dapat meengirim data secara paralel input melalui satu saluran dengan output serial seperti yang terlihat pada gambar 2.16 dibawah ini.

D D D D QA QB QC QD

Clk Clk Clk Clk > > > >

Paralel Data Out

Clock

QA QB QC QD

Clr Clr Clr Clr

PRE PRE PRE PRE

Load


Gambar 2.16 Rangkaian register geser tipe PISO menggunakan flip-flop tipe D Jenis flip-flop yang digunakan adalah J-K flip-flop atau flip-flop yang dilengkapi denga input preset dan input preclear. Pemasukan data dilakukan melalui input Preset. Data kemudian digeser keluar satu bit pada saat ketika diberikan pulsa clock. Hal ini memungkinkan data yang disajikan dalam bentuk paralel (beberapa saluran pada saat yang sama)) dapat diubah menjadi bentuk serial (bit demi bit) untuk dipancarkan melalaui satu saluran. 2.6.4 SIPO (Serial in Parallel Out) Register serial in parallel out (SIPO) merupakan kebalikan dari register PISO, jika seperti yang terlihat pada gambar 2.17 dibawah ini. Gambar 2.17. Rangkaian register geser tipe SIPO menggunakan flip-flop tipe D Dalam tipe ini, data disajikan satu bit pada satu saat lalu digeser masuk pada setiap pulsa clock. Sesudah seperangkat pulsa clock lengkap, register menjadi penuh dan kandungannya dapat dibaca diterminal Q atau dikeluarkan melalui seperangkat saluran paralel. Dalam pengertian ini, dikeeluarkan berarti bahwa bit-bit tersebut

D D D D QA QB QC QD


Serial Data In

Paralel Data Out

Clock

QA QB QC QD

D D D D QA QB QC QD


Serial Data Out

Clock Clr Clr Clr Clr

PRE PRE PRE PRE

Load

A B C D


dapat dipakai untuk mengoperasikan gerbang atau rangkaiaan lain, sementara registernya sendiri tidak mengalami perubahan karena tindakan ini. Dengan menggunakan register SIPO, bit-bit data yang sudah dipancarkan secara berurutan dari sebuah saluran dapat dikumpiulkan hingga membentuk satu ‘kata’ dari beberapa bit. 2.6.5. IC 74 194 Register dua arah ini dirancang untuk menggabungkan secara nyata semua sifat yang mungkin digabungkan dalam satu register geser. Rangkaian berisi 45 gerbang ekivalen dan mempunyai masukan paralel, keluaran paralel, masukan seri geser ke kiri dan geser ke kanan., masukan kendali mode-operasi, dan garis hapus penolak langsung. Register mempunyai empat mode operasi yang berbeda, yaitu:

• Beban Paralel (seluruh sisi) • Geser ke kanan (dalam arah QA menuju QD) • Geser ke kiri (dalam arah QD menuju QA) • Detak terhalang (tidak mengerjakan sesuatu)

Konfigurasi Pin dari IC 74194 serta tabel kebenaranya dapat dilihat pada gambar 2.18 dibawah ini.

1

2

3

4

5

6

7

8 9

10

11

12

13

14

15

16 Vcc

QA

QB

QC

QD

Detak

S1

S0Gnd

A

B

C

D

Seri Input(geser Kiri)

Hapus

Seri Input(geser Kanan)

Gambar 2.18 Konfigurasi pin IC 74194


Tabel kebenaran IC 74194

INPUT OUTPUT

MODE SERI PARALEL HAPU

S S1 S2

DETAK LEFT

RIGHT A B C D

QA QB QC QD

L

H

H

H

H

H

H

H

X X

X X

H H

L H

L H

H L

H L

L L

X L

X

X X

X X

X X

X H

X L

H L

L X

X X

X X X X

X X X X

a b c d

X X X X

X X X X

X X X X

X X X X

X X X X

L L L L

QA0 QB0 QC0 QDO

a b c d

H QAN QBN QCN

L QAN QBN QCN

QBN QCN QDN H

QB0N QCN QDN L

QA0 QB0 QC0 QDO H = tingkat tinggi L = tingkat rendah X = sembarang ( sembarang masukan, termasuk transisi) = transisi dari taraf rendah ke tinggi a,b,c,d = taraf status stasioner di jalan masukan A,B,C,D QAO, QB0, QC0, QD0 = taraf QA, QB, QC, QD sebelum terjadi kondisi jalan masukan status stasioner yang ditunjukkan. QAN, QBN, QCN,QDN = tarar QA, QB, QC,QD sebelum transisi lonceng paling akhir.

BAB III TUJUAN DAN MANFAAT PENELITIAN

3.1. Tujuan Penelitian

Merancang desain dasar rangkaian PROM dengan sistem PLA serta mengkonstruksikanya sebagai alat pengendali papan reklame dengan membuat sendiri rangkain PROM sistem PLA-nya. 3.2. Manfaat Penelitian Dengan membuat rangkaian seperti pada rangkain penelitian ini maka tampilan karakter yang ditampilkan pada display dapat diganti setiap saat tanpa ada harus mengganti peralatan yang digunakan, sehingga sangat menghemat dana jika kareakter yang ingin ditampilkan sering dirombak.


BAB IV METODE PENELITIAN

4.1. Desain Penelitian Desain penelitian adalah sebagai berikut

Gambar 4.1 Diagram Blok 4.2. Metode Pengambilan Data

Bila rangkaian kontrol alamat mendapat clock maka rangkaian kontrol alamat akan mengirim alamat sesuai dengan jumlah pulsa yang diterimanya dari clock ke PROM sisem PLA. Kemudian PROM akan mengeluarkan data yang disimpannya sesuai dengan alamat yang diterimanya dari kontrol alamat, data yang disimpan di tampilkan di 7 segmen berupa hexadesimal. Data yang dikeluarkan oleh PROM akan ditangkap oleh Shift Register yang dikontrol dengan pulsa clock cepat, yang kemudian datanya ditampilkan di display LED berbentuk karakter.

BAB V HASIL DAN PEMBAHASAN

5.1. Hasil Pengamatan Hasil pengamatan diperoleh dengan menyimpan sutu kalimat pada PROM kemudian menampilkannya pada display, dalam penelitian ini disimpan data dalam PROM untuk membentuk kalimat “ DIGITAL” yang digeser kekanan, dimana data yang harus disimpan dalam PROM adalah sebagai berikut :

PROM Sistem PLA

Clock

Rangkaian

Kontrol

Shift Register

Display Matrik LED


Tabel 4.1 Data PROM untuk membentuk karakter “DIGITAL” D0 D1 D2 D3 D4 D5 D6 D7 HEXADESIMAL 0 1 1 1 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 1 1 0 0 1 0 0 0 1 1 0 0

0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0

0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 0 0 1 0 0

0 0 0 0 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 0

0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 0

0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 0

0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 0

0 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 0 1 0 0 0 1 1 0 0

00 80 80 80 FF 00 FF 11 11 FF 00 01 01 FF 01 01 00 FF 00 F1 91 81 7E 00 FF 00 3C 42 81 FF 00 00

5.2. Pembahasan

Maka untuk membuat supaya PROM menyimpan data seperti diatas maka saklar pada matrik OR pada PROM harus terhubung seperti pada gambar dibawah ini:


Gambar 4.1 PROM sistem PLA yang menimpan data berbentuk karakter “DIGITAL” Tiap-tiap alamat mengeluarkan 8 bit data yang kemudian disusun untuk

membentuk suatu kalimat/karakter dengan menggunakan register geser sebagai penyimpan sementara yang kemudian data yang disimpan digeser ke register berikutnya sehingga pada matrik LED tampak menjadi membentuk suatu karakter yang bergerak, sehingga dapat digunakan sebagai papan reklame yang datanya dapat dirobah setiap saat dengan hanya menggeser saklar,dan tampilanya dapat dibuat menarik.

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y10 Y11 Y12 Y13 Y14 Y15

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y10 Y11 Y12 Y13 Y14 Y15

A

B

C

D

G1

G2

G2

G2

D

C

B

A

A0

A1

A2

A3

Y0

Y1

D1 D2 D3 D4 D5 D6 D7 D0


BAB VI KESIMPULAN DAN SARAN

5.1. KESIMPULAN Berdasarkan hasil percobaan peralatan maka dapat diambil kesimpulan : 1. Peralatan PROM sistem PLA yang digunakan mempunyai data yang dapat dirubah

dengan hanya memindahkan saklar/jumper, sehingga data dapat ditukar tanpa harus menggantikan peralatan/IC.

2. PROM yang dirancang hanya dapat menyimpan 32 alamat, yaitu alamat 00-1Fh karena hanya menggunakan dua buah dekoder yang digandengkan.

3. Rancangan yang telah dibuat dapat menampilkan data PROM dalam bentuk karakter yang bergerak dengan menggunakan register geser dan telah bekerja dengan baik.

5.2. SARAN-SARAN 1. Karena dalam penelitian ini penulis hanya menggunakan dua buah dekoder

sehingga hanya dapat menyimpan 32 alamat, maka penulis menyarankan agar dikembangkan lagi menjadi lebih besar lagi dengan menggandengkan lebih banyak dekoder lagi.

2. Tampilan matrik LED dikontrol dari register geser sehingga membutuhkan banyak IC register geser, maka penulis menyarankan agar tampilan data dapat dibuat dengan metode lain yang lebih baik.

DAFTAR PUSTAKA 1. David Bucchlah, Wayne McLahan, “Applied Electronic Instrumentation And

Measurment”, MacMilian Publishing Company, 1992 2. Ian Robertson Sinclair, Suryawan,” Panduan Belajar Elektronik Digital”, Elex

Media Komputindo, Jakarta, 1993 3. Sutrisno,”Rangkaian Digital dan Rancangan Logika”, Erlangga, Jakarta, 1990 4. K.F. Ibrahim,”Teknik Digital”, Andi Offset , Jakarta, 1996 5. Hodges D. , Jacson, Nasution S.” Analisa dan Desain Rangkaian Terpadu

Digital”, Erlangga, Jakarta, 1987 6. Sutanto,” Rangkaian Elektronika “, F. Teknik UI, UI-Press, 1994 7. Tokheim. R., “Elektronika Digital”, Edisi Kedua, Erlangga, Jakarta, 1995 8. Sofyan H. Nasution, “Analisa dan Desain Rangkaian Terpadu Digital”, Penerbit

Erlangga, Jakarta, 1987 9. Sendra, Smith, Keneth C.,” Rangkaian Mikroelektronika”, Penerbit Erlangga,

Jakarta, 1989 10. Neil, Weste, Kamran Enshroghia,” Principles of CMOS VLSI Design”, Univercity

of Adelaide, Australia.

PENGENDALIAN PAPAN REKLAME DENGAN PROM …library.usu.ac.id/download/fmipa/fisika-bisman2.pdf ·...

Documents

Transcript of PENGENDALIAN PAPAN REKLAME DENGAN PROM …library.usu.ac.id/download/fmipa/fisika-bisman2.pdf ·...