KULIAH DIGITAL IV moore.pdf

7/25/2019 KULIAH DIGITAL IV moore.pdf

1/43


2/43

Perancangan mesin keadaan (state machines).

Diagram blok ini adalah diagram blok typical mesin MEALY dimana

keluaran Z merupakan fungsi current state dan masukan X.

Rangk.

LogikaSekuensial

Rangk.

Logika

Kombi-

nasional

Rangk.

output

Next st.

exitationCurrent

stateOutput

Z

Input

X.

clock


3/43

Perancangan mesin keadaan (state machines).

Rangk.

LogikaSekuensial

Rangk.

Logika

Kombi-

nasional

Rangk.

output

Next st.

exitationCurrent

stateOutput

Z

Input

X

Diagram blok ini adalah diagram blok typical mesin MOORE, dimana

keluaran Z semata-mata merupakan fungsi current state.

Berikut adalah contoh perancangan mesin keadaan, berupa suatu

detektor deret biner, yaitu detektor

deretan 3 bit 1.

clock


4/43

A,0

awal

Diagram keadaan (state diagram)Keadaan awal, dinamakan keadaan A, dengan

keluaran Z = 0.


5/43


keluaran Z = 0.

Kalau diberikan masukan x=0, mesin tetap dalamkeadaan A, dengan keluaran Z = 0.

A,0

awal

X=0

Belum ditemukan bit


6/43


keluaran Z = 0.

Kalau diberikan masukan x=0, mesin tetap dalamkeadaan A, dengan keluaran Z = 0.

Kalau diberikan masukan x=1, mesin masuk pada

keadaan B, dengan keluaran Z = 0.

A,0

awal

X=0

B,0A,0

X=1

Keadaan B adalah keadaan,

dimana

Sudah terdeteksi sebuah bit 1


7/43

Diagram keadaan (state diagram)

B,0A,0

awal

X=0X=1

X=0

Kalau diberikan masukan x=0, mesin kembali ke keadaan A,

dengan keluaran Z = 0.


8/43




Kalau diberikan masukan x=1, mesin masuk pada keadaan C,


B,0A,0

awal

X=0X=1

X=0

C,0

X=1

Sudah terdeteksi dua buah bit 1berturut-turut


9/43


B,0A,0

awal

X=0X=1

X=0

C,0

X=1

X=0




10/43


B,0A,0

awal

X=0X=1

X=0

C,0

X=1

X=0

D,1

X=1

Sudah terdeteksi tiga buah bit 1berturut-turut

Kalau diberikan masukan x=1, mesin masuk pada keadaan D,



11/43


B,0A,0

awal

X=0X=1

X=0

C,0

X=1

X=0

D,1

X=1

X=0


12/43


B,0A,0

awal

X=0 X=1

X=0

C,0

X=1

X=0

D,1

X=1

X=0

X=1


13/43


B,0A,0

awal

X=0X=1

X=0

C,0

X=1

X=0

D,1

X=1

X=0

X=1

Tabel keadaan (state table)

Dari diagram keadaan terlihat ada 4 keadaan mesin, yaitu A, B, C, dan D.

Setiap keadaan dapat direpresentasikan cukup dengan 2 buah Flip flop,

dengan keluaran Flip flop Q1 dan Q2.

Q1 Q2 = 0 0 untuk keadaan A Q1 Q2 = 1 0 untuk keadaan C

= 0 1 keadaan B = 1 1 keadaan D.


14/43


Kead.skr. Kel Kead.brkt. Q1Q2

Q1Q2 Z X = 0 X = 1

Kead. Kel Kead.brkt

Skr. Z X=0 X=1

A 0 A BB 0 A C

C 0 A D

D 1 A D

0 0 0 0 0 0 1

0 1 0 0 0 1 0

1 0 0 0 0 1 1

1 1 1 0 0 1 1

B,0A,0

awal

X=0 X=1

X=0C,0

X=1

X=0

D,1

X=1

X=0

X=1


15/43



Q1Q2 Z X = 0 X = 1

Kead. Kel Kead.brkt

Skr. Z X=0 X=1

A 0 A BB 0 A C

C 0 A D

D 1 A D

0 0 0 0 0 0 1

0 1 0 0 0 1 0

1 0 0 0 0 1 1

1 1 1 0 0 1 1

Diagram blok mesin keadaan :


16/43


Diagram blok mesin keadaan :

Rangk.

LogikaSekuensial

Rangk.

Logika

Kombi-

nasional

Rangk.

output

Next st.

exitationCurrent

stateOutput

Z

Input

X

Diagram blok ini adalah diagram blok typical mesin MOORE, dimana

keluaran Z semata-mata merupakan fungsi current state.


Q1Q2 Z X = 0 X = 1Kead. Kel Kead.brkt

Skr. Z X=0 X=1

A 0 A BB 0 A C

C 0 A D

D 1 A D

0 0 0 0 0 0 10 1 0 0 0 1 0

1 0 0 0 0 1 1

1 1 1 0 0 1 1

Current

state

Next

state

clock


17/43

Untuk blok rangkaian logika sekuensial dapat digunakan 2 buah

D Flip flop dengan clock sbb.:

Q

D Q

Rangk.

Logika

Kombi-

nasional

Input

X

clock

..

.

.. Z

Rangk.

output

clock

D2

Q

D Q

clock

D1

Q2

Q1

Current

state

Next

state


18/43

Persamaan Boolean untuk D1 maupun D2 dapat ditentukan sbb.:

X0 0 0 0 0

1 0 1 1 1

Q1Q2

0 0 0 1 1 1 1 0 X0 0 0 0 0

1 1 0 1 1

Q1Q2

0 0 0 1 1 1 1 0

D1= Q1X + Q2x D2= Q1X + Q2X

Sedangkan untuk Z, terlihat dari state table : Z = Q1Q2

Dengan demikian, rangkaian detektor deretan 3 bit 1 dapat

disusun sbb.:


19/43


X0 0 0 0 0

1 0 1 1 1

Q1Q2

0 0 0 1 1 1 1 0 X0 0 0 0 0

1 1 0 1 1

Q1Q2

0 0 0 1 1 1 1 0

D1= Q1X + Q2x D2= Q1X + Q2X

Sedangkan untuk Z, terlihat dari state table : Z = Q1Q2

Dengan demikian, rangkaian detektor deretan 3 bit 1 dapat

disusun sbb.:


20/43


X

0 0 0 0 01 0 1 1 1

Q1Q2

0 0 0 1 1 1 1 0 X

0 0 0 0 01 1 0 1 1

Q1Q2

0 0 0 1 1 1 1 0

D1= Q1X + Q2x D2= Q1X + Q2XSedangkan untuk Z, terlihat dari state table : Z = Q1Q2

Q

D Q

clock

D1

clock

Q

D Q

D2..

.

.

.

.XZ

Q1

Q2

Q2

clock


21/43


X

0 0 0 0 01 0 1 1 1

Q1Q2

0 0 0 1 1 1 1 0 X

0 0 0 0 01 1 0 1 1

Q1Q2

0 0 0 1 1 1 1 0

D1= (Q1+ Q2)xSedangkan untuk Z, terlihat dari state table : Z = Q1Q2

D2= (Q1+ Q2)X

Q

D Q

clock

D1

clock

Q

D Q

D2..

.

.

. Z

Q1

Q2

Q2

clock

X


22/43

A,0 C,0 D,0 E,1B,0

X=1 X=0X=1 X=1

X=0

awal

X=0

X=1X=0

X=0,1


Kead.skr. Kel Kead.brkt. Q1Q2 Q3

Q1Q2 Q3 Z X = 0 X = 1

Kead. Kel Kead.brkt

Skr. Z X=0 X=1

A 0 A B

B 0 A C

C 0 A D

D 0 E D

E 1 A A

0 0 0 0 0 0 0 0 0 1

0 0 1 0 0 0 0 0 1 0

0 1 0 0 0 0 0 0 1 1

0 1 1 0 1 0 0 0 1 1

1 0 0 1 0 0 0 0 0 0


23/43

Persamaan Boolean untuk D1, D2 maupun D3 dapat ditentukan sbb.:

Q3X0 0 0 0 x 0

0 1 0 0 x 0

1 1 0 0 x x

1 0 0 1 x x

Q1Q2

0 0 0 1 1 1 1 0

D1= Q2Q3x

Q3X0 0 0 0 x 0

0 1 0 1 x 0

1 1 1 1 x x

1 0 0 0 x x

Q1Q2

0 0 0 1 1 1 1 0

D2= Q2X + Q3X

= ( Q2+ Q3) X

Q3X

0 0 0 0 x 0

0 1 1 1 x 01 1 0 1 x x

1 0 0 0 x x

Q1Q2

0 0 0 1 1 1 1 0 Z = Q1Q2Q3

D3= Q2X + Q1Q3X

= ( Q2 + Q1 Q3 ) X


24/43

Q

D Q

clock

D1

Q

D Q

clock

D2

Q

D Q

clock

D3

..

.

. .

..

.

.

clock

.

X

Z


25/43


26/43

Konversi Analog ke Digital dan Digital ke Analog

Masukan dan keluaran suatu peralatan digital dikehendaki dalam bentuk

digital. Namun, banyak peralatan sistem digital yang menerima masukan

dalam bentuk analog, serta keluarannya digunakan untuk men-drive peralat-

an analog. Berikut ini adalah diagram blok sistem digital tersebut :

Keluaran

analog

Decoder

D/A Conver

ter

Alat

Digital

Encoder

A/D Conver

ter

Masukan

analog

521 43


27/43

Digital to Analog Converter (DAC)

Secara blok, DAC dapat digambarkan sbb.:

.

DACA

B

C

D

masukan

kode

biner

keluaran

analog


28/43



Masukan digital dalam kode biner, dalam

contoh ini dimisalkan kode biner 4 bit :

A B C D , dengan A sebagai M S B dan D

sebagai LSB. Keluaran analog berupa le-

vel tegangan, dalam contoh ini misalkan

level tegangan diantara 0 volt s/d 3 volt,

sehingga nilai tegangan keluaran berse-

suaian dengan masukan kode biner yang

diberikan dapat disusun dalam tabel sbb.:

DACA

B

C

D

masukan

kode

biner

keluaran

analog

0 s/d 3 volt


29/43





A B C D , dengan D sebagai M S B dan A







DACA

B

C

D

masukan

kode

biner

keluaran

analog

0 s/d 15 volt


30/43





A B C D , dengan A sebagai M S B dan D







DACA

B

C

D

masukan

kode

biner

Masukan keluaran

A B C D Volt

0 0 0 0 0

0 0 0 1 0.2

0 0 1 0 0.4

0 0 1 1 0.60 1 0 0 0.8

0 1 0 1 1

0 1 1 0 1.2

0 1 1 1 1.4

1 0 0 0 1.6

1 0 0 1 1.81 0 1 0 2

1 0 1 1 2.2

1 1 0 0 2.4

1 1 0 1 2.6

1 1 1 0 2.8

1 1 1 1 3

keluaran

analog

0 s/d 3 volt


31/43

Contoh rangkaian DAC :

DACA

B

C

D

masukan

kode

biner

keluaran

analog

DAC 4 bit

(a). Rangkaian dasar

(b). Rangkaian R/2R Ladder

-

-

o

oo o

o

o-

o

o

-

o

-

o

o

o o o o

Vin

R 2R 4R 8R

-

+

Vout

RfA B C D

(a)

-

o

-

+

Vout

Rf = 3R

-

-o

oo

o

oo

o

oo

o

oo

- - -

o

Vref

A B C D

2R

2R

2R

2R 2R

R

R

R

2R

X

(b)

A li ( k k i ( ))


32/43

Analisa (untuk rangkaian (a)) :

-

-

o

oo o

o

o-

o

o

-

o

-

o

o

o o o o

Vin= - 3 Volt

R18.7 k

2R37.5 k

4R75 k

8R150 k

-

+

Vout

Rf

10 kA B C D

Misal diberikan tegangan masukan Vin= - 3 Volt.

# Dengan semua saklar pada posisi GND (Ground), berarti tidak ada tegangan masukan (NOL).

Maka tegangan keluaran adalah 0 Volt.

# Apabila saklar D (hanya saklar D) dipindahkan ke posisi 1 maka, dengan masukan inverting

pada Virtual Ground, diperoleh :

Vout = - [ ] Vin

= [ ] 3 volt = 0.2 volt

# Demikian juga apabila

saklar C (hanya saklar C), diperoleh Vout= 0.4 volt

saklar B (hanya saklar B), diperoleh Vout= 0.8 volt

saklar A (hanya saklar A), diperoleh Vout= 1.6 volt# Apabila lebih dari satu saklar berada pada posisi 1 maka

OpAmp akan beroperasi sebagai PENGUAT PENJUMLAH, dan

diperoleh keluaran sesuai tabel.

Masukan keluaran

A B C D Volt

0 0 0 0 0

0 0 0 1 0.2

0 0 1 0 0.4

0 0 1 1 0.60 1 0 0 0.8

0 1 0 1 1

0 1 1 0 1.2

0 1 1 1 1.4

1 0 0 0 1.6

1 0 0 1 1.81 0 1 0 2

1 0 1 1 2.2

1 1 0 0 2.4

1 1 0 1 2.6

1 1 1 0 2.8

1 1 1 1 3

RfRin

10 k

150 k

A li ( k k i (b))


33/43

Analisa (untuk rangkaian (b)) :

# Dengan hanya saklar A pada posisi 1 :

diperoleh

sehingga

-

o

-

+

Vout

Rf = 3R

-

-o

oo

o

oo

o

oo

o

oo

- - -

o

Vref

A B C D

2R

2R

2R

2R 2R

R

R

R

2R

X

Vx =Vref3

Vo= - Vref2

# Dengan hanya saklar B pada posisi 1 :

diperoleh

sehingga

Vx= -Vref6

Vo= -Vref4

# Dengan hanya saklar C pada posisi 1 :

diperoleh

sehingga

Vx= -Vref12

Vo= -Vref8

# Dengan hanya saklar D pada posisi 1 :

diperoleh

sehingga

Apabila lebih dari satu saklar pada posisi

1, maka Vo dapat dihitung dengan

azas superposisi.

Vx= -Vref24

Vo= -Vref

16


34/43

Analog to DigitalConverter (ADC)

Secara blok, ADC dapat digambarkan sbb.:

ADCkeluaran

kode

biner

masukan

analog...


35/43



ADCkeluaran

kode

biner

masukan

analog...

Rangkaian Digital Ramp ADC


36/43



ADCkeluaran

kode

biner

masukan

analog...


Rangkaian Digital Ramp ADC tersusun atas

Counter biner, DAC, Komparator analog,dan gerbang AND.

Proses operasi sbb.:


37/43



ADCkeluaran

kode

biner

masukan

analog...





1. Tombol START ditekan berakibat satu pulsa

High mereset counter, dan kondisi Low nya

akan berakibat Counter memperoleh clock.


38/43



ADCkeluaran

kode

biner

masukan

analog...








2. keluaran Counter diconversi menjadi analog(VAX) yang berawal dari NOL, dan membesar.


39/43



ADCkeluaran

kode

biner

masukan

analog...









3. Selama masih dipenuhi VAX VAmaka kelu-

aran komparator = HIGH.EOC


40/43



ADCkeluaran

kode

biner

masukan

analog...










aran komparator = HIGH.

4. Setelah dipenuhi

(VT= Teg. Threshold, lazim

sekitar 10 s/d 100 uV, se-

suai jenis komparatornya), maka keluarankomparator : = LOW, yang berakibat

Counter tidak memperoleh pulsa clock (Stop

Counting).

EOC

(VAXVA) VT

EOC


41/43



ADCkeluaran

kode

biner

masukan

analog...










aran komparator = HIGH.

4. Setelah dipenuhi

(VT= Teg. Threshold, lazim

sekitar 10 s/d 100 uV, se-

suai jenis komparatornya), maka keluarankomparator : = LOW, yang berakibat

Counter tidak memperoleh pulsa clock (Stop

Counting).

5. Proses Conversi selesai, dengan keluaran

Digital ditunjukkan pada keluaran Counter,

setelah Stop Counting. Satu pulsa START

kembali akan mengawali proses konversi

berikutnya.

EOC

(VAXVA) VT

EOC


42/43

Chip IC ADC 0804 adalah ADC 8 bit, yang dirancang

untuk dapat terhubung dengan sistem Komputer.

Gambar diatas adalah simbol logic block ADC 0804,

Yang menunjukkan adanya terminal-terminal kontrol

disamping terminal-terminal tegangan analog masuk

an serta data keluaran 8 bit.

Gambar disamping menunjujkkan contoh hubungan

antarmuka (interface) dengan sistem Mikroprosesor.


43/43

Chip IC ADC 0804 adalah ADC 8 bit, yang dirancang

untuk dapat terhubung dengan sistem Komputer.

Gambar diatas adalah simbol logic block ADC 0804,

Yang menunjukkan adanya terminal-terminal kontrol

disamping terminal-terminal tegangan analog masuk

an serta data keluaran 8 bit.

Gambar disamping menunjujkkan contoh hubungan

antarmuka (interface) dengan sistem Mikroprosesor.

KULIAH DIGITAL IV moore.pdf

Documents

Transcript of KULIAH DIGITAL IV moore.pdf