LAPORAN RESMI VLSI

Schematic Comparator

DisusunOleh :

Muzaki Kurniawan (1110121014)

Erryvan Nugroho (1110121017)

KELAS 3 D4 ELEKTRONIKA A

PRODI TEKNIK ELEKTRONIKA D4

DEPARTEMEN TEKNIK ELEKTRO

POLITEKNIK ELEKTRONIKA NEGERI SURABAYA

2014

Membuat program serta simulasi rangkaian komparator 2 bit

1. Buka software Xilinx ISE Design Suite 14.7

2.Lalu klik File-New Project pada menu bar dan akan tampil tampilan sebagai berikut:

3.Beri nama file dan setting lokasi sesai gambar diatas dan klik next

4.dan akan terlihat seperti tampilan dibawah ini lalu Sesuaikan isi data yang ada sesuai gambar

5.Klik next-finish

6.Klik kanan pada area source lalu klik new source

7.Pada new source wizard pilih vhdl module

8.Beri nama file lalu klik next-finish

9.Atur input output seperti gambar berikut ini:

10.Klik next-finish

11. Ketik program sesuai gambar dibawah ini:

12.Klik kanan pada area source lalu pilih new source-vhdl test bench

13.Beri nama file dan klik next-finish seperti hasil tampilan berikut:

14.Ketik progam seperti pada tampilan berikut:

15.Sehingga saat disimulasi akan didapatkan sinyal timing diagram seperti yang terlihat dibawah ini: