Desain Rangkaian Aritmatika - .: Eko Didik Widianto :.· Rangkaian untuk unit...

Desain Rangkaian Aritmatika

@2012,Eko DidikWidianto

(didik@undip.ac.id)

Unit Penjumlah danPengurang

Ripple Carry Adder(RCA)

PerformansiRangkaian Adder

Carry-lookaheadAdder (CLA)

Desain Adder

Lisensi

Desain Rangkaian AritmatikaKuliah#9 TSK205 Sistem Digital - TA 2011/2012

Eko Didik Widianto

Teknik Sistem Komputer - Universitas Diponegoro

http://didik.blog.undip.ac.id/2012/02/24/kuliah-sistem-digital-tsk-205-2011/mailto:didik@undip.ac.id

(didik@undip.ac.id)

Desain Adder

Lisensi

Review Kuliah

Di kuliah sebelumnya dibahas tentang: Operasi penjumlahan dan pengurangan bilangan biner

serta unit penjumlah/pengurang

Selanjutnya akan dibahas tentang: Rangkaian untuk unit penjumlah/pengurang (ALU,

Arithmetic Logic Unit) Penyusun: HA (half-adder), FA (full-adder)

Susunan rangkaian penjumlah ripple-carry (RCA) Rangkaian RCA mempunyai kekurangan terkait delay yang

ditimbulkan

Rangkaian fast adder CLA ( carry-lookahead adder)sebagai pengganti RCA

(didik@undip.ac.id)

Desain Adder

Lisensi

Tentang Kuliah

Unit penjumlah 1-bit: half-adder (HA) dan full-adder (FA) Ripple carry adder (RCA) Rangkaian penjumlah/pengurang Desain fast adder: carry-lookahead adder (CLA) Desain dan simulasi fast adder 32-bit

(didik@undip.ac.id)

Desain Adder

Lisensi

Kompetensi Dasar

Setelah mempelajari bab ini, mahasiswa akan mampu:

1. [C2] menjelaskan kerja rangkaian half-adder/HA,full-adder/FA

2. [C3] mengimplementasikan FA dalam rangkaian penjumlahRCA

3. [C2] menjelaskan kelemahan RCA dan critical path dalamRCA

4. [C3] mengimplementasikan rangkaian CLA5. [C4] mendesain rangkaian aritmatika 32-bit yang

terkomposisi atas RCA dan CLA

Link Website:http://didik.blog.undip.a.id/2012/02/24/kuliah-sistem-digital-tsk-205-2011/ Email: didik@undip.ac.id

http://didik.blog.undip.ac.id/2012/02/24/kuliah-sistem-digital-tsk-205-2011/mailto:didik@undip.ac.idhttp://didik.blog.undip.ac.id/2012/02/24/kuliah-sistem-digital-tsk-205-2011/mailto:didik@undip.ac.id

(didik@undip.ac.id)

Desain Adder

Lisensi

BahasanUnit Penjumlah dan Pengurang

Unit Penjumlah 1-BitRangkaian Full-Adder

Ripple Carry Adder (RCA)Operasi Penjumlahan n-BitRangkaian Ripple Carry AdderUnit Penjumlah dan PengurangRangkaian Deteksi OverflowContoh Implementasi FA

Performansi Rangkaian AdderPerformansi Sistem KomputerKelemahan RCA

Carry-lookahead Adder (CLA)Propagasi Carry sbg Critical PathCarry-lookahead AdderCritical Path dan Keterbatasan CLA

Desain AdderDesain Adder 32-bitAnalisis Adder 32-bit

Lisensi

(didik@undip.ac.id)

Unit Penjumlah danPengurangUnit Penjumlah 1-Bit

Rangkaian Full-Adder

Desain Adder

Lisensi

(didik@undip.ac.id)

Desain Adder

Lisensi

Recall: Unit Penjumlah 1 Bit

Operasi penjumlahan 2 bilangan 1-bit memberikan 4kombinasi yang mungkin

Diimplementasikan dengan HA (Half-Adder)

(didik@undip.ac.id)

Desain Adder

Lisensi

(didik@undip.ac.id)

Desain Adder

Lisensi

Rangkaian Full-Adder (FA)

Unit penjumlah 1-bit Menyertakan carry-in

(didik@undip.ac.id)

Desain Adder

Lisensi

Rangkaian Full-Adder (Dekomposisi)

Dekomposisi rangkaian FA (bentuk lain)

(didik@undip.ac.id)

Desain Adder

Lisensi

Rangkaian Full-Adder (Dekomposisi Lain)

Persamaan: ci+1 = xi yi + xi ci + yi ci = xi yi + (xi + yi) ci si = xi yi ci

Anggap gi = xiyi dan pi = xi + yi , maka ci+1 = gi + pici Rangkaian?

Digunakan untuk fast-adder dengan mengeliminasi delaycarry

(didik@undip.ac.id)

Ripple Carry Adder(RCA)Operasi Penjumlahan n-Bit

Rangkaian Ripple CarryAdder

Rangkaian DeteksiOverflow

Contoh Implementasi FA

Desain Adder

Lisensi

(didik@undip.ac.id)

Ripple Carry Adder(RCA)Operasi Penjumlahan n-Bit

Rangkaian Ripple CarryAdder

Rangkaian DeteksiOverflow

Contoh Implementasi FA

Desain Adder

Lisensi

Recall:Operasi Penjumlahan

Operasi penjumlahan 2 bilangan dengan n-bit (n>1) Tiap pasang bit ditambahkan Untuk tiap posisi bit i, operasi penjumlahannya mungkin

melibatkan sebuah carry-in dari

Desain Rangkaian Aritmatika - .: Eko Didik Widianto :.· Rangkaian untuk unit...

Documents

Transcript of Desain Rangkaian Aritmatika - .: Eko Didik Widianto :.· Rangkaian untuk unit...

Modifikasi Pori Hidroksiapatit Dari Tulang Ikan Alu-Alu ...· 1 Bagan alir penelitian ... dasar keramik

ARSITEKTUR KOMPUTER - Littleradita's Blog | Just viewLevel 1 terdapat rangkaian dasar sebuah prosesor yang disebut ALU (Arithmetic Logic Unit) dan sekumpulan register yang mampu melakukan

PENERAPAN ZAKAT SEBAGAI PENGURANG PENGHASILAN · B. Ketentuan Zakat dalam Undang-Undang

Pengungkapan Permodalan dan Informasi ... - PRIMA MASTER .4 Faktor Pengurang Modal Inti (20.905)(20.905)

TINJAUAN HUKUM ISLAM TERHADAP ZAKAT SEBAGAI · mekanisme zakat sebagai pengurang penghasilan

Pp 1 sejarah & alu

Publikasi · 1.45 Kakurangan modal pada perusahaan anak asuransi I Ekgpœur 1.4.7 Faktor Pengurang

SOP XGPON ALU Provisioning v1 13112014(1)

Rangkaian-nilai dan Rangkaian-guna

ARTIKEL ILMIAH ANALISIS DISTRIBUSI AIR IRIGASI CURAH ... ILMIAH WAYAN EKO WIDIANTO (J1B... · artikel

KOMBINASI RANGKAIAN TRANSISTOR SEBAGAI PENGHASIL RANGKAIAN TRANSISTOR SEBAGAI...آ kombinasi rangkaian

Alu half full adder

Rangkaian Sekuensial (Bagian 1) - .Rangkaian Sekuensial (Bagian 1) @2017,Eko Didik Widianto (di-dik@live.undip.ac.id)

Publikasi · I .3 Kepertngan Non PenFndaIi yang dapat dipertütungkan IA Faktor Pengurang Int utama

UNIVERSITAS DIPONEGORO - .: Eko Didik Widianto :.didik.blog.undip.ac.id/files/2011/02/2012-Semnas... ·

ZAKAT SEBAGAI PENGURANG PENGHASILAN KENA .memperoleh data yang terkait dengan zakat sebagai pengurang

Prinsip ALU

Mesin von Neumann Bagian Utama CPU - dinus.ac.· • Unit aritmatika dan logika (ALU / Arithmetic

4 Arithmatic Logic Unit (ALU)

Analisis Rangkaian Listrik ... Rangkaian RL Seri. Contoh lain rangkaian orde-1 adalah rangkaian RL ser